CN103166642A - 一种红外焦平面读出电路的模数转换电路 - Google Patents

Abstract

本发明实施例公开了一种红外焦平面读出电路的模数转换电路，包括：斜波产生电路、第一比较器、计数器、延时单元和信号锁存读取电路，其中信号锁存读取电路包括列选通控制信号输入端，该列选通控制信号输入端连接到红外焦平面读出电路的列选通控制端；当列选通控制信号输入端接收到的列选通控制信号为选通状态时，信号锁存读取电路将锁存的数字信号输出。本发明的实施例中，当且仅当列选通控制信号为选通状态时，将该数字信号输出，从而完成模数转换，避免了模数转换电路性能受到斜波发生器的影响。

Description

一种红外焦平面读出电路的模数转换电路

技术领域

本发明涉及红外焦平面阵列的读读出电路，尤其是涉及一种红外焦平面读出电路的模数转换电路。

背景技术

红外辐射具有强度和波长直接与物体表面温度有关的重要特征，提供了物体的丰富的信息。但是红外辐射是一种不可见的电磁波，利用红外辐射来获取物体的信息的时候，需要将这种红外辐射转换为可测量的信号。

红外焦平面阵列探测器就是将红外辐射转换成可测量的信号的装置。红外焦平面阵列探测器通过光电转换、电信号处理等手段将目标物体的温度分布转换成视频图像，其具有抗干扰能力强、隐蔽性能好、跟踪和制导精度高等优点，在军事和民用领域获得了广泛的应用。

但是红外焦平面阵列探测器在工作温度较高时，其本身固有的热激发过程会快速增加，从而使得暗电流和噪声迅速上升，会极大地降低红外焦平面阵列探测器的性能，所以需要制冷设备使其工作在低温环境下。但是由于制冷设备的存在，使得探测系统在体积、重量、功耗和成本方面都大量增加，从而增加了它应用的困难性。

随着技术的不断发展，人们提出了非制冷红外焦平面阵列探测器。非制冷红外焦平面阵列探测器可在常温下工作，无需制冷设备，并具有质量轻、体积小、寿命长、成本低、功耗小、启动快及稳定性好等优点，满足了民用红外系统和部分军事红外系统对长波红外探测器的迫切需要。因而使这项技术得到了快速的发展和广泛的应用。

为了便于后端电路对红外焦平面阵列探测器的输出信号进行存取及处理，通常非制冷红外焦平面阵列探测器读出电路在输出时会将模拟输出信号转换为数字输出信号。

传统的模数转换电路在对模拟数据进行转换时，将比较器的比较结果与时钟信号进行与运算，最终通过对与运算中得到的时钟脉冲计数达到转换效果，这一过程中在将比较器的比较结果和时钟信号进行与运算时容易引入误差，丢失数据，如果脉冲信号强度较弱则会引入计数误差，降低整个模数转换电路的精度。同时，传统模数转换电路的性能容易受到斜波发生器的影响，转换时间长，转换速率低，对斜波信号斜率的线性度和精度有很高要求。

发明内容

本发明的目的之一是提供一种能够避免模数转换电路性能受到斜波发生器的影响的红外焦平面阵列读出电路的模数转换电路。

本发明的目的之一是提供一种对斜波的斜率的线性度和精度的依赖小的红外焦平面阵列读出电路的模数转换电路。

本发明实施例公开的技术方案包括：

一种红外焦平面读出电路的模数转换电路，其特征在于，包括：斜波产生电路、第一比较器、计数器、延时单元和信号锁存读取电路，其中：所述斜波产生电路的输入端连接到所述模数转换电路的复位端，所述斜波产生电路的输出端连接到所述第一比较器的第一输入端；所述第一比较器的第二输入端连接到所述红外焦平面读出电路的模拟输出端；所述延时单元的输入端连接到所述复位端；所述计数器包括使能端、起始端和数字信号输出端，所述第一比较器的输出端连接到所述使能端，所述延时单元的输出端连接到所述起始端；所述信号锁存读取电路包括数字信号输入端、列选通控制信号输入端和数字信号输出端，所述信号锁存读取电路的数字信号输入端连接到所述计数器的数字信号输出端，所述列选通控制信号输入端连接到所述红外焦平面读出电路的列选通控制端；当所述列选通控制信号输入端接收到的列选通控制信号为选通状态时，所述信号锁存读取电路将锁存的数字信号输出到所述信号锁存读取电路的数字信号输出端。

进一步地，所述斜波产生电路包括电流源阵列、电容、第一开关、第二开关和第三开关，其中：所述电流源阵列包括第一输出端和第二输出端，所述第一输出端通过所述第一开关接地，所述第二输出端通过所述第二开关连接到所述电容的第一端，所述电容的第二端连接到系统电源；所述电容的所述第一端还连接到所述斜波产生电路的输出端，并通过所述第三开关接地；所述第二开关与所述第一开关和所述第二开关是互补的开关。

进一步地，其中所述电流源阵列中包括至少2个电流源，每个电流源一端连接到系统电源，另一端通过选择开关连接到所述第一输出端和所述第二输出端。

进一步地，其中所述电流源阵列中包括至少2个电流源，所述至少2个电流源中的一个电流源一端连接到系统电源，另一端直接连接到所述第一输出端和所述第二输出端；所述至少2个电流源中的其它的电流源中的每个电流源一端连接到系统电源，另一端通过选择开关连接到所述第一输出端和所述第二输出端。

进一步地，所述计数器为格雷码计数器。

进一步地，所述延时单元包括二进制计数器、第二比较器、第一传输门、第二传输门、第一非门和第二非门，其中：所述二进制计数器包括时钟输入端、复位信号输入端和输出端；所述第二比较器包括延时时间输入端、计数输入端和输出端；所述二进制计数器的输出端连接到所述第二比较器的技术输入端；所述第一传输门的输入端连接到系统电源，所述第一传输门的输出端连接到所述延时单元的输出端；所述第一非门连接在所述第一传输门的两个门控制端之间；所述第二传输门的输入端接地，所述第二传输门的输出端连接到所述延时单元的输出端；所述第二非门连接在所述第二传输门的两个门控制端之间；所述第二比较器的输出端连接到所述第一非门和所述第二非门的输入端。

进一步地，所述信号锁存读取电路包括N个锁存读取单元，其中N为所述模数转换电路转换获得的数字信号的数据的位宽。

进一步地，每个所述锁存读取单元包括RS触发器、非门和晶体管，其中：所述非门的输出端连接到所述RS触发器的一个输入端，所述非门的输入端和所述RS触发器的另一个输入端连接到所述锁存读取电路的数字信号输入端中的一位；所述RS触发器的输出端连接到所述晶体管的发射极；所述晶体管的集电极连接到所述信号锁存读取电路的数字信号输出端中的一位，所述晶体管的基极连接到所述信号锁存读取电路的列选通控制信号输入端。

进一步地，每个所述锁存读取单元包括RS触发器、非门和晶体管，其中：所述非门的输出端连接到所述RS触发器的一个输入端，所述非门的输入端和所述RS触发器的另一个输入端连接到所述锁存读取电路的数字信号输入端中的一位；所述RS触发器的输出端连接到所述晶体管的源极；所述晶体管的漏极连接到所述信号锁存读取电路的数字信号输出端中的一位，所述晶体管的栅极连接到所述信号锁存读取电路的列选通控制信号输入端。

本发明的实施例中，当且仅当列选通控制信号为选通状态时，将该数字信号输出，从而完成模数转换，避免了模数转换电路性能受到斜波发生器的影响，降低了转换时间，提高了转换速率，降低了对斜率的线性度和精度的依赖，消除了传统模数转换电路逻辑运算误差以及后端计数器产生的计数误差、计数时间。

附图说明

图1是本发明一个实施例的红外焦平面读出电路的模数转换电路的整体结构示意图。

图2是本发明一个实施例的斜波产生电路的示意图。

图3是本发明一个实施例的格雷码计数器的示意图。

图4是本发明一个实施例的延迟单元的示意图。

图5是本发明一个实施例的信号锁存读取电路的整体结构示意图。

图6是本发明一个实施例的模数转换时序的示意图。

具体实施方式

下面将参考附图详细说明本发明的实施例。

图1是本发明一个实施例的红外焦平面读出电路的模数转换电路的示意图。如图1所示，本发明的实施例的模数转换电路包括斜波产生电路10、第一比较器20、计数器50、延时单元30和信号锁存读取电路60。

本发明的实施例中，斜波产生电路10用于产生斜波信号，该斜波信号用以与红外焦平面阵列中各像素对应的模拟输出信号进行比较。

如图1所示，斜波产生电路10的输入端连接到该模数转换电路的复位端，即复位端的复位信号RST从斜波产生电路的输入端输入进该斜波产生电路10中。斜波产生电路10的输出端（例如图2中的Vout）连接到第一比较器20的第一输入端。

第一比较器20还包括第二输入端，第一比较器20的第二输入端连接到红外焦平面阵列中的像素的对应的模拟输出端上，使得红外焦平面阵列中的像素的模拟输出信号Vanalog从该第二输入端输入第一比较器20。本发明的实施例中，第一比较器20用于对从斜波产生电路10接收的斜波信号和从红外焦平面阵列中各像素对应的模拟输出端接收的模拟输出信号Vanalog进行比较，并输出比较结果。

延时单元30的输入端连接到前述的该模数转换电路的复位端，从而接收该复位端的复位信号RST；延时单元30的输出端连接到计数器50的起始端Start。本发明的实施例中，延时单元30通过接收复位信号RST启动该延时单元30，经过特定延时后产生起始信号作为计数器50的起始信号；

如图1所示，计数器50包括使能端EN和起始端Start。第一比较器20的输出端连接到计数器50的使能端EN。并且，如前文所述，延时单元30的输出端连接到计数器50的起始端Start。

计数器50还具有数字信号输出端，该数字信号输出端连接到信号锁存读取电路60的数字信号输入端，从而将计数器50获得的数字信号Counter<0:N-1>输出到信号锁存读取电路60。本文中，N为本发明的模数转换电路转换获得的数字信号的数据的位宽。

本发明的一个实施例中，计数器50可以是任何适合的类型的计数器。例如，一个实施例中，计数器50是格雷码计数器，该格雷码计数器产生格雷码作为其输出的数字信号，并输出到信号锁存读取电路60中。

信号锁存读取电路60包括数字信号输入端、列选通控制信号输入端和数字信号输出端。该数字信号输入端连接到计数器50的数字信号输出端。该列选通控制信号输入端连接到红外焦平面读出电路的列选通控制端，接收来自于该列选通控制端的列选通控制信号Mux_Sel。信号锁存读取电路60锁存从计数器50接收到的数字信号Counter<0:N-1>并且在列选通控制信号Mux_sel的控制下输出其中锁存的数字信号。

本发明的一个实施例中，信号锁存读取电路60对计数器50的当前计数数值进行锁存，并且当列选通控制信号Mux_sel为选通状态时，将信号锁存读取电路60中锁存的数字信号进行输出到该信号锁存读取电路60的数字信号输出端上，从而实现红外焦平面读出电路的数字信号的输出。

本发明的实施例中，通过上述电路实现了红外焦平面阵列中的像素的模拟输出信号Vanalog从模拟信号到数字信号的转换。其中，模拟输出信号Vanalog与斜波信号比较的结果作为计数器50（例如，格雷码计数器）的使能控制信号，控制计数器50（例如，格雷码计数器）进行计数，在使能信号下降沿被信号锁存读取电路60锁存的计数数值（例如，格雷码计数值）为该模拟信号Vanalog对应的数字信号。当且仅当列选通控制信号Mux_sel为选通状态时，将该数字信号输出，从而完成模数转换，避免模数转换电路性能受到斜波发生器的影响，降低转换时间，提高转换速率，降低对斜波的斜率的线性度和精度的依赖，消除传统模数转换电路逻辑运算误差以及后端计数器产生的计数误差、计数时间。

图2是本发明一个实施例的斜波产生电路10的示意图。如图2所示，本实施例中，斜波产生电路10包括电流源阵列101、电容102、第一开关105、第二开关106和第三开关107。电流源阵列101包括第一输出端1010和第二输出端1011，其中第一输出端1010通过第一开关105接地，第二输出端1011通过第二开关106连接到电容102的一端（称为电容102的第一端），电容102的另一端（称为电容102的第二端）连接到系统电源Vdd。

本实施例中，电容102的第一端还连接到该斜波产生电路10的输出端Vout，并通过第三开关107接地。也就是说，本发明的实施例中，电容102的端电压即为该斜波产生电路10的输出电压。

本实施例中，第二开关106与第一开关105和第二开关107是互补的开关，即，当第二开关106闭合时，第一开关105和第二开关107断开；当第二开关106断开时，第一开关105和第二开关107闭合。

本发明的实施例中，电流源阵列101中包括至少2个电流源，每个电流源一端连接到系统电源Vdd，另一端通过各自的选择开关（即例如图2中的S₁、S₂、S₃、S₄或S₅）连接到电流源阵列101的第一输出端1010和第二输出端1011。其中，每个电流源的选择开关与其它的电流源的选择开关是相互独立的。

本领域技术人员可以理解，在具体实现电流源阵列101时，电流源阵列101的第一输出端1010和第二输出端1011在物理上可以是重合的，也可以是不重合的，可以根据实际电路布线设计情况的需要而定。

本发明的实施例中，电流源阵列101中的电流源的个数和每个电流源的电流的大小可以根据实际情况灵活设定。例如，图2的实施例中，电流源阵列101包括6个电流源，图2中从左到右每个电流源的电流分别为I0/8、I₀/8、I₀/4、I₀/2、I₀和2I₀，其中I₀是设定的基准电流值。

本发明的实施例中，可以是电流源阵列101中的每个电流源都通过各自的选择开关连接到第一输出端1010和第二输出端1011；也可以是其中一个电流源直接连接到第一输出端1010和第二输出端1011（例如图2中的最左侧的电流源）。

本发明的实施例中，通过接通或者断开电流源阵列101中的每个电流源的选择开关，可以接通或者断开这个电流源。这样，通过适当地选择性地接通或者断开电流源阵列101中的电流源，可以改变电流源阵列101输出电流的大小，从而使得该斜波产生电流10产生的斜波的斜率可调。通过复位信号将斜波下限设定为零值，则可以由斜波的斜率可调实现斜波上限可调。

例如，对于图2的实施例，当第二开关106闭合（接通）时，第一开关105和第三开关107断开，此时，电流源阵列101输出的电流为电容102充电；当第二开关106断开时，第一开关105和第三开关107闭合（接通），此时，电容102通过第三开关107放电。电容102的端电压为该斜波产生电路10的输出电压Vout。

图2的实施例中，电流源阵列101中的电流源的大小分别为I₀/8、I₀/8、I₀/4、I₀/2、I₀和2I₀，通过各电流源的选择开关的开闭组合的不同，可控制得到从I₀/8到4I₀的电流，其中步长为一个I₀/8。通过调整电流源阵列101输出的电流的组合关系，可以调节斜波输出的幅值范围以满足各像素对应模拟输出值的动态范围。

输出电压Vout与电容值C和电容电荷Q的关系为：

Vout=Q/C

电容电荷Q与充电电流I和充电时间t的关系为：

Q=I×t

得到：

Vout=I×t/C

图2的实施例中，斜波信号斜率k=I/C，I的取值为从I₀/8到4I₀，步长为I₀/8。

如前文所述，本发明的一个实施例中，计数器50可以是格雷码计数器。图3显示了本发明一个实施例的格雷码计数器的示意图。本实施例中，格雷码计数器由CLK1作为时钟信号触发格雷码计数器连续计数，使能端EN的信号（EN信号）作为格雷码计数器的使能信号，起始端Start的信号（Start信号）作为格雷码计数器的起始信号。当EN信号有效，格雷码计数器接收到Start信号后受到时钟信号CLK1的触发就开始连续计数；当EN信号无效时，格雷码计数器立即停止计数。采用格雷码计数器，利用其相邻计数数值每次只改变一位的特点，增加了计数的可靠性，降低计数误差，提高了模数转换电路的精度。

本实施例的格雷码计数器的具体电路结构可以是常用的格雷码计数器的结构，在此不再详述。

图4是本发明一个实施例的延时单元30的结构的示意图。本实施例中，延时单元30包括二进制计数器301、第二比较器302、第一传输门TG1、第二传输门TG2、第一非门305和第二非门306。

如图4所示，二进制计数器301包括时钟输入端CLK、复位信号输入端RST和输出端。第二比较器302包括延时时间输入端T<0:N-1>、计数输入端和输出端。二进制计数器301的输出端连接到第二比较器302的计数输入端。

第一传输门TG1的输入端连接到系统电源Vdd，输出端连接到该延时单元30的输出端（如前文所述，延时单元30的输出端又连接到计数器50的起始端Start）。第一非门305的输入端Comp和输出端Comp_n连接在第一传输门TG1的两个门控制端CKB和CK之间。

第二传输门TG2的输入端接地，输出端连接到该延时单元30的输出端（如前文所述，延时单元30的输出端又连接到计数器50的起始端Start）。第二非门306的输入端Comp和输出端Comp_n连接在第二传输门TG2的两个门控制端CK和CKB之间。

第二比较器302的输出端连接到第一非门305和第二非门306的输入端。

延时单元30用于控制计数器50（例如，格雷码计数器）工作在模拟输出信号范围对应的斜波信号区域内。例如，当输出模拟信号Vanalog的上限值为Vmax、下限值为Vmin、计数器50（例如，格雷码计数器）的完整计数周期为Tg、斜波产生电路10中电容值为C时，斜波产生电路10中充电电流                                                

为：

。

其中，I₀/8为斜波产生电路中电流源阵列的最小值（此时采用了图2的实施例中的值），

表示对其内部的数值向上取整，向上取整是为了充分保证斜波斜率足够大，使斜波信号在格雷码计数器的完整计数周期以内能够达到像素对应模拟输出信号的上限值。I的取值范围为I₀/8到4 I₀，步长为I₀/8。 

当得出斜波产生电路10中充电电流I，并已知延时单元30中的二进制计数器301的时钟信号CLK周期为T_CLK，可以得到延时单元30的延时时间t：

，

。

其中，

表示对其内部的数值向下取整，向下取整是为了保证格雷码计数器在像素对应模拟输出信号的下限值出现以前就开始计数，以免输出信号数值较小时，延时时间过长，造成使能信号EN在起始信号Start有效状态到来之前已经跳变为无效状态。

由上式可知延时单元产生的延时时间t对应一个十进制整数值，将

转换为二进制数T<0:N-1>，如下式所示：

。

当二进制计数器301的计数数值达到T<0:N-1>时，计数数值和T<0:N-1>通过第二比较器302比较之后的输出结果为高电平，此高电平使第一传输门TG1导通，第二传输门TG2截止，使延时单元30最终产生一个由低变高的上升沿信号，在此上升沿信号的作用下启动计数器50（例如，格雷码计数器）开始计数，由此实现计数器50（例如，格雷码计数器）经过延时单元30产生特定的延时时间t后在模拟输出信号Vanalog的下限值Vmin对应的时间点开始计数。

复位信号RST作为二进制计数器301的起始信号，启动二进制计数器301开始计数，计数数值与数字信号T<0：N-1>通过第二比较器302进行比较，当两者数值相等，比较器输出高电平，使连接在系统电源Vdd的第一传输门TG1导通，最终产生一个由低变高的上升沿信号，从而启动计数器50（例如，格雷码计数器）开始计数。

图5是本发明一个实施例的信号锁存读取电路60的整体结构示意图。如图5所示，本实施例中，信号锁存读取电路60包括N个锁存读取单元（即图5中虚线框中所示）。每个锁存读取单元包括RS触发器、非门和晶体管，其中非门的输出端连接到RS触发器的一个输入端，非门的输入端和该RS触发器的另一个输入端连接到该信号锁存读取电路60的数字信号输入端中的一位Counter<i>（例如，Counter<0>、Counter<1>、Counter<2>、…Counter<N-2>或者Counter<N-1>，即这里i是0～N中的一个）；该RS触发器的输出端连接到晶体管的发射极（或者源极）；该晶体管的集电极（或者漏极）连接到本信号锁存读取电路60的数字信号输出端中的一位，即与Counter<i>对应的位，即Out<i>，该晶体管的基极（或者栅极）连接到本信号锁存读取电路60的列选通控制信号输入端Mux_sel。

本发明的实施例中，该晶体管可以是双极性晶体管或者场效应晶体管。例如，图5的实施例中，该晶体管即为NMOS管。

本实施例中，每一个锁存读取单元将从计数器50接收的数字信号Counter<0>~ Counter<N-1>中的一位进行锁存，最终，信号锁存读取电路锁存使能信号跳变点对应的计数器50的输出结果。

当且仅当列选通控制信号Mux_sel为选通状态时，被锁存在信号锁存读取电路中的数字信号Counter<0>~ Counter<N-1>会被输出，得到数字输出信号Out<0>~ Out<N-1>，这样就完成了一个像素点对应的数字信号输出。

图6是本发明一个实施例的模数转换时序的示意图。图中展示了模拟输出信号转换到数字输出信号的全过程，其中Vmin和Vmax分别为像素点对应的模拟输出信号的最小值和最大值，

为模拟输出信号数值，同时也为各个区间的分界值，斜波信号的一个周期被分为 2N个区间，得到2N-1个内部分界值。Vanalog1和Vanalog2为假定的模拟输出信号，使能信号EN为第一比较器20的输出信号，由延时单元30产生的起始信号Start启动计数器50开始计数，Counter<0:N-1>为经过转换后最终得到的数字信号。

假定模拟输出信号为Vanalog1，从初始时刻t=0开始到t=T1时刻，模拟输出信号Vanalog1大于斜波产生电路10输出的斜波信号，此时两信号经过第一比较器20比较之后产生的使能信号EN为高电平，经过延时单元30延时特定时间t后，计数器50从斜波信号数值Vmin对应的时间点开始计数。计数器50的当前计数数值被送入信号锁存读取电路60进行锁存；在t=T1时刻之后，模拟输出信号Vanalog1小于斜波产生电路10输出的斜波信号，第一比较器20输出的使能信号EN跳变为低电平，计数器50停止计数，因此信号锁存读取电路60中最终锁存的是使能信号EN跳变点T1时刻的格雷码计数器的计数数值，如图所示，模拟输出信号Vanalog1对应的N位数字输出信号为00…001。

当一个像素对应的模拟输出信号完成模数转换后，斜波产生电路10进入下一个周期，并且开始与下一个像素对应的模拟输出信号进行比较，即斜波信号与模拟输出信号Vanalog2进行比较，此时,使能信号EN跳变点为T2，如图所示，模拟输出信号Vanalog2对应的N位数字输出信号为10…001。

本发明的实施例中的模数转换电路中，当且仅当列选通控制信号Mux_sel为选通状态时，将该数字信号输出，从而完成模数转换，避免了模数转换电路性能受到斜波发生器的影响，降低了转换时间，提高了转换速率，降低了对斜率的线性度和精度的依赖，消除了传统模数转换电路逻辑运算误差以及后端计数器产生的计数误差、计数时间。

以上通过具体的实施例对本发明进行了说明，但本发明并不限于这些具体的实施例。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等，这些变换只要未背离本发明的精神，都应在本发明的保护范围之内。此外，以上多处所述的“一个实施例”表示不同的实施例，当然也可以将其全部或部分结合在一个实施例中。

Claims (9)

1.一种红外焦平面读出电路的模数转换电路，其特征在于，包括：斜波产生电路、第一比较器、计数器、延时单元和信号锁存读取电路，其中：

所述斜波产生电路的输入端连接到所述模数转换电路的复位端，所述斜波产生电路的输出端连接到所述第一比较器的第一输入端；

所述第一比较器的第二输入端连接到所述红外焦平面读出电路的模拟输出端；

所述延时单元的输入端连接到所述复位端；

所述计数器包括使能端、起始端和数字信号输出端，所述第一比较器的输出端连接到所述使能端，所述延时单元的输出端连接到所述起始端；

所述信号锁存读取电路包括数字信号输入端、列选通控制信号输入端和数字信号输出端，所述信号锁存读取电路的数字信号输入端连接到所述计数器的数字信号输出端，所述列选通控制信号输入端连接到所述红外焦平面读出电路的列选通控制端；

当所述列选通控制信号输入端接收到的列选通控制信号为选通状态时，所述信号锁存读取电路将锁存的数字信号输出到所述信号锁存读取电路的数字信号输出端。

2.如权利要求1所述的模数转换电路，其特征在于，所述斜波产生电路包括电流源阵列、电容、第一开关、第二开关和第三开关，其中：

所述电流源阵列包括第一输出端和第二输出端，所述第一输出端通过所述第一开关接地，所述第二输出端通过所述第二开关连接到所述电容的第一端，所述电容的第二端连接到系统电源；

所述电容的所述第一端还连接到所述斜波产生电路的输出端，并通过所述第三开关接地；

所述第二开关与所述第一开关和所述第二开关是互补的开关。

3.如权利要求2所述的模数转换电路，其中所述电流源阵列中包括至少2个电流源，每个电流源一端连接到系统电源，另一端通过选择开关连接到所述第一输出端和所述第二输出端。

4.如权利要求2所述的模数转换电路，其中所述电流源阵列中包括至少2个电流源，所述至少2个电流源中的一个电流源一端连接到系统电源，另一端直接连接到所述第一输出端和所述第二输出端；所述至少2个电流源中的其它的电流源中的每个电流源一端连接到系统电源，另一端通过选择开关连接到所述第一输出端和所述第二输出端。

5.如权利要求1所述的模数转换电路，其特征在于：所述计数器为格雷码计数器。

6.如权利要求1所述的模数转换电路，其特征在于：所述延时单元包括二进制计数器、第二比较器、第一传输门、第二传输门、第一非门和第二非门，其中：

所述二进制计数器包括时钟输入端、复位信号输入端和输出端；

所述第二比较器包括延时时间输入端、计数输入端和输出端；

所述二进制计数器的输出端连接到所述第二比较器的技术输入端；

所述第一传输门的输入端连接到系统电源，所述第一传输门的输出端连接到所述延时单元的输出端；所述第一非门连接在所述第一传输门的两个门控制端之间；

所述第二传输门的输入端接地，所述第二传输门的输出端连接到所述延时单元的输出端；所述第二非门连接在所述第二传输门的两个门控制端之间；

所述第二比较器的输出端连接到所述第一非门和所述第二非门的输入端。

7.如权利要求1所述的模数转换电路，其特征在于：所述信号锁存读取电路包括N个锁存读取单元，其中N为所述模数转换电路转换获得的数字信号的数据的位宽。

8.如权利要求7所述的模数转换电路，其特征在于：每个所述锁存读取单元包括RS触发器、非门和晶体管，其中：

所述非门的输出端连接到所述RS触发器的一个输入端，所述非门的输入端和所述RS触发器的另一个输入端连接到所述锁存读取电路的数字信号输入端中的一位；

所述RS触发器的输出端连接到所述晶体管的发射极；

所述晶体管的集电极连接到所述信号锁存读取电路的数字信号输出端中的一位，所述晶体管的基极连接到所述信号锁存读取电路的列选通控制信号输入端。

9.如权利要求7所述的模数转换电路，其特征在于：每个所述锁存读取单元包括RS触发器、非门和晶体管，其中：

所述非门的输出端连接到所述RS触发器的一个输入端，所述非门的输入端和所述RS触发器的另一个输入端连接到所述锁存读取电路的数字信号输入端中的一位；

所述RS触发器的输出端连接到所述晶体管的源极；

所述晶体管的漏极连接到所述信号锁存读取电路的数字信号输出端中的一位，所述晶体管的栅极连接到所述信号锁存读取电路的列选通控制信号输入端。

Images