CN103154917B - 利用等级聚合的内存扩展 - Google Patents

利用等级聚合的内存扩展 Download PDF

Info

Publication number
CN103154917B
CN103154917B CN201180037644.2A CN201180037644A CN103154917B CN 103154917 B CN103154917 B CN 103154917B CN 201180037644 A CN201180037644 A CN 201180037644A CN 103154917 B CN103154917 B CN 103154917B
Authority
CN
China
Prior art keywords
memory
memory modules
controller hub
logical
logic levels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180037644.2A
Other languages
English (en)
Other versions
CN103154917A (zh
Inventor
杰伊·埃文·斯科特·彼得森
菲利普·马内拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cisco Technology Inc
Original Assignee
Cisco Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cisco Technology Inc filed Critical Cisco Technology Inc
Publication of CN103154917A publication Critical patent/CN103154917A/zh
Application granted granted Critical
Publication of CN103154917B publication Critical patent/CN103154917B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

在一个实施例中，一种方法包括从内存控制器接收对于访问在内存模块中存储的内存的请求，所述请求针对多个逻辑等级之一；在等级聚合器处将所述逻辑等级映射到所述内存模块中的多个物理等级之一；并根据所述映射将所述请求转发到所述内存模块之一。所述内存模块中的两个或更多个模块相结合以表示所述内存控制器中的逻辑等级的数量，这样使得在所述逻辑等级与所述物理等级之间存在一对一映射。还公开了一种用于等级聚合的装置。

Description

利用等级聚合的内存扩展
技术领域
本公开一般而言涉及计算机，更具体而言涉及计算机内存。
背景技术
由于工作负荷增大，计算机(特别是服务器)对内存容量要求在迅速增长。例子包括虚拟化的日益普及以及由服务器所存储和计算的数据量增大，前者超额认购了多个用户之间的计算机物理内存，后者需要更大的内存以避免访问磁盘。希望在不降低系统性能的情况下扩展内存。
附图说明
图1示出了可以实现这里所述实施例的计算机系统的一个示例。
图2是根据一个实施例的用在图1的计算机系统中的一种内存系统的方框图。
图3是根据一个实施例的用在图1的计算机系统中的另一种内存系统的框图。
图4是示出了根据一个实施例的图2和图3的内存系统中的等级聚合处理的流程图。
贯穿附图的若干视图，相应的标号代表相应的部分。
具体实施方式
综述
在一个实施例中，一种方法一般包括从内存控制器接收对于访问在内存模块中存储的内存的请求，所述请求针对多个逻辑等级之一；在等级聚合器中将所述逻辑等级映射到所述内存模块中的多个物理等级之一；并根据所述映射将所述请求转发到所述内存模块之一。所述内存模块中的两个或更多个模块相结合以表示所述内存控制器中的逻辑等级的数量，这样使得在所述逻辑等级与所述物理等级之间存在一对一映射。
在另一个实施例中，一种装置一般包括等级聚合器，所述等级聚合器用于从内存控制器接收对于访问在内存模块中存储的内存的请求，所述请求针对多个逻辑等级之一；将所述逻辑等级映射到内存模块中的多个物理等级之一；并根据所述映射将所述请求转发到所述内存模块之一。所述内存模块中的两个或更多个模块相结合以表示所述内存控制器中的逻辑等级的数量，这样使得在所述逻辑等级与所述物理等级之间存在一对一映射。所述装置进一步包括用于与所述内存控制器和所述内存模块通信的接口。
在又另一个实施例中，一种装置一般包括内存模块，所述内存模块包括多个物理等级；内存控制器，用于发送对于访问所述内存模块中的内存的请求，所述请求针对多个逻辑等级之一；以及等级聚合器，用于将所述逻辑等级映射到所述物理等级之一，并根据所述映射将所述请求转发到所述内存模块之一。所述内存模块中的两个或更多个模块相结合以表示所述内存控制器中的逻辑等级的数量，这样使得在所述逻辑等级与所述物理等级之间存在一对一映射。
示例性实施例
提出了下说明，以使本领域的普通技术人员能够作出和使用实施例。具体实施例和应用的说明仅作为示例而提供，各种修改对于本领域的技术人员来说将容易变得清楚。在不脱离实施例的范围的情况下，这里所述的一般原理可以适用于其他应用。因此，实施例不应限于所示实施例，而应被赋予与这里所述原理和特征相一致的最广的范围。为了清晰的目的，与实施例相关的技术领域中已知的技术材料有关的细节未作详细说明。
这里所述实施例使用等级聚合提供扩展的内存。以下说明了如何利用常规系统对动态随机地址内存(DRAM)进行编址和访问，以及这如何随等级倍增和等级聚合而变化的概述。
DRAM使用芯片选择(CS)、存储体地址(bankaddress，BA)、行地址和列地址位被编址。存储体、行和列地址位选择DRAM的等级(rank)内的位置。CS线选择希望的等级。器件密度的增大可通过增加更多的行或列位或通过增加更多的存储体进行调节。在常规的系统中，密度每增大一倍需要增加一个行地址位。存储体的数量、列位和页面大小对于一具体宽度的所有双数据速率3(DDR3)密度都保持固定。
DRAM可被定位在双列直插式内存模块(DIMM)上。这里使用术语逻辑DIMM(LDIMM)和物理DIMM(PDIMM)。逻辑DIMM是内存控制器所认为的内存系统的等级、存储体、行位和列位的数量方面的配置。内存控制器基于该模型生成内存访问。以下相对于图2和图3详细说明逻辑和物理DIMM。
等级倍增使用较低密度DRAM的两个或四个物理等级模拟较高密度DRAM的一个逻辑等级。该模拟是通过使用较大数量的行位来解码另外的芯片选择而实现的。在2009年7月9日公布的美国专利申请公开No.2009/0177853中说明了等级倍增的一个示例。
等级倍增提供在相同逻辑等级背后的两个或更多个物理DRAM设备。作为逻辑等级内的主传输流，等级倍增不知道它正在访问哪个物理DRAM设备。随后的流访问因此可以在两个设备上被分开；其中第一访问被发送到一个设备上，并且在第一事务之后随即第二访问被发送到另一个设备。对单个DRAM的流访问被优化，使得只有流的第一访问生成前导码。这意味着在一个流内，没有为第二前导码分配的时间间隙。这引起数据总线争用，因为第二设备的前导码与第一设备的源同步数据时钟重叠。为了确保不发生这样的冲突，假定每个流访问均需要提供对于通过切换DRAM设备而生成新前导码所需的时间间隙。该间隙是通过将最小列存取选通(CAS)至CAS从突发长度(BL)/2增大到(BL/2+2)周期来提供的，其中一个周期用于第二设备的前导码，第二周期用于处理DRAM设备定时失配。因此，使用等级倍增的系统上的内存访问的最小CAS至CAS间隔从BL/2周期增大到(BL/2+2)周期。这为数据通路增加了两个周期“泡沫”，其结果是当突发长度为八时流传输性能降低50％。
这里所述的等级聚合实施例在不对流访问造成损失的情况下提供了扩展的内存。在一个实施例中，多个物理等级结合成内存控制器能够调度的最大数量的逻辑等级。这保持了内存控制器中的逻辑等级与内存的物理等级之间的一对一映射。等级聚合因此消除了上述关于等级倍增的缺点，并且提供了比等级倍增更佳的流性能。与常规的内存系统相比，等级聚合通过使用较低等级的物理DIMM允许逻辑上最大容量的双列直插式内存模块(DIMM)。这提供了成本和内存容量的优点。例如，使用两个较小DIMM看起来作为一个逻辑上较大的DIMM提供了比购买单个较大DIMM较便宜的解决方案。而且，这些实施例使得有可能利于多个物理DIMM建立比最大容量的常规物理DIMM更大的逻辑DIMM。
现在参照附图，首先参照图1，示出了一个计算机系统10，在该系统中可以实现这里所述的实施例。计算机系统10可以是例如服务器、路由器、交换机或其他网络设备。计算机系统10还可以是个人计算机、个人数字助理(PDA)或任何其他计算装置。
图1所示的计算机系统10包括一个或多个输入设备12(例如键盘、鼠标、跟踪设备、触摸屏或用于与用户接口交互作用的其他设备)、一个或多个输出设备14(例如显示器、扬声器)和网络接口16。计算机系统10进一步包括子系统，诸如处理器17(例如中央处理器(CPU))、内存系统18、静态内存20和存储装置22。如以下详细所述，内存系统18包括内存控制器、易失性内存和用于执行等级聚合的等级聚合器32。静态或非易失性内存20可以存储基本输入输出系统(BIOS)以充当系统硬件与系统软件之间的接口，并在计算机系统10启动时初始化系统硬件。
存储装置22可以包括固定存储装置(例如硬盘驱动器)和可移除存储装置(例如CD-ROM驱动器)。可在一个或多个有形介质中将逻辑编码以供处理器17执行。内存18和存储装置22可被用于存储和取回指令及数据结构(例如软件)。计算机存储介质还可以包括DVD或其他光存储装置、盒式磁带、磁带或磁盘存储装置或可用于存储可由计算机访问的信息的任何其他介质。
计算机系统10的系统总线结构在图1中以箭头24表示。然而，这些箭头只是说明了用于连接子系统的一种可能的互联方案。例如，可以使用局域总线将处理器17连接到内存系统18。应理解的是图1所示的计算机系统只是适合与这些实施例一起使用的计算机系统的一个示例，并且在不脱离这些实施例的范围的情况下还可以使用具有不同的子系统配置的其他计算机体系结构。
图2是根据一个实施例的内存系统18的框图。内存系统18包括内存控制器30、等级聚合器32和内存模块38。内存控制器30耦合到处理器17(在图1中示出)。处理器17可以访问在内存模块38内存储的指令并处理与图1的计算机系统10的操作相关的指令。内存模块38可以存储由处理器17或由在计算机系统10上运行的应用或操作系统访问的指令或任何其他软件代码、记录或其他数据。
内存控制器30可以从处理器17接收对于访问内存模块38的请求。如本领域的技术人员所熟知的，可以使用通信协议进行处理器17与内存控制器30之间的通信。内存控制器30可以通过一个通信协议从处理器17接收内存访问请求，并使用不同的通信协议(例如DDR)通过通信信道35将所述请求传达给等级聚合器32。
在图2所示的示例中，内存控制器30在信道40与等级聚合器32接口。在一个实施例中，信道40被逻辑细分，并且等级聚合器32利用该逻辑细分来对应于两个逻辑DIMM(LDIMM0，LDIMM1)。信道40的每个逻辑分区包括四个芯片选择(0-＞3和4-＞7)。内存模块包括接口42以适应内存访问请求。内存访问的示例包括激活一行单元，读取或写入一个内存单元，预充一行内存单元，刷新一个内存单元或任何其他内存访问操作。
在一个实施例中，每个内存模块均是被配置为托管多个内存设备(例如DRAM)的DIMM。每个DIMM包括被称作等级的一组或多组内存单元。每个等级可以包括一个或多个由内存单元组成的存储体，每个由内存单元组成的存储体包括由行和列组成的阵列，行与列的交叉处为内存单元的位置和地址。
在一个实施例中，等级聚合器32为专用集成电路(ASIC)。如本领域的技术人员所熟知的，等级聚合器32提供命令路径逻辑并且与系统计时交互作用。命令路径逻辑提供用于生成芯片选择的地址和命令解码逻辑和数据通路导引逻辑。等级聚合器32还可以包括配置寄存器，配置寄存器允许芯片选择与在启动时间内将被改变的物理DIMM之间的静态映射。在一个实施例中，等级聚合器32实现电子设备工程联合委员会(JEDEC)DDR3协议的地址/控制部分。等级聚合器32包括与内存控制器30通信的DDR3接口40和与物理DIMM通信的DIMMDDR3接口42。等级聚合器32还包括至少用于临时存储逻辑等级与物理等级之间的映射的内存。
在图2和图3所示的示例中，内存系统18被配置在一个信道上支持两个逻辑DIMM。图2示出了两个逻辑DIMM(DIMM0，DJMM1)，每个逻辑DIMM包括四个单等级(SR)DIMM。图3示出了具有双等级(DR)DIMM的等级聚合。图3中的每个逻辑DIMM(DIMM0，DEMM1)包括两个DRDIMM46。在这些示例中，等级聚合被用于模拟当插入四个SR物理DIMM(图2)或两个SR物理DIMM(图3)时的四等级(QR)逻辑DIMM。
如果内存信道只充有一个SRDIMM或DRDIMM，如在常规的系统中那样，那么内存控制器的最大数量的物理等级将被使用。由于内存控制器30能够对QRDIMM进行编址，因此有可能将两个SRDIMM伪装为单个DRDIMM，将四个SRDIMM伪装为单个QRDIMM(图2)，或将两个DRDIMM伪装为单个QRDIMM(图3)。并非像等级倍增那样使用高端地址位将一个逻辑等级倍增为多个物理等级，等级聚合将多个物理等级结合成一个较大逻辑等级表示，因此保持了逻辑等级到物理等级的一对一映射。因此保持了一对一关系，内存控制器中的每个逻辑等级访问DRAM的单个物理等级。
等级聚合允许逻辑芯片选择与物理芯片选择之间的一对一映射。这与等级倍增不同，在等级倍增的情况下需要基于另外的行位通过ASIC生成物理等级。利用等级聚合，无需使用高端地址位将一个逻辑芯片选择分开用于多等级物理DIMM。这提高了性能，因为内存控制器完全控制着物理DIMM，而不是对于将哪个物理DIMM作为目标具有不确定性。
以下表I列出了对于每个信道两个逻辑DIMM的多达八个等级的内存系统的配置和处理器芯片选择输出。在该示例中，CS0至CS3连接到逻辑DIMM0，并且CS4至CS7连接到逻辑DIMM1。表I中的逻辑配置编号12对应于图2和图3所示的示例。
表I
以下表II列出了物理DIMM加载以及当使用等级聚合时如何将逻辑等级指派给物理DIMM的示例。
表II
表II所示的示例是针对两个逻辑DIMM的八个物理等级的内存系统。表II只示出了所有DIMM都具有相同组织结构的示例。内存系统还可以被配置有不同等级的逻辑DIMM或物理DIMM。表II中的配置编号12对应于图2所示的布局。表II中的配置编号9对应于图3所示的布局。
应理解的是，图2和图3所示的内存系统18只是示例，并且在不脱离实施例的范围的情况下可作出改变。内存系统可以包括多个信道、不同数量的逻辑DIMM、物理DIMM或等级(或芯片选择)。例如，内存系统可以支持两个逻辑DIMM，每个逻辑DIMM包括两个物理DIMM以提供多达八个等级的内存系统。在该示例中，每个逻辑DIMM可包括多达两个SRDIMM、两个DRDIMM或一个QRDIMM。
图4为示出了根据一个实施例的使用等级聚合的内存扩展处理的流程图。在步骤54，等级聚合器32接收识别逻辑等级的内存访问请求。该内存请求是从内存控制器30通过DDR信道35接收的(图1)。该内存请求可包括例如内存地址和读取或写入命令。内存地址可以识别一组内存单元(例如位于一个等级内的存储体、行和列地址)的位置。等级聚合器32将逻辑等级映射到物理等级(步骤56)。内存模块38，46中的两个或更多个模块相结合以表示所述内存控制器30中的逻辑等级的数量，使得在所述逻辑等级与所述物理等级之间存在一对一映射。逻辑等级到物理等级的映射可以在例如启动期间被执行。等级聚合器32根据所述映射将内存请求转发到内存模块(步骤58)。
应理解的是，图4所示的处理只是示例，并且在不脱离实施例的范围的情况下可以改变、删除或增加步骤。
虽然已根据所示实施例说明了方法和装置，但本领域的普通技术人员将容易认识到在不脱离实施例的范围的情况下可以作出变化。因此，上述说明中所包含的和附图中所示的所有事物旨在应被解释为说明性的而不具有限制性含义。

Claims (20)

1.一种用于内存扩展的方法，包括：
从内存控制器接收对于访问在内存模块中存储的内存的请求，所述请求针对多个逻辑等级之一并包括读取或写入命令以及识别一组内存单元的位置的内存地址，所述内存模块中的两个或更多个相结合以表示所述内存控制器中的逻辑等级的数量；
在等级聚合器中将所述逻辑等级映射到所述内存模块中的多个物理等级之一，其中所述物理等级结合成所述内存控制器能够调度的最大数量的逻辑等级以提供在所述内存控制器中的所述逻辑等级与所述物理等级之间的一对一映射；并且
根据所述映射将所述请求转发到所述内存模块之一，
其中所述访问内存的请求利用与在所述内存控制器处接收的请求中使用的通信协议不同的通信协议。
2.根据权利要求1所述的方法，其中所述内存模块包括双列直插式内存模块，并且所述内存模块中的等级的数量对应于有效芯片选择的数量。
3.根据权利要求1所述的方法，其中所述内存模块包括至少一个逻辑内存模块，所述逻辑内存模块包括两个双等级双列直插式内存模块。
4.根据权利要求1所述的方法，其中所述内存模块包括至少一个逻辑内存模块，所述逻辑内存模块包括四个单等级双列直插式内存模块。
5.根据权利要求1所述的方法，其中所述内存模块包括至少一个逻辑内存模块，所述逻辑内存模块包括两个单等级双列直插式内存模块。
6.根据权利要求1所述的方法，其中所述内存模块包括两个逻辑内存模块，所述逻辑内存模块包括与所述内存控制器中的一个双数据速率信道相关联的八个物理内存模块。
7.根据权利要求1所述的方法，其中所述内存模块包括两个逻辑内存模块，所述逻辑内存模块包括与所述内存控制器中的一个双数据速率信道相关联的四个物理内存模块。
8.一种用于内存扩展的装置，包括：
等级聚合器，用于：
从内存控制器接收对于访问在内存模块中存储的内存的请求，所述请求针对多个逻辑等级之一并且是通过双数据速率信道接收的；
将所述逻辑等级映射到所述内存模块中的多个物理等级之一，其中所述物理等级结合成所述内存控制器能够调度的最大数量的逻辑等级以提供在所述内存控制器中的所述逻辑等级与所述物理等级之间的一对一映射；并且
根据所述映射将所述请求转发到所述内存模块之一；以及
接口，用于与所述内存控制器和所述内存模块通信，
其中所述映射是在启动期间执行的。
9.根据权利要求8所述的装置，其中所述内存模块包括双列直插式内存模块，并且所述内存模块中的等级的数量对应于有效芯片选择的数量。
10.根据权利要求8所述的装置，其中所述内存模块包括至少一个逻辑内存模块，所述逻辑内存模块包括两个双等级双列直插式内存模块。
11.根据权利要求8所述的装置，其中所述内存模块包括至少一个逻辑内存模块，所述逻辑内存模块包括四个单等级双列直插式内存模块。
12.根据权利要求8所述的装置，其中所述内存模块包括至少一个逻辑内存模块，所述逻辑内存模块包括两个单等级双列直插式内存模块。
13.根据权利要求8所述的装置，其中所述内存模块包括两个逻辑内存模块，所述逻辑内存模块包括与所述内存控制器中的一个双数据速率信道相关联的四个物理内存模块。
14.一种用于内存扩展的装置，包括：
内存模块，所述内存模块包括多个物理等级；
内存控制器，用于发送对于访问在所述内存模块中内存的请求，所述请求针对多个逻辑等级之一并包括读取或写入命令以及识别一组内存单元的位置的内存地址，所述内存模块中的两个或更多个相结合以表示所述内存控制器中的逻辑等级的数量；以及
等级聚合器，用于将所述逻辑等级映射到所述物理等级之一，并根据所述映射将所述请求转发到所述内存模块之一，其中所述物理等级结合成所述内存控制器能够调度的最大数量的逻辑等级以提供在所述内存控制器中的所述逻辑等级与所述物理等级之间的一对一映射，
其中所述访问内存的请求利用与在所述内存控制器处接收的请求中使用的通信协议不同的通信协议。
15.根据权利要求14所述的装置，其中所述内存模块包括双列直插式内存模块，并且所述内存模块中的等级的数量对应于有效芯片选择的数量。
16.根据权利要求14所述的装置，其中所述内存模块包括至少一个逻辑内存模块，所述逻辑内存模块包括两个双等级双列直插式内存模块。
17.根据权利要求14所述的装置，其中所述内存模块包括至少一个逻辑内存模块，所述逻辑内存模块包括四个单等级双列直插式内存模块。
18.根据权利要求14所述的装置，其中所述内存模块包括至少一个逻辑内存模块，所述逻辑内存模块包括两个单等级双列直插式内存模块。
19.根据权利要求14所述的装置，其中所述内存模块包括两个逻辑内存模块，所述逻辑内存模块包括与所述内存控制器中的一个双数据速率信道相关联的八个物理内存模块。
20.根据权利要求14所述的装置，其中所述内存模块包括两个逻辑内存模块，所述逻辑内存模块包括与所述内存控制器中的一个双数据速率信道相关联的四个物理内存模块。
CN201180037644.2A 2010-06-04 2011-05-27 利用等级聚合的内存扩展 Active CN103154917B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/802,314 2010-06-04
US12/802,314 US9026714B2 (en) 2010-06-04 2010-06-04 Memory expansion using rank aggregation
PCT/US2011/000972 WO2011152859A1 (en) 2010-06-04 2011-05-27 Memory expansion using rank aggregation

Publications (2)

Publication Number Publication Date
CN103154917A CN103154917A (zh) 2013-06-12
CN103154917B true CN103154917B (zh) 2015-11-25

Family

ID=44501619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180037644.2A Active CN103154917B (zh) 2010-06-04 2011-05-27 利用等级聚合的内存扩展

Country Status (4)

Country Link
US (1) US9026714B2 (zh)
EP (1) EP2577480B1 (zh)
CN (1) CN103154917B (zh)
WO (1) WO2011152859A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120117318A1 (en) * 2010-11-05 2012-05-10 Src Computers, Inc. Heterogeneous computing system comprising a switch/network adapter port interface utilizing load-reduced dual in-line memory modules (lr-dimms) incorporating isolation memory buffers
US9170878B2 (en) 2011-04-11 2015-10-27 Inphi Corporation Memory buffer with data scrambling and error correction
US9697884B2 (en) 2015-10-08 2017-07-04 Rambus Inc. Variable width memory module supporting enhanced error detection and correction
US10789010B2 (en) * 2016-08-26 2020-09-29 Intel Corporation Double data rate command bus
US9922696B1 (en) 2016-10-28 2018-03-20 Samsung Electronics Co., Ltd. Circuits and micro-architecture for a DRAM-based processing unit
CN109783395B (zh) * 2017-11-15 2023-03-31 阿里巴巴集团控股有限公司 内存访问方法、交换芯片、内存模组及电子设备
US11907141B1 (en) * 2022-09-06 2024-02-20 Qualcomm Incorporated Flexible dual ranks memory system to boost performance

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7133960B1 (en) * 2003-12-31 2006-11-07 Intel Corporation Logical to physical address mapping of chip selects
US7619912B2 (en) * 2004-03-05 2009-11-17 Netlist, Inc. Memory module decoder
CN101971150B (zh) * 2008-01-08 2013-08-14 思科技术公司 用于存储器扩展的系统和方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200515147A (en) * 2003-10-17 2005-05-01 Matsushita Electric Ind Co Ltd Semiconductor memory device, controller, and read/write control method thereof
US8112577B2 (en) 2007-10-08 2012-02-07 Cisco Technology, Inc. Concurrently communicating refresh and read/write commands with a memory device
US8407394B2 (en) 2008-01-08 2013-03-26 Cisco Technology, Inc. System and methods for memory expansion
US8621132B2 (en) * 2008-01-08 2013-12-31 Cisco Technology, Inc. System and methods for memory expansion

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7133960B1 (en) * 2003-12-31 2006-11-07 Intel Corporation Logical to physical address mapping of chip selects
US7619912B2 (en) * 2004-03-05 2009-11-17 Netlist, Inc. Memory module decoder
CN101971150B (zh) * 2008-01-08 2013-08-14 思科技术公司 用于存储器扩展的系统和方法

Also Published As

Publication number Publication date
EP2577480A1 (en) 2013-04-10
US9026714B2 (en) 2015-05-05
WO2011152859A8 (en) 2013-04-04
US20110302366A1 (en) 2011-12-08
CN103154917A (zh) 2013-06-12
WO2011152859A1 (en) 2011-12-08
EP2577480B1 (en) 2018-11-14

Similar Documents

Publication Publication Date Title
CN103154917B (zh) 利用等级聚合的内存扩展
US10811077B2 (en) Refresh control circuit, memory device including the same and method of operating the same for hammer refresh operation
US11687247B2 (en) High-throughput low-latency hybrid memory module
US20190042611A1 (en) Technologies for structured database query for finding unique element values
KR102282971B1 (ko) 반도체 메모리 장치, 및 상기 반도체 메모리 장치를 포함하는 메모리 시스템
US12099455B2 (en) Memory device with internal processing interface
KR20210038313A (ko) 레이턴시에 중점을 둔 판독 동작과 대역폭에 중점을 둔 판독 동작 사이의 동적 변경
CN105706171A (zh) 用于访问动态随机存取存储器阵列的技术
US20170278562A1 (en) Techniques to Use Chip Select Signals for a Dual In-Line Memory Module
US11216373B2 (en) Memory access commands with near-memory address generation
US11960900B2 (en) Technologies for fast booting with error-correcting code memory
CN112513824B (zh) 一种内存交织方法及装置
US9417802B1 (en) Systems and methods for data alignment in a memory system
EP4375840A1 (en) Memory controller, electronic system including the same and method of controlling memory access
CN103885906B (zh) 存储器控制器以及包括存储器控制器的存储系统
US7787311B2 (en) Memory with programmable address strides for accessing and precharging during the same access cycle
KR20180113521A (ko) 콘텐츠 패턴이 메모리 디바이스의 메모리 셀들에 저장되게 하기 위한 기법
US20230307030A1 (en) Adaptive Wordline Refresh
CN115858438A (zh) 用于存储器模块数据宽度的灵活配置的使能逻辑
US20210286727A1 (en) Dynamic random access memory (dram) with scalable meta data
US11960735B2 (en) Memory channel controller operation based on data types
CN117393013B (zh) 统计应用中的高效ddr控制方法及相关装置
US20230343381A1 (en) Bank-Level Self-Refresh
CN110491430B (zh) 存储器装置、刷新控制电路和操作存储器装置的方法
US20230343380A1 (en) Bank-Level Self-Refresh

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant