CN103136153A - 接口装置及其串接系统与串接方法 - Google Patents

接口装置及其串接系统与串接方法 Download PDF

Info

Publication number
CN103136153A
CN103136153A CN2012101344835A CN201210134483A CN103136153A CN 103136153 A CN103136153 A CN 103136153A CN 2012101344835 A CN2012101344835 A CN 2012101344835A CN 201210134483 A CN201210134483 A CN 201210134483A CN 103136153 A CN103136153 A CN 103136153A
Authority
CN
China
Prior art keywords
interface
data
controller
interface arrangement
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101344835A
Other languages
English (en)
Inventor
聂剑扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Acer Inc
Original Assignee
Acer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acer Inc filed Critical Acer Inc
Publication of CN103136153A publication Critical patent/CN103136153A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Information Transfer Systems (AREA)

Abstract

本发明提供一种接口装置及其串接系统与串接方法,此串接系统包括主机、第一类接口装置及第二类接口装置。主机是由第一控制器通过第一接口端口提供第一通道及第二通道的数据传输。第一类接口装置串接于主机,使得第一通道的数据经由第二接口端口传输至第二控制器再由第二控制器传输至第三接口端口,第二通道的数据经由第二接口端口直接传输至第三接口端口。第二类接口装置串接于第一类接口装置,使得第二通道的数据经由第四接口端口传输至第三控制器再由第三控制器传输至第五接口端口,第一通道的数据经由第四接口端口直接传输至第五接口端口。

Description

接口装置及其串接系统与串接方法
技术领域
本发明是有关于一种接口装置及其串接方法,且特别是有关于一种采用霹雳接口的接口装置及其串接系统与串接方法。
背景技术
随着科技的进步,电脑的功能趋于多样化,各式各样的周边设备也在不断的推陈出新。为了能够方便使用者提升电脑效能或是扩充电脑功能,电脑的主机板上一般会配置加速图形端口(Accelerated Graphics Port,AGP)、外围组件互联(Peripheral Component Interconnect,PCI)、快捷PCI(PCI Express,PCI-E)等总线插槽,以供使用者插入显卡、声卡、网卡等扩充卡。此外,电脑主机上也会配置火线(Firewire)、通用串行总线(Universal Serial Bus,USB)等扩充接口,以供使用者连接硬盘、打印机等外部装置。
最近,美国英特尔(Intel)公司推出了全新的霹雳(Thunderbolt)接口,其是整合PCI-E和显示端口(DisplayPort)两项技术,而可在同一条缆线中同时传送数据及图像串流。图1所绘示的是已知霹雳接口的数据传输示意图。请参照图1,霹雳传输技术是在同一条缆线12中提供两个通道122、124作为PCI-E和显示端口,以分别传输数据及图像串流。通过配置在缆线12两端的霹雳控制器14、16的控制,每个通道在两个方向上的传输都可达到每秒一千兆比特(GigaBit,Gb)的传输量,使得电脑与周边设备之间可来回高速传输数据。霹雳传输技术提供的带宽还可供多台高速装置以菊花链(Daisy-chain)的方式串接,而无须使用集线器或交换器。
举例来说,图2是已知霹雳接口的菊花链串接架构的示意图。请参照图2,为了实现菊花链(Daisy-chain)的串接方式,作为主控端的主机22需要配置一个霹雳接口端口222及一个支援双通道传输的霹雳控制器224,其后续串接的霹雳接口装置24、26、28则都需要配置两个以上的霹雳接口端口242、244、262、264、282、284。其中,由于每个霹雳接口均具有两个通道,因此这些霹雳接口装置24、26、28内还需要配置一个支援4个通道的霹雳控制器246、266、286,无形之间也增加了装置的生产成本。
然而,目前霹雳接口的两个通道仅个别用以传送数据及图像串流,不支援通道集成(channel aggregation),从而使得传输效能受到限制。当使用者串接的霹雳装置中不包含显示相关装置时,用以传输图像串流的通道将被闲置,连带使得高成本配置的霹雳接口端口及霹雳控制器只能提供一半的传输效能,形成资源浪费。此外,菊花链的串接架构也不具备容错(fault tolerance)功能,一旦有某个霹雳装置发生异常或故障时,串接在后的霹雳装置也随即失去连结而无法工作,严重时甚至会造成数据遗失的结果。
发明内容
有鉴于此,本发明提供一种接口装置及其串接系统与串接方法,可有效提升接口的传输效能并支援容错功能。
本发明提供一种接口装置串接系统,其包括主机、第一类接口装置及第二类接口装置。主机具有第一控制器及第一接口端口,其中第一控制器通过第一接口端口提供第一通道及第二通道的数据传输。第一类接口装置具有第二控制器、第二接口端口及第三接口端口,其中第二接口端口串接第一接口端口,第三接口端口串接第二接口端口,第二控制器串接第二接口端口及第三接口端口,使得第一通道的数据经由第二接口端口传输至第二控制器再由第二控制器传输至第三接口端口,第二通道的数据经由第二接口端口直接传输至第三接口端口。第二类接口装置具有第三控制器、第四接口端口及第五接口端口,其中第四接口端口串接第三接口端口,第五接口端口串接第四接口端口,第三控制器串接第四接口端口及第五接口端口,使得第二通道的数据经由第四接口端口传输至第三控制器再由第三控制器传输至第五接口端口,第一通道的数据经由第四接口端口直接传输至第五接口端口。
在本发明的一实施例中,上述的接口装置串接系统还包括多个第一类接口装置,分别串接于第二类接口装置之后,以处理经由第一通道传输的数据。
在本发明的一实施例中,上述的接口装置串接系统还包括多个第二类接口装置,分别串接于第一类接口装置之后,以处理经由第二通道传输的数据。
在本发明的一实施例中,上述的第一类接口装置与第二类接口装置分别作为磁盘阵列(RAID)中的两个磁盘。
本发明提供一种接口装置串接方法。首先,提供主机,此主机具有第一控制器及第一接口端口。接着,将第一类接口装置串接于主机,使得第一通道的数据经由第一类接口装置的第二接口端口传输至第二控制器再由第二控制器传输至第三接口端口,第二通道的数据经由第二接口端口直接传输至第三接口端口。然后,将第二类接口装置串接于第一类接口装置,使得第二通道的数据经由第二类接口装置的第四接口端口传输至第三控制器再由第三控制器传输至第五接口端口,第一通道的数据经由第四接口端口直接传输至第五接口端口。
在本发明的一实施例中,上述的方法还包括串接另一个第一类接口装置于第二类接口装置之后,以处理经由第一通道传输的数据。
在本发明的一实施例中,上述的方法还包括串接另一个第二类接口装置于上述另一个第一类接口装置之后,以处理经由第二通道传输的数据。
在本发明的一实施例中,上述的方法还包括通过第一通道及第二通道传输一备份数据至第一类接口装置及第二类接口装置,以将此备份数据储存于第一类接口装置及第二类接口装置。
在本发明的一实施例中,上述的第一控制器、第二控制器及第三控制器为支援双通道数据传输的霹雳控制器。
在本发明的一实施例中,上述的第一类接口装置与第二类接口装置包括采用霹雳接口传输数据的图形处理装置、显示装置、储存装置或编程装置。
本发明提供一种接口装置,其包括第一接口端口、控制器及第二接口端口。其中,第一接口端口是串接主机或另一个接口装置,用以接收通过第一通道与第二通道传输的数据。控制器是连接第一接口端口,用以接收第一通道的数据,并输出处理后的第一通道的数据。第二接口端口是连接第一接口端口及控制器,用以由第一接口端口接收第二通道的数据,并由第一控制器接收处理后的第一通道的数据。
在本发明的一实施例中,上述的第一通道与第二通道分别为霹雳接口的两个数据传输通道之一。
在本发明的一实施例中,上述的控制器为支援双通道数据传输的霹雳控制器。
基于上述,本发明的接口装置及其串接系统与方法是更改接口装置中接口端口与控制器的连接关系,将霹雳接口的两个数据传输通道错开,使得串接在主机之后的两个接口装置可分别处理不同通道的数据。藉此,可有效提升接口的传输效能,并支援数据容错功能。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所示附图作详细说明如下。
附图说明
图1所绘示的是已知霹雳接口的数据传输示意图;
图2是已知霹雳接口的菊花链串接架构的示意图;
图3是依照本发明一实施例所绘示的霹雳接口的数据传输示意图;
图4是依照本发明一实施例所绘示的接口装置串接系统的方块图;
图5是依照本发明一实施例所绘示的接口装置串接系统的数据传输路径示意图;
图6是依照本发明一实施例所绘示的接口装置串接系统的方块图;
图7是依照本发明一实施例所绘示的接口装置串接系统的数据传输路径示意图;
图8是依照本发明一实施例所绘示的接口装置串接系统的数据传输路径示意图。
附图标记说明:
12、32:缆线;
122、124、322、324:通道;
14、16、224、246、266、286、34、36:霹雳控制器;
22、42、61、81:主机;
24、26、28:霹雳接口装置;
222、242、244、262、264、282、284:霹雳接口端口;
40、60、80:接口装置串接系统;
44、62、64、66:第一类接口装置;
46、63、65、67:第二类接口装置;
422:第一控制器;
424:第一接口端口;
442:第二控制器;
444:第二接口端口;
446:第三接口端口;
462:第三控制器;
464:第四接口端口;
466:第五接口端口;
82:外接座;
83、84:硬盘;
85:图形处理装置;
86:光盘驱动器。
具体实施方式
本发明是利用霹雳接口的高传输带宽以及菊花链的串接特性,将霹雳接口的两个数据传输通道均用来传输数据,并将接口装置设计为仅针对其中一个通道的数据进行处理,并将另一个通道的数据越过(bypass)该接口装置而提供给串接在后的另一个接口装置来处理。藉此,不仅可有效利用两个通道的传输效能,也可使系统具备容错功能。
图3是依照本发明一实施例所绘示的霹雳接口的数据传输示意图。请参照图3,本实施例是在同一条缆线32中提供两个通道322、324,通过配置在缆线32两端的霹雳控制器34、36的控制,使得这两个通道322、324均可用来传输数据,包括快捷外围组件互联(PCI-E)接口和/或显示端口(DisplayPort)的数据。
图4是依照本发明一实施例所绘示的接口装置串接系统的方块图。请参照图4,本实施例的接口装置串接系统40包括主机42、第一类接口装置44及第二类接口装置46,其功能分述如下:
主机42例如是台式电脑、笔记本电脑、工作站等终端装置,其中包括处理器及各种输入输出接口,而可连接周边设备,并处理使用者执行的程序。主机42中还包括存储器或硬盘等储存设备,而可储存处理器所执行的程序或其他数据。需说明的是,主机42还具有第一控制器422及第一接口端口424,而可由第一控制器422通过第一接口端口424提供第一通道及第二通道的数据传输。其中,第一控制器422例如是支援霹雳接口的双通道数据传输的霹雳控制器,其可通过第一接口端口424提供双通道的数据传输功能。
第一类接口装置44例如是采用霹雳接口传输数据的图形处理装置(包含图形处理单元(GPU))、显示装置、储存装置、编程装置或其他周边装置,其具有第二控制器442、第二接口端口444及第三接口端口446。其中,第二接口端口444串接于第一接口端口424,第三接口端口446串接于第二接口端口444,第二控制器442则串接于第二接口端口444及第三接口端口446,使得主机42输出的第一通道的数据可经由第二接口端口444传输至第二控制器442再由第二控制器442传输至第三接口端口446。而主机42输出的第二通道的数据则可经由第二接口端口444直接传输至第三接口端口446。
第二类接口装置46同样可以是采用霹雳接口传输数据的图形处理装置(包含图形处理单元(GPU))、显示装置、储存装置、编程装置或其他周边装置,其具有第三控制器462、第四接口端口464及第五接口端口466。其中,第四接口端口464串接于第三接口端口446,第五接口端口466串接于第四接口端口464,第三控制器462则串接于第四接口端口464及第五接口端口466,使得第一类接口装置44输出的第二通道的数据可经由第四接口端口464传输至第三控制器462再由第三控制器462传输至第五接口端口466。
通过上述的接口装置串接系统的架构,配置在主机42、第一类接口装置44及第二类接口装置46中的霹雳控制器均只需支援双通道数据传输,无需支援到4通道数据传输,从而降低了接口装置的生产成本。
此外,由于第二通道的数据是直接由第一类接口装置44的第二接口端口444直接传输给第三接口端口446,因此即使第一类接口装置44发生异常或故障,第二通道的数据仍可直接越过第一类接口装置44,而传输给串接在第一类接口装置44之后的第二类接口装置46。同理,由于第一通道的数据是直接由第二类接口装置46的第四接口端口464直接传输给第五接口端口466,因此即使第二类接口装置46发生异常或故障,第一通道的数据仍可直接越过第二类接口装置46,而传输给串接在第二类接口装置46之后的另一个第一类接口装置(未绘示)。藉上述架构,本实施例的接口装置串接系统40可进一步实现数据的容错功能。
举例来说,上述的第一类接口装置44及第二类接口装置46可分别作为磁盘阵列(RAID)中的两个磁盘,例如是分别作为RAID 0及RAID 1。其中,若将主机42所提供的第一通道及第二通道的数据传输路径拆开来看,可得到如图5所绘示的系统架构,图5是依照本发明一实施例所绘示的接口装置串接系统的数据传输路径示意图。图5与图4相同部分不在此作详细说明,其中,主机42是通过第一通道及第二通道分别传输备份数据至第一类接口装置44及第二类接口装置46,而可将备份数据分别储存于第一类接口装置44及第二类接口装置46。藉此,即便第一类接口装置44及第二类接口装置46中的任何一个装置发生异常或故障,另一个装置仍保有备份数据,从而达到数据容错功能。
需说明的是,上述的系统架构还可支援多个第一类接口装置与多个第二类接口装置的串接,其串接方法即是将第一类接口装置串接于主机或第二接口装置之后,以及将第二类接口装置串接于第一接口装置之后。通过霹雳接口的菊花链串接特性,串接在主机之后的接口装置可分享霹雳接口双通道的传输带宽,进而提供主机所需的功能。
举例来说,图6是依照本发明一实施例所绘示的接口装置串接系统的方块图。请参照图6,本实施例的接口装置串接系统60包括主机61、第一类接口装置62、64、66,以及第二类接口装置63、65、67。由图中可知,经由本实施例的系统架构,主机61所提供的第一通道的数据只会送入第一类接口装置62、64、66的控制器,而由第一类接口装置62、64、66进行处理;另一方面,主机61所提供的第二通道的数据只会送入第二类接口装置63、65、67的控制器,而由第二类接口装置63、65、67进行处理。
值得一提的是,若将主机61提供的第一通道及第二通道的数据传输路径拆开来看,可得到如图7所绘示的系统架构,图7是依照本发明一实施例所绘示的接口装置串接系统的数据传输路径示意图。图7与图6相同部分不在此详细作说明,其中,就霹雳接口的规格而言,每个通道在两个方向上的传输都可达到每秒一千兆比特(GigaBit,Gb)的传输量,而此通道的带宽是由路径上的所有接口装置共用。据此,本发明还进一步根据各个接口装置的带宽需求,选择将带宽需求较高的接口装置(例如图形处理装置)与带宽需求较低的接口装置(例如光盘驱动器)搭配,一同配置在相同通道的数据传输路径上;而将其他带宽需求较低的接口装置配置在另一个通道的数据传输路径上,藉此达到传输效能的最佳化。
举例来说,图8是依照本发明一实施例所绘示的接口装置串接系统的数据传输路径示意图。请参照图8,本实施例的接口装置串接系统80包括主机81、外接座(dock)82、硬盘83、硬盘84、图形处理装置85及光盘驱动器86。其中,主机81是通过霹雳接口提供第一通道及第二通道的数据传输功能,而外接座82、硬盘83、硬盘84即配置在第一通道的数据传输路径上,而分享第一通道的传输带宽;另一方面,图形处理装置85及光盘驱动器86则配置在第二通道的数据传输路径上,而分享第二通道的传输带宽。其中,由于光盘驱动器86的使用率较低,且带宽需求较低,因此第二通道的传输带宽几乎都可提供给图形处理装置85使用,从而达到传输效能的最佳化。
综上所述,本发明的接口装置及其串接系统与方法采用将霹雳接口的两个数据传输通道错开的设计,使得接口装置的控制器仅需处理两个通道的数据传输,从而降低了接口装置的生产成本。此外,采用上述设计还使得串接在主机之后的接口装置可分别处理不同通道的数据,且不会受到接口装置故障的影响,因此可有效利用接口的传输效能,并支援数据容错功能。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (14)

1.一种接口装置串接系统,其特征在于,包括:
主机,具有第一控制器及第一接口端口,该第一控制器通过该第一接口端口提供第一通道及第二通道的数据传输;
第一类接口装置,具有第二控制器、第二接口端口及第三接口端口,其中该第二接口端口串接该第一接口端口,该第三接口端口串接该第二接口端口,使得该第一通道的数据经由该第二接口端口传输至该第二控制器再由该第二控制器传输至该第三接口端口,该第二通道的数据经由该第二接口端口直接传输至该第三接口端口;以及
第二类接口装置,具有第三控制器、第四接口端口及第五接口端口,其中该第四接口端口串接该第三接口端口,该第五接口端口串接该第四接口端口,使得该第二通道的数据经由该第四接口端口传输至该第三控制器再由该第三控制器传输至该第五接口端口,该第一通道的数据经由该第四接口端口直接传输至该第五接口端口。
2.根据权利要求1所述的接口装置串接系统,其特征在于,还包括:
多个该第一类接口装置,分别串接于该第二类接口装置之后,以处理经由该第一通道传输的数据。
3.根据权利要求1所述的接口装置串接系统,其特征在于,还包括:
多个该第二类接口装置,分别串接于该第一类接口装置之后,以处理经由该第二通道传输的数据。
4.根据权利要求1所述的接口装置串接系统,其特征在于,该第一控制器、该第二控制器及该第三控制器为支援双通道数据传输的霹雳控制器。
5.根据权利要求1所述的接口装置串接系统,其特征在于,该第一类接口装置与该第二类接口装置包括采用霹雳接口传输数据的图形处理装置、显示装置、储存装置或编程装置。
6.根据权利要求1所述的接口装置串接系统,其特征在于,该第一类接口装置与该第二类接口装置分别作为磁盘阵列中的两个磁盘。
7.一种接口装置串接方法,其特征在于,包括:
提供主机,该主机具有第一控制器及第一接口端口;
串接第一类接口装置于该主机,使得该第一通道的数据经由该第一类接口装置的第二接口端口传输至第二控制器再由该第二控制器传输至第三接口端口,第二通道的数据经由该第二接口端口直接传输至该第三接口端口;以及
串接第二类接口装置于该第一类接口装置,使得该第二通道的数据经由该第二类接口装置的第四接口端口传输至第三控制器再由该第三控制器传输至第五接口端口,该第一通道的数据经由该第四接口端口直接传输至该第五接口端口。
8.根据权利要求7所述的接口装置串接方法,其特征在于,还包括:
串接另一第一类接口装置于该第二类接口装置之后,以处理经由该第一通道传输的数据。
9.根据权利要求8所述的接口装置串接方法,其特征在于,还包括:
串接另一第二类接口装置于该另一第一类接口装置之后,以处理经由该第二通道传输的数据。
10.根据权利要求7所述的接口装置串接方法,其特征在于,还包括:
通过该第一通道及该第二通道传输备份数据至该第一类接口装置及该第二类接口装置;以及
储存该备份数据于该第一类接口装置及该第二类接口装置。
11.根据权利要求7所述的接口装置串接方法,其特征在于,该第一控制器、该第二控制器及该第三控制器为支援双通道数据传输的霹雳控制器。
12.根据权利要求7所述的接口装置串接方法,其特征在于,该第一类接口装置与该第二类接口装置包括采用霹雳接口传输数据的图形处理装置、显示装置、储存装置或编程装置。
13.一种接口装置,其特征在于,包括:
第一接口端口,串接主机或另一接口装置,接收通过第一通道与第二通道传输的数据;
控制器,连接该第一接口端口,接收该第一通道的数据,并输出处理后的该第一通道的数据;以及
第二接口端口,连接该第一接口端口及该控制器,由该第一接口端口接收该第二通道的数据,并由该第一控制器接收处理后的该第一通道的数据。
14.根据权利要求13所述的接口装置,其特征在于,该第一通道与该第二通道分别为霹雳接口的两个数据传输通道之一。
CN2012101344835A 2011-11-21 2012-05-03 接口装置及其串接系统与串接方法 Pending CN103136153A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161562409P 2011-11-21 2011-11-21
US61/562,409 2011-11-21

Publications (1)

Publication Number Publication Date
CN103136153A true CN103136153A (zh) 2013-06-05

Family

ID=48495996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101344835A Pending CN103136153A (zh) 2011-11-21 2012-05-03 接口装置及其串接系统与串接方法

Country Status (2)

Country Link
CN (1) CN103136153A (zh)
TW (1) TWI465923B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108694249A (zh) * 2018-05-30 2018-10-23 平安科技(深圳)有限公司 数据处理方法、装置、计算机设备以及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6055225A (en) * 1997-06-02 2000-04-25 Hewlett-Packard Company Ring architecture for quad port bypass circuits
CN1391672A (zh) * 1999-09-22 2003-01-15 网孔公司 具有先进技术嵌入式接口仿真主机接口的廉价磁盘冗余阵列控制器系统及方法
US20100183004A1 (en) * 2009-01-16 2010-07-22 Stmicroelectronics, Inc. System and method for dual mode communication between devices in a network
TW201122832A (en) * 2009-12-22 2011-07-01 Ind Tech Res Inst A cascade device of serial bus with clock and cascade method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1291746A (zh) * 1999-08-31 2001-04-18 韩旭 通用串行汇流排容错系统处理装置
CN2627744Y (zh) * 2003-08-12 2004-07-21 劲永国际股份有限公司 一种数据传输接口与串列总线接口装置
TW200821852A (en) * 2006-11-15 2008-05-16 Kwok-Yan Leung Dual-channel network storage management device and method
DE102007038544A1 (de) * 2007-08-16 2009-02-19 Robert Bosch Gmbh Kommunikationsverfahren und Schnittstelle zwischen einem Begleit-Chip und einem Mikrokontroller

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6055225A (en) * 1997-06-02 2000-04-25 Hewlett-Packard Company Ring architecture for quad port bypass circuits
CN1391672A (zh) * 1999-09-22 2003-01-15 网孔公司 具有先进技术嵌入式接口仿真主机接口的廉价磁盘冗余阵列控制器系统及方法
US20100183004A1 (en) * 2009-01-16 2010-07-22 Stmicroelectronics, Inc. System and method for dual mode communication between devices in a network
TW201122832A (en) * 2009-12-22 2011-07-01 Ind Tech Res Inst A cascade device of serial bus with clock and cascade method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108694249A (zh) * 2018-05-30 2018-10-23 平安科技(深圳)有限公司 数据处理方法、装置、计算机设备以及存储介质
CN108694249B (zh) * 2018-05-30 2022-02-25 平安科技(深圳)有限公司 数据处理方法、装置、计算机设备以及存储介质

Also Published As

Publication number Publication date
TW201321988A (zh) 2013-06-01
TWI465923B (zh) 2014-12-21

Similar Documents

Publication Publication Date Title
CN105335327B (zh) 基于Soc的可重构/双冗余VPX3U信号处理载板
US10236974B2 (en) Rerouting bus data signals from faulty signal carriers to existing healthy signal carriers
CN107992438A (zh) 一种服务器及在服务器内灵活配置PCIe拓扑的方法
CN100565487C (zh) 仲裁器、交叉开关、请求选择方法以及信息处理设备
CN105007307B (zh) 一种存储控制方法和系统
US20100250846A1 (en) Asymetric load balancing for raid storage systems
TWI465922B (zh) 介面裝置的資料流量分析管理裝置、系統與方法
CN103649923A (zh) 一种numa系统内存镜像配置方法、解除方法、系统和主节点
CN102636987B (zh) 双重化控制装置
EP2608048A1 (en) Apparatus, system, and method for analyzing and managing data flow of interface apparatuses
CN102521090A (zh) 一种jbod上硬盘应用故障的定位方法
EP2573681B1 (en) Electric device with multiple data connection ports
US20080052431A1 (en) Method and Apparatus for Enabling Virtual Channels Within A Peripheral Component Interconnect (PCI) Express Bus
CN103136153A (zh) 接口装置及其串接系统与串接方法
CN100476794C (zh) 一种四路服务器主板
CN110806989A (zh) 一种存储服务器
CN101197685A (zh) 一种高可用切换器级联的实现方法
CN105393234A (zh) 用于管理usb数据传送的系统和方法
CN116737624B (zh) 一种高性能数据存取装置
US9117037B2 (en) Interface apparatus, cascading system thereof and cascading method thereof
EP3278231B1 (en) An expansion module system
CN100395744C (zh) 实现中央控制单元对单板集中控制的方法和系统
US20140032802A1 (en) Data routing system supporting dual master apparatuses
US10025748B2 (en) Lane division multiplexing of an I/O link
CN209248518U (zh) 一种固态硬盘扩展板卡及服务器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130605