CN103105604B - 一种雷达接收数字相干处理系统 - Google Patents
一种雷达接收数字相干处理系统 Download PDFInfo
- Publication number
- CN103105604B CN103105604B CN201310024773.9A CN201310024773A CN103105604B CN 103105604 B CN103105604 B CN 103105604B CN 201310024773 A CN201310024773 A CN 201310024773A CN 103105604 B CN103105604 B CN 103105604B
- Authority
- CN
- China
- Prior art keywords
- digital
- signal
- coherent
- digital signal
- intermediate frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
本发明涉及雷达接收领域,具体涉及一种雷达接收数字相干处理系统。包括用于接收并放大转换的第一放大与电平转换模块和第二放大与电平转换模块，用于模数转换的双通道模数转换器，用于相干处理的FPGA相干处理模块，系统时钟，接口电平转换模块，用于数模转换双通道数模转换器，用于对输出信号进行放大的第一放大器和第二放大器，用于为系统供电的电源变换模块。在FPGA相干处理模块中利用数字信号处理技术，采取中频直接数字化，通过发射主波样本信号与中频回波数字信号进行卷积运算，消除发射信号初相、频率不稳、幅度不稳的影响，实现数字稳频稳相、自适应频率补偿、接收相干处理，能增加系统的稳定性和可靠性，并提高整机系统的杂波抑制能力。
Description
技术领域
本发明涉及雷达接收领域,具体涉及一种雷达接收数字相干处理系统。
背景技术
模拟相干振荡技术的雷达接收机相干振荡器工作不稳定，调试复杂，对消效果不理想，整机系统的杂波抑制能力差。
发明内容
本发明所要解决的技术问题是提供一种雷达接收数字相干处理系统来解决现有技术中雷达接收机相干振荡器工作不稳定，调试复杂,对消效果不理想以及杂波抑制能力差的问题。
本发明解决上述技术问题的技术方案如下：一种雷达接收数字相干处理系统，包括第一放大与电平转换模块，用于接收定向输入模拟信号，并对所述定向输入模拟信号进行放大处理和电平转换处理，并将处理后的定向输入模拟信号发送至双通道模数转换器；
第二放大与电平转换模块，用于接收中频回波模拟信号，并对所述中频回波模拟信号进行放大处理和电平转换处理，并将处理后的中频回波模拟信号发送至双通道模数转换器；
双通道模数转换器，用于接收并将所述处理后的定向输入模拟信号转换成发射样本数字信号，并发送至FPGA(Field－Programmable Gate Array现场可编程门阵列)相干处理模块；还用于将所述处理后的中频回波模拟信号转换成中频回波数字信号，并发送至FPGA相干处理模块；
FPGA相干处理模块，用于对接收的所述发射样本数字信号和中频回波数字信号进行数字相干处理，生成相参I数字信号和相参Q数字信号，并根据接口电平转换模块发出的控制信号和同步脉冲信号以及系统时钟模块发出的系统时钟信号将相参I数字信号和相参Q数字信号分别进行发射时间对齐调整，并将调整后的相参I数字信号和相参Q数字信号分别发送至双通道数模转换器；还用于输出模数转换时钟同步信号对双通道模数转换器进行时钟同步；
系统时钟模块，用于向FPGA相干处理模块发送系统时钟信号；
接口电平转换模块，用于向FPGA相干处理模块发送同步脉冲信号和控制信号；
双通道数模转换器，用于将所述相参I数字信号和相参Q数字信号分别转换成相参I模拟信号和相参Q模拟信号，并将所述相参I模拟信号和相参Q模拟信号分别发送至第一放大器和第二放大器；
第一放大器，用于将所述相参I模拟信号进行放大并输出；
第二放大器，用于将所述相参Q模拟信号进行放大并输出；
电源变换模块，用于为第一放大与电平转换模块、第二放大与电平转换模块、双通道模数转换器、FPGA相干处理模块、接口电平转换模块、双通道数模转换器、第一放大器和第二放大器提供各自所需的不同工作电压。
本发明的有益效果是：在使用本发明采用数字相干技术取代模拟相干振荡技术，在FPGA相干处理模块中利用数字信号处理技术，采取中频直接数字化，通过发射主波样本信号与中频回波数字信号进行卷积运算，消除发射信号初相、频率不稳、幅度不稳的影响，实现数字稳频稳相、自适应频率补偿、接收相干处理，能增加系统的稳定性和可靠性，并提高整机系统的杂波抑制能力。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步，所述FPGA相干处理模块包括零点漂移抑制单元，用于对发射样本数字信号和中频回波数字信号进行平均计算，并通过滤波平滑得到直流分量估值，并根据直流分量估值进行直流抑制；
数字鉴相单元，用于对输入的经直流抑制的发射样本数字信号和中频回波数字信号直接采样后通过数字混频正交变换提取基带信号,产生混频输出数字信号；
抽取滤波单元，用于对混频输出数字信号进行低通滤波；
数字鉴频单元，用于通过对相邻采样数据的相位差分进行发射样本数字信号的频率估算；
直接数字式频率合成单元，用于根据发射样本数字信号的频率估算产生自适应频率补偿所需要的数字本振信号；
数字混频单元，用于对抽取滤波后的混频输出数字信号和数字本振信号进行数字混频；
数字稳定单元，用于对经过数字混频单元处理的发射样本数字信号进行采样并存储，并通过对经过数字混频单元处理的中频回波数字信号连续采样并和经过数字混频单元处理的发射样本数字信号进行数字相关或卷积运算，使经过数字混频单元处理的中频回波数字信号的幅度和相位校正，并输出相参I数字信号和相参Q数字信号；
时序单元，用于接收同步脉冲信号,通过控制信号和系统时钟信号产生模数转换时钟同步信号。
采用上述进一步方案的有益效果是:通过采样主波样本信号，对中频回波数字信号进行逐点相位和幅度校正，实现接收相干处理,对输入信号进行数字鉴频和自适应频率补偿，实现宽频带工作,进一步减小定相误差，提高系统稳定性。
附图说明
图1为本发明数字相干处理系统结构图；
图2为本发明FPGA相干处理模块结构图；
图3为本发明FPGA相干处理模块内时序单元图；
图4为本发明实施例流程图。
附图中，各标号所代表的部件列表如下：
1、第一放大与电平转换模块，2、第二放大与电平转换模块，3、双通道模数转换器，4、FPGA相干处理模块，5、系统时钟模块，6、接口电平转换模块，7、双通道数模转换器，8、第一放大器，9、第二放大器，10、电源变换模块，11、零点漂移抑制单元，12、数字鉴相单元，13、抽取滤波单元，14、数字鉴频单元，15、直接数字式频率合成单元，16、数字混频单元，17、数字稳定单元，18、时序单元。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1所示，为本发明数字相干处理系统结构图，包括第一放大与电平转换模块1，用于接收定向输入模拟信号，并对所述定向输入模拟信号进行放大处理和电平转换处理，并将处理后的定向输入模拟信号发送至双通道模数转换器；第二放大与电平转换模块2，用于接收中频回波模拟信号，并对所述中频回波模拟信号进行放大处理和电平转换处理，并将处理后的中频回波模拟信号发送至双通道模数转换器；双通道模数转换器3，用于接收并将所述处理后的定向输入模拟信号转换成发射样本数字信号，并发送至FPGA相干处理模块4；还用于将所述处理后的中频回波模拟信号转换成中频回波数字信号，并发送至FPGA相干处理模块4；FPGA相干处理模块4，用于对接收的所述发射样本数字信号和中频回波数字信号进行数字相干处理，生成相参I数字信号和相参Q数字信号，并根据接口电平转换模块6发出的控制信号和同步脉冲信号以及系统时钟模块5发出的系统时钟信号将相参I数字信号和相参Q数字信号分别进行发射时间对齐调整，并将调整后的相参I数字信号和相参Q数字信号分别发送至双通道数模转换器7；还用于输出模数转换时钟同步信号对双通道模数转换器7进行时钟同步；系统时钟模块5，用于向FPGA相干处理模块4发送系统时钟信号；接口电平转换模块6，用于向FPGA相干处理模块4发送同步脉冲信号和控制信号；双通道数模转换器7，用于将所述相参I数字信号和相参Q数字信号分别转换成相参I模拟信号和相参Q模拟信号，并将所述相参I模拟信号和相参Q模拟信号分别发送至第一放大器8和第二放大器9；第一放大器8，用于将所述相参I模拟信号进行放大并输出；第二放大器9，用于将所述相参Q模拟信号进行放大并输出；电源变换模块10，用于为第一放大与电平转换模块1、第二放大与电平转换模块2、双通道模数转换器3、FPGA相干处理模块4、接口电系统时钟模块5、平转换模块6、双通道数模转换器7、第一放大器8和第二放大器9提供各自所需的不同工作电压。
图2为本发明FPGA相干处理模块结构图，包括零点漂移抑制单元11，用于对发射样本数字信号和中频回波数字信号进行平均计算，并通过滤波平滑得到直流分量估值，并根据直流分量估值进行直流抑制；数字鉴相单元12，用于对输入的经直流抑制的发射样本数字信号和中频回波数字信号直接采样后通过数字混频正交变换提取基带信号,产生混频输出数字信号；抽取滤波单元13，用于对混频输出数字信号进行低通滤波；数字鉴频单元14，用于通过对相邻采样数据的相位差分进行发射样本数字信号的频率估算；直接数字式频率合成单元15，用于根据发射样本数字信号的频率估算产生自适应频率补偿所需要的数字本振信号；数字混频单元16，用于对抽取滤波后的混频输出数字信号和数字本振信号进行数字混频；数字稳定单元17，用于对经过数字混频单元处理的发射样本数字信号进行采样并存储，并通过对经过数字混频单元处理的中频回波数字信号连续采样并和经过数字混频单元处理的发射样本数字信号进行数字相关或卷积运算，使经过数字混频单元处理的中频回波数字信号的幅度和相位校正，并输出相参I数字信号和相参Q数字信号；时序单元18，用于接收同步脉冲信号,通过控制信号和系统时钟信号产生模数转换时钟同步信号、同步信号和时钟信号。
图3是本发明FPGA相干处理模块内时序单元图，输入信号包括同步脉冲信号、系统时钟信号、定相开关信号和拨码开关信号，输出信号包括时钟信号、同步信号和模数转换时钟同步信号。
所述控制信号包括拨码开关信号和定相开关信号；所述直接数字式频率合成单元15的频率控制字通过数字鉴频单元14获得。
图4是本发明实施例流程图，包括以下步骤：
步骤101，第一放大与电平转换模块1和第二放大与电平转换模块2分别接收定向输入模拟信号和中频回波模拟信号，并分别对所述定向输入模拟信号和中频回波模拟信号进行放大处理和电平转换处理；
步骤102，双通道模数转换器3将步骤101中处理后的定向输入模拟信号和中频回波模拟信号转换成发射样本数字信号和中频回波数字信号；
步骤103，零点漂移抑制单元11对步骤102中发射样本数字信号和中频回波数字信号进行平均计算，并通过滤波平滑得到直流分量估值，并根据直流分量估值进行直流抑制；
步骤104，数字鉴相单元12对步骤103输入的经直流抑制的发射样本数字信号和中频回波数字信号直接采样后通过数字混频正交变换提取基带信号,产生混频输出数字信号；
步骤105，抽取滤波单元13对步骤104中的混频输出数字信号进行低通滤波；
步骤106，数字鉴频单元14根据步骤104中基带信号，通过对相邻采样数据的相位差分进行发射样本数字信号的频率估算；
步骤107，直接数字式频率合成单元15根据步骤106中发射样本数字信号的频率估算产生自适应频率补偿所需要的数字本振信号；
步骤108，数字混频单元16对步骤105中抽取滤波后的混频输出数字信号和步骤107中产生的数字本振信号进行数字混频；
步骤109，数字稳定单元17对经过数字混频单元16处理的发射样本数字信号进行采样并存储，并通过对经过数字混频单元16处理的中频回波数字信号连续采样并和经过数字混频单元16处理的发射样本数字信号进行数字相关或卷积运算，使经过数字混频单元16处理的中频回波数字信号的幅度和相位校正，并输出相参I数字信号和相参Q数字信号；
步骤110，双通道数模转换模块7将步骤109中的相参I数字信号和相参Q数字信号转换成相参I模拟信号和相参Q模拟信号；
步骤111，第一放大器8和第二放大器9分别将步骤110中的相参I模拟信号和相参Q模拟信号进行放大处理，并输出至外部设备。
上述步骤103中由于输入电路中模拟元器件参数的离散性以及漂移和模数转换本身的零点漂移，模数转换输出结果不可避免的存在直流分量，影响处理性能，因此，有必要进行自适应补偿，即零点漂移抑制。零点飘移抑制单元11对发射样本信号和中频回波信号进行平均计算估算其直流分量，并通过滤波平滑得到比较准确的估值，再通过减法运算实现直流抑制。
上述步骤104中数字鉴相实质上是对输入的发射样本信号和中频回波信号直接采样后通过数字混频正交变换提取其基带信息，由于两个正交本振序列的形成和相乘都是数字运算的结果，只需要确保运算精度，其正交性是有保证的。混频后通过抽取实现镜相频率抑制。
上述步骤105中抽取滤波单元13完成混频输出信号的低通滤波以及提高信噪比，获得采样增益。抽取滤波采用横向滤波器实现。
为解决数字稳定单元17和自动频率调整系统静态误差之间的矛盾，数字相干处理采用自适应频率补偿技术，主要包括数字鉴频单元14、直接数字式频率合成单元16和数字混频单元16。
步骤106中数字鉴频单元14完成发射样本数字信号的频率估算，其基本运算原理是通过对相邻采样数据的相位差分实现。具体电路包括相位提取电路和差分运算电路。
步骤107中直接数字式频率合成单元15产生自适应频率补偿所需要的本振信号。在数字相干处理器中全部采用数字运算，不需要模数转换部分。只需要保证相位累加器的精度和波形存储器的精度，直接数字式频率合成单15输出信号的质量可得到保证；所述直接数字式频率合成单元15的频率控制字通过数字鉴频单元14所得。
数字混频单元16实质上为一复数乘法器，其输入为抽取滤波后的混频输出数字信号数据和直接数字式频率合成单元15输出的数字本振信号。
数字稳定单元17的基本工作过程是：对发射样本信号进行采样并存储，接着对中频回波信号连续采样并和发射样本信号进行相关或卷积运算，实现中频回波信号的幅度和相位校正，消除发射信号初相、幅度不稳以及内部频率不稳的影响。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (3)
1.一种雷达接收数字相干处理系统,其特征是：包括第一放大与电平转换模块，用于接收定向输入模拟信号，并对所述定向输入模拟信号进行放大处理和电平转换处理，并将处理后的定向输入模拟信号发送至双通道模数转换器；
第二放大与电平转换模块，用于接收中频回波模拟信号，并对所述中频回波模拟信号进行放大处理和电平转换处理，并将处理后的中频回波模拟信号发送至双通道模数转换器；
双通道模数转换器，用于接收并将所述处理后的定向输入模拟信号转换成发射样本数字信号，并发送至FPGA相干处理模块；还用于将所述处理后的中频回波模拟信号转换成中频回波数字信号，并发送至FPGA相干处理模块；
FPGA相干处理模块，用于对接收的所述发射样本数字信号和中频回波数字信号进行数字相干处理，生成相参I数字信号和相参Q数字信号，并根据接口电平转换模块发出的控制信号和同步脉冲信号以及系统时钟模块发出的系统时钟信号将相参I数字信号和相参Q数字信号分别进行发射时间对齐调整，并将调整后的相参I数字信号和相参Q数字信号分别发送至双通道数模转换器；还用于输出模数转换时钟同步信号对双通道模数转换器进行时钟同步；
系统时钟模块，用于向FPGA相干处理模块发送系统时钟信号；
接口电平转换模块，用于向FPGA相干处理模块发送同步脉冲信号和控制信号；
双通道数模转换器，用于将所述相参I数字信号和相参Q数字信号分别转换成相参I模拟信号和相参Q模拟信号，并将所述相参I模拟信号和相参Q模拟信号分别发送至第一放大器和第二放大器；
第一放大器，用于将所述相参I模拟信号进行放大并输出；
第二放大器，用于将所述相参Q模拟信号进行放大并输出；
电源变换模块，用于为第一放大与电平转换模块、第二放大与电平转换模块、双通道模数转换器、FPGA相干处理模块、接口电平转换模块、双通道数模转换器、第一放大器和第二放大器提供各自所需的不同工作电压；
所述FPGA相干处理模块包括零点漂移抑制单元，用于对发射样本数字信号和中频回波数字信号进行平均计算，并通过滤波平滑得到直流分量估值，并根据直流分量估值进行直流抑制；
数字鉴相单元，用于对输入的经直流抑制的发射样本数字信号和中频回波数字信号直接采样后通过数字混频正交变换提取基带信号,产生混频输出数字信号；
抽取滤波单元，用于对混频输出数字信号进行低通滤波；
数字鉴频单元，用于通过对相邻采样数据的相位差分进行发射样本数字信号的频率估算；
直接数字式频率合成单元，用于根据发射样本数字信号的频率估算产生自适应频率补偿所需要的数字本振信号；
数字混频单元，用于对抽取滤波后的混频输出数字信号和数字本振信号进行数字混频；
数字稳定单元，用于对经过数字混频单元处理的发射样本数字信号进行采样并存储，并通过对经过数字混频单元处理的中频回波数字信号连续采样并和经过数字混频单元处理的发射样本数字信号进行数字相关或卷积运算，使经过数字混频单元处理的中频回波数字信号的幅度和相位校正，并输出相参I数字信号和相参Q数字信号；
时序单元，用于接收同步脉冲信号,通过控制信号和系统时钟信号产生模数转换时钟同步信号。
2.根据权利要求1所述的一种雷达接收数字相干处理系统,其特征是:所述直接数字式频率合成单元的频率控制字通过数字鉴频单元获得。
3.根据权利要求1所述的一种雷达接收数字相干处理系统,其特征是:所述控制信号包括拨码开关信号和定相开关信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310024773.9A CN103105604B (zh) | 2013-01-23 | 2013-01-23 | 一种雷达接收数字相干处理系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310024773.9A CN103105604B (zh) | 2013-01-23 | 2013-01-23 | 一种雷达接收数字相干处理系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103105604A CN103105604A (zh) | 2013-05-15 |
| CN103105604B true CN103105604B (zh) | 2015-05-20 |
Family
ID=48313601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310024773.9A Active CN103105604B (zh) | 2013-01-23 | 2013-01-23 | 一种雷达接收数字相干处理系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103105604B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MY187762A (en) * | 2014-12-04 | 2021-10-19 | Iradar Sdn Bhd | Multi-band reconfigurable subsurface radar profiler system |
| CN110261830B (zh) * | 2019-06-26 | 2022-03-11 | 南京国睿安泰信科技股份有限公司 | 一种针对雷达回波模拟器的性能校准器 |
| CN111913154B (zh) * | 2020-08-14 | 2021-09-14 | 成都亘波雷达科技有限公司 | 磁控管雷达接收相参数字处理方法 |
| CN112068105B (zh) * | 2020-09-07 | 2023-09-08 | 浙江光珀智能科技有限公司 | 一种调频连续波激光雷达接收机信号频谱分析系统及方法 |
| RU2768249C1 (ru) * | 2021-04-26 | 2022-03-23 | Акционерное общество "Концерн "Созвездие" | Приемное устройство широкополосных сигналов |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN85100181A (zh) * | 1985-04-01 | 1986-01-10 | 清华大学 | 数字校正可编程数字动目标显示系统 |
| US6297764B1 (en) * | 1999-12-13 | 2001-10-02 | Harris Corporation | Radar receiver having matched filter processing |
| CN101510756A (zh) * | 2009-03-06 | 2009-08-19 | 山东大学 | 基于mimo实时测试平台的数字信号下变频处理系统 |
| CN102253373A (zh) * | 2011-05-06 | 2011-11-23 | 中国电子科技集团公司第三十八研究所 | 一种提高磁控管雷达改善因子的数字补相接收系统 |
| CN203084187U (zh) * | 2013-01-23 | 2013-07-24 | 武汉华博通讯有限公司 | 一种雷达接收数字相干处理系统 |
-
2013
- 2013-01-23 CN CN201310024773.9A patent/CN103105604B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN85100181A (zh) * | 1985-04-01 | 1986-01-10 | 清华大学 | 数字校正可编程数字动目标显示系统 |
| US6297764B1 (en) * | 1999-12-13 | 2001-10-02 | Harris Corporation | Radar receiver having matched filter processing |
| CN101510756A (zh) * | 2009-03-06 | 2009-08-19 | 山东大学 | 基于mimo实时测试平台的数字信号下变频处理系统 |
| CN102253373A (zh) * | 2011-05-06 | 2011-11-23 | 中国电子科技集团公司第三十八研究所 | 一种提高磁控管雷达改善因子的数字补相接收系统 |
| CN203084187U (zh) * | 2013-01-23 | 2013-07-24 | 武汉华博通讯有限公司 | 一种雷达接收数字相干处理系统 |
Non-Patent Citations (1)
| Title |
|---|
| 常规导航雷达实现中频相参的技术方法研究;丁友峰 等;《雷达与对抗》;20121231;第32卷(第4期);39-42 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103105604A (zh) | 2013-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103105604B (zh) | 一种雷达接收数字相干处理系统 | |
| JP2003243940A (ja) | 増幅器の入力におけるプリエンファシス設定時に比較される信号の準備方法および装置 | |
| CN203084187U (zh) | 一种雷达接收数字相干处理系统 | |
| CN101398481B (zh) | 数字化高精度动态检波器 | |
| JP2014515828A5 (zh) | ||
| CN104079310A (zh) | 基于软件无线电架构的超短波数传接收系统及其接收方法 | |
| CN108241143B (zh) | 基于Costas环的快速测频和跟踪输出装置的实现方法 | |
| CN102185636A (zh) | 利用线性调频信号调制解调声波的方法及系统 | |
| EP2707947B1 (en) | Time and amplitude alignment in envelope tracking amplification stage | |
| CN106101039B (zh) | 一种基于数据辅助精度可调的频偏估计方法 | |
| CN103308890B (zh) | 一种实现随机初相脉冲串相位同步的方法 | |
| CN103905015B (zh) | 一种高精度数字异步脉冲的无线低抖动传输方法 | |
| Fu et al. | Successive‐phase correction calibration method for modulated wideband converter system | |
| CN105071808B (zh) | 一种带加法权重校准的相位量化模数转换器电路 | |
| CN103457623A (zh) | 一种零中频直流对消的电路及方法 | |
| CN105471788A (zh) | 一种对dvbs2信号的低时延解译方法及装置 | |
| CN113132279A (zh) | 一种预失真处理方法、装置、设备和存储介质 | |
| CN115001913B (zh) | 一种基于数字辅助的全双工频域自干扰消除方法 | |
| CN114448455B (zh) | 一种基于Gardner算法的高速零中频IQ延时补偿系统 | |
| US20110299643A1 (en) | Timing Recovery Controller and Operation Method Thereof | |
| CN106685633B (zh) | 全数字移相微信号锁相检测方法及设备 | |
| Pardiñas-Mir et al. | TR-UWB detection and synchronization—using the time delayed sampling and correlation detection method | |
| CN105306080B (zh) | 一种x频段星载锁相接收机 | |
| CN210243826U (zh) | 一种雷达多通道信号预处理装置及其脉冲压缩单元 | |
| CN105490653A (zh) | 一种基于正交检波的快速数字自动增益控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |