CN103095251A - 数字滤波高速化的改进 - Google Patents

Abstract

本发明公开一种改进IIR滤波速度的方法。其特征在于：在现有的IIR滤波基础上，通过自行设计的滤波器，改善IIR滤波存在的不稳定性、相位延迟性的问题，同时改进嵌入式开发的滤波实现，以实现滤波的高速化。

Description

数字滤波高速化的改进

技术领域

本发明涉及IIR滤波高速化的改进的方法。

背景技术

经典数字滤波器按照单位取样响应h(n)的时域特性可分为无限冲激响应(IIR，Infinite Impulse Response)系统和有限冲激响应(FIR，Finite Impulse Response)系统。如果单位取样响应是时宽无限的h(n)，则称之为IIR系统；而如果单位取样响应是时宽有限的h(n)，则称之为FIR系统。

发明内容

发明目的：IIR滤波器系统函数的极点可以在单位圆内的任何位置，在相同的设计指标下，实现IIR滤波器的阶次较FIR滤波器的阶数低，效率高。由于IIR数字滤波器能够保留一些模拟滤波器的优良特性，因此应用很广。但是这些特性是以牺牲线性相位频率特性为代价的(其相位却是非线性的)。即用Butterworth、chelbchev和椭圆法设计的数字滤波器逼近理想的滤波器的幅度频率特性，得到的滤波器往往是非线性的。在许多电子系统中，对幅度频率特性和线性相位特性都有较高的要求，所以IIR滤波器在这些系统中往往难以胜任。所以如果可以改善IIR中非线性造成的相位问题以及稳定性问题，必然可以使得数字滤波更加高效，速度更快。

技术方案：在现有的IIR滤波基础上，改善IIR滤波存在的不稳定性、相位延迟性的问题，同时改进嵌入式开发的滤波实现，以实现滤波的高速化。

本发明与现有技术相比，现有的数字滤波技术普遍存在速度慢和时间延迟的问题，而本技术通过自行设计的滤波器，同时改善了IIR滤波器中存在的问题(可以在10ms中对8个测试通道进行无延迟的快速数字滤波，而一般的数字滤波时间在50ms以上)，保证原始数据采集的精度，使得数据分析更精确。

附图说明

图1为嵌入式系统中滤波实现的流程。

具体实施方式

下面对本发明技术方案进行详细说明，但是本发明的保护范围不局限于所述实施例。

实施例：

1.一般IIR滤波器的设计步骤为：

(1)确定数字滤波器的技术指标：通带截止频率ωp、通带衰减αp、阻带截止频率ωs、阻带衰减αs。

(2)将数字滤波器的技术指标转换成模拟滤波器的技术指标。

(3)按照模拟滤波器的技术指标设计模拟滤波器。

(4)将模拟滤波器Ha(s)，从s平面转换到z平面，得到数字滤波器系统函数H(z)。

$H\left(z\right)=\frac{\underset{i=0}{\overset{\∞}{\mathrm{\Σ}}}{b}^i{Z}^{-i}}{1+\underset{i=1}{\overset{\∂}{\mathrm{\Σ}}}{a}^i{Z}^{-i}}$

2.数字滤波器的技术指标：

我们通常用的数字滤波器一般属于选频滤波器。假设数字滤波器的传输函数H(ejω)用下式表示：

H(e^jω)＝|H(e^jω)e^jΩ(ω)

通带内和阻带内允许的衰减一般用dB数表示，通带内允许的最大衰减用αp表示，阻带内允许的最小衰减用αs表示，αp和αs分别定义为：

${\mathrm{\α}}_p=-201g\left|H\left(e^{j{\mathrm{\ω}}_p}\right)\right|\mathrm{dB}$

${\mathrm{\α}}_s=-201g\left|H\left(e^{j{\mathrm{\ω}}_s}\right)\right|\mathrm{dB}$

3.改进的方面：

(1)IIR不稳定性问题

从理论上说，可以用高阶IIR数字滤波器实现良好的滤波效果。但由于嵌入式系统本身有限字长和精度的因素，加上IIR滤波器在结构上存在反馈回路，是递归型的，再者高阶滤波器参数的动态范围很大。这样一来造成两个后果：结果溢出和误差增大，从而导致算法无法实现。解决此问题的有效方法是把高阶IIR数字滤波器简化成几个低阶滤波器来设计，即采用级联结构。因此系统函数为：

H(z)＝H1(z)H2(z)...Hn(z)

(2)IIR相位偏移的问题

相位偏移表现为较慢的上升时间和较高的过冲，因为高频成分没有和边沿同时到达，而是在边沿传送后才到达。

逆系统的滤波器可以认为是对数据逆向后的滤波器，在一次滤波在之前“较慢的上升时间和较高的过冲”的基础上反方向的再一次“较慢的上升时间和较高的过冲”，相互之间抵消对相位的影响，不影响幅度，可以改善系统相位延迟。

(3)嵌入式软件滤波的实现

程序流程如图1所示。采用间接寻址指向数据存储单元，主要指令为加法、乘法和循环实现。需注意的是要对乘法运算结果进行溢出保护。数据采集时要通过先将将输入数据保存在外部SRAM中，采样结束后再将要滤波的数据通再载入内部RAM中，从而提高处理速度。考虑到IIR数字滤波器的运算特点，某一时刻的输入数据参加一次运算后不再参与下次运算，只有各级滤波器输出结果需要参与多次运算，因此滤波结果和输入数据可以共用同一存储地址，从而节省存储空间。

灵活运用内存的读写；由于在内存的读写的时候，系统使用的时间相对于加减运算使用的时间多得多，在有递归的乘累加的时候，控制好循环，减少使用读写操作。特别是在有大量的计算的时候，控制内存的读写，速度会有非常明显的提高。

如上所述，尽管参照特定的优选实施例已经表示和表述了本发明，但其不得解释为对本发明自身的限制。在不脱离所附权利要求定义的本发明的精神和范围前提下，可对其在形式上和细节上作出各种变化。

Claims (2)

1.一种IIR滤波高速化的改进，通过提高IRR滤波的稳定性、改善相位偏移、以及嵌入式滤波实现，达到滤波高速化的目标。

2.根据权利要求1所述的IIR滤波高速化的改进的方法，其特征在于：

改善滤波的稳定性：IIR滤波结构是反馈回路，在高阶时，会造成溢出和误差增大，解决此问题的有效方法是把高阶IIR数字滤波器简化成几个低阶滤波器来设计，即采用级联结构，减少每一级计算的溢出可能和误差，最终提高IIR滤波的稳定性；

改善滤波的相位偏移：IIR滤波器都是最小相位，其中所有的零点和极点都在单位圆内，可以对所有的零点和极点求倒数，这样得到最小相位系统对应得逆系统，利用最小系统的逆系统滤波器，对IIR滤波之后的数据再次滤波，从而改善相位偏移；

嵌入式滤波实现：灵活运用内存的读写，由于在内存的读写的时候，系统使用的时间相对于加减运算使用的时间多得多，在有递归的乘累加的时候，控制好循环，减少使用读写操作，特别是在有大量的计算的时候，控制内存的读写，速度会有非常明显的提高。

Images