CN103077346A - 一种基于时钟频率检测的芯片抗攻击系统及方法 - Google Patents

Abstract

一种基于时钟频率检测的芯片抗攻击系统，包括依次电连接的频率采样电路、数据转换电路、比较器及监控器；所述频率采样电路，用于根据芯片时钟频率进行电压采样，并输出采样电压VI；所述数据转换电路，用于根据芯片时钟频率对频率采样电路的采样电压VI进行数据转换和均值计算，并输出均值电压信号VO；所述比较器，用于将所述输出的均值电压信号VO与基准电压VREF进行比较，并输出比较结果；监控器，用于根据比较结果判断芯片时钟频率是否发生异常，并在芯片时钟频率发生异常时发出报警信号。本发明技术方案，有效实现了对芯片时钟频率攻击的检测并及时进行报警。

Description

一种基于时钟频率检测的芯片抗攻击系统及方法

技术领域

本发明属于集成电路设计领域，特别涉及一种基于时钟频率检测的芯片抗攻击系统及方法。

背景技术

在信息的价值越来越被人们重视的情况下，信息安全已经成为了业界讨论的热点，安全芯片在信息社会的各个领域中应用广泛，其主要功能包括对用户关键数据的安全存储、加密、解密以及身份识别等。正因为安全芯片中数据的重要性，且随着攻击技术的不断发展，故障攻击成为获取安全芯片中数据的主要攻击手段之一。故障攻击指让芯片工作在非正常工作条件下，比如异常电压、温度、时钟频率及电磁环境等，这些非正常的工作条件可能诱导芯片发生错误的行为，让芯片内部的一些安全操作失效，导致芯片采取的安全措施被旁路，进而泄漏机密数据。

其中，针对芯片时钟频率的攻击是非物理攻击中最常见的一种攻击手段，然而针对该种类型的攻击目前尚还没有设计精确的芯片抗攻击系统去检测和应对该种类型的攻击。

发明内容

本发明旨在解决上述现有技术中存在的技术问题，提供一种基于时钟频率检测的芯片抗攻击系统，有效对芯片的时钟频率攻击进行检测并及时报警。

本发明的实施例提供一种基于时钟频率检测的芯片抗攻击系统，包括依次电连接的频率采样电路、数据转换电路、比较器及监控器；

所述频率采样电路，用于根据芯片时钟频率进行电压采样，并输出采样电压VI；

所述数据转换电路，用于根据芯片时钟频率对频率采样电路的采样电压VI进行数据转换和均值计算，并输出均值电压信号VO；

所述比较器，用于将所述输出的均值电压信号VO与基准电压VREF进行比较，并输出比较结果；

监控器，用于根据比较结果判断芯片时钟频率是否发生异常，并在芯片时钟频率发生异常时发出报警信号。

进一步地，所述频率采样电路包括电压源，M分频器，开关电容电路，第一电阻；

所述电压源与开关电容电路的输入端相连接，开关电容电路的输出端与第一电阻的一端相连接，第一电阻的另一端接地；

所述开关电容电路的输出端还通过一RC滤波电路与数据转换电路的输入端相连接；

所述芯片时钟频率经过M分频器分频后控制所述开关电容电路工作，并通过开关电容电路的输出端输出采样电压VI。

进一步地，所述开关电容电路包括第一可控开关、第二可控开关、第一电容及双相不交叠时钟电路，所述电压源、第一可控开关、第二可控开关及所述第一电阻的一端依次电连接，所述第一可控开关的两端并接所述第一电容，所述双向不交叠电路的输入端与M分频器的输出端电连接，双向不交叠电路的输出端分别与第一可控开关及第二可控开关的控制端电连接；

所述双向不交叠电路，用于根据M分频后的芯片时钟频率控制输出两个不交叠控制信号控制所述第一可控开关及第二可控开关交替导通。

进一步地，所述数据转换电路包括模数转换器，移位寄存器，加法器，除法器及数模转换器；

所述模数转换器、移位寄存器、加法器、除法器及数模转换器依次电连接；

所述模数转换器的输入端与所述开关电容电路的输出端相连接，用于根据芯片时钟频率对所述采样电压VI进行模数转换；

所述移位寄存器，用于根据芯片时钟频率对模数转换后的数据进行移位操作；

所述加法器，用于对M次移位后的数据进行累加计算；

所述除法器，用于根据分频后的芯片时钟频率对累加后的和数据进行除以M运算；

所述数模转换器，用于根据分频后的芯片时钟频率对除法器计算的数据进行数模转换，并输出均值电压信号VO。

进一步地，所述比较器的正向输入端与数模转换器的输出端相连接，用于接收所述均值电压信号VO，比较器的反向输入端用于加载基准电压VREF，比较器的输出端与监控器相连接，用于输出比较结果。

进一步地，所述RC滤波电路包括第二电阻及第二电容，所述第二电阻串接在所述模数转换器的输入端与所述开关电容电路的输出端之间，第二电阻与模数转换器相连接的一端还与第二电容的一端相连接，第二电容的另一端接地。

本发明还提供一种上述基于时钟频率检测的芯片抗攻击系统的工作方法包所述工作方法包括以下步骤：

控制将芯片时钟频率进行M分频，并根据芯片的时钟频率控制频率采样电路进行电压采样并输出采样电压

其中，VDD为采样电路内部的电压源电压，等效电阻

f_CLK为芯片的时钟频率，R1、C1为设定值；

根据芯片时钟频率控制数据转换电路对采样电压VI进行数据转换和均值计算，并输出均值电压信号VO；

比较器接收所述均值电压信号VO，并与输入的基准电压VREF进行比较，输出比较结果；

监控器接收所述比较结果，判断芯片时钟频率是否发生异常，并在异常时控制输出报警信号。

进一步地，所述根据芯片的时钟频率控制数据转换电路对采样电压VI进行数据转换和均值计算的具体方法包括，

在芯片时钟的每一个时钟周期，控制对所述采样电压VI进行模数转换一次；

在芯片时钟的每一个时钟周期，控制对所述模数转换后的数据进行一次移位操作；

控制对M次移位操作后的数据进行累加运算；

在芯片时钟的每一个M分频后的时钟周期，控制对累加运算后的数据进行除以M运算；

在芯片时钟的每一个M分频后的时钟周期，控制对除以M运算后的数据进行数模转换，并输出转后的均值电压VO。

优选地，比较器接收所述均值电压信号VO，并与输入的基准电压VREF进行比较，且

当VO≥VREF时，比较器输出高电平信号；

当VO＜VREF时，比较器输出低电平信号。

进一步地，监控器接收比较器输出的电平信号，并与预设电平信号进行比较，当监控器接收的电平信号与其预设电平信号不一致时，发出报警信号进行报警。

以上所述技术方案，整个时钟频率检测电路由频率采样电路、数据转换电路和比较器组成，通过频率采样电路的采样，数据转换电路的分析处理，通过将分析后的结果进行比较，根据比较结果对芯片的时钟频率进行监测，可及时发现系统时钟频率的异常，并向系统发出警告，有效实现了对芯片时钟频率攻击的检测并及时进行报警。

附图说明

图1是本发明一种基于时钟频率检测的芯片抗攻击系统电路结构示意图；

图2是本发明的芯片抗攻击系统电路种的各种信号示意图；

图3是本发明一种基于时钟频率检测的芯片抗攻击系统的工作流程图。

具体实施方式

为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

根据图1所示，本发明提供的一种基于时钟频率检测的芯片抗攻击系统的实施例包括依次电连接的频率采样电路10、数据转换电路20、比较器30及监控器40；

所述频率采样电路10，用于根据芯片时钟CLK的频率进行电压采样，并输出采样电压VI；

所述数据转换电路20，用于根据芯片时钟CLK的频率对频率采样电路的采样电压VI进行数据转换和均值计算，并输出均值电压信号VO；

所述比较器30，用于将所述输出的均值电压信号VO与基准电压VREF进行比较，并输出比较结果；

监控器40，用于根据比较结果判断芯片时钟CLK的频率是否发生异常，并在芯片时钟CLK的频率发生异常时发出报警信号。

进一步地，所述频率采样电路10包括一个自身带有的电压源VDD，M分频器12，开关电容电路11及第一电阻R1；

所述电压源VDD与开关电容电路11的输入端相连接，开关电容电路11的输出端与第一电阻R1的一端相连接，第一电阻R1的另一端接地；

所述开关电容电路11的输出端还与数据转换电路12的输入端相连接，用于向数据转换电路12发送采样电压VI；

所述芯片时钟CLK的频率经过M分频器12分频后控制所述开关电容电路11的工作，并通过开关电容电路11的输出端输出采样电压VI。

所述电压源VDD、开关电容电路11及第一电阻R1组成一个回路，在所述开关电容电路11与第一电阻R1相连接的一端，即开关电容电路11的输出端会产生一个电压信号，对该电压信号进行电压采样，输出采样电压VI，并发送给所述数据转换电路20。

优选地，本实施中所述的开关电容电路11包括第一可控开关S 1、第二可控开关S2、第一电容C1及双相不交叠时钟电路13，所述电压源VDD、第一可控开关S1、第二可控开关S2及所述第一电阻R1的一端依次电连接，所述第一可控开关S1的两端并接所述第一电容C1，所述双向不交叠时钟电路13的输入端与M分频器12的输出端电连接，双向不交叠时钟电路13的输出端分别与第一可控开关S1及第二可控开关S2的控制端电连接。

芯片时钟CLK，经过M分频器进行M分频生成分频后的时钟CLKDIVM，分频后的时钟CLKDIVM的频率为f_CLK/M，f_CLK为芯片时钟CLK的频率。将所述M分频后的频率输入所述双向不交叠电路13的信号输入端，在双向不交叠电路的输出端可输出两个控制信号Φ1、Φ2，这两个信号为双相不交叠时钟信号，控制第一可控开关S1及第二可控S2交替导通，控制信号Φ1、Φ2的频率与CLKDIVM的频率相同。

在上述频率采样电路10中，双相不交叠时钟电路13、第一可控开关S1、第二可控开关S2及第一电容C1组成的开关电容电路11的等效电阻为RCK，

$\mathrm{RCK}=\frac{M}{f_{\mathrm{CLK}}\·C1}---\left(1\right)$

RCK随芯片时钟CLK频率的变化而变化，芯片时钟CLK频率f_CLK增大，RCK减小；芯片时钟CLK频率f_CLK减小，RCK增大。因此RCK与第一电阻R1对电压源VDD的分压取样电压VI也将随芯片时钟CLK频率f_CLK的变化而变化，芯片时钟CLK频率f_CLK增大，取样电压VI增大；芯片时钟CLK频率f_CLK减小，取样电压VI减小。由于开关电容电路11的等效电阻为一个芯片时钟周期内的平均电阻，所以采样电压VI的值在一个CLKDIVM的时钟周期内是波动的。

进一步地，所述数据转换电路20包括模数转换器21，移位寄存器22，加法器，除法器23及数模转换器24；

所述模数转换器21、移位寄存器22、加法器、除法器23及数模转换器24依次电连接；

所述模数转换器21的输入端与所述开关电容电路11的输出端相连接，用于根据芯片时钟CLK的频率对所述采样电压VI进行模数转换；

所述移位寄存器22，用于根据芯片时钟CLK的频率对模数转换后的数据进行移位操作；

所述加法器，用于对M次移位后的数据进行累加计算；

所述除法器23，用于根据分频后的时钟CLKDIVM的频率对累加后的和数据进行除以M运算；

所述数模转换器24，用于根据分频后的时钟CLKDIVM的频率对除法器计算的数据进行数模转换，并输出所述均值电压信号VO。

所述模数转换器21与M分频器12的输出端相连接，因此所述数模转换器21的采样频率为芯片时钟CLK的频率，即每个芯片时钟CLK的周期控制模数转换器21进行一次转换，在一个分频后的时钟CLKDIVM周期内对采样电压VI进行M次转换，M值越大，在一个分频后的时钟CLKDIVM周期内对VI的电压的转换值就越多，数据转换电路20输出的均值电压信号VO就越接近与输入电压VI的平均值，滤波性能越好。这里所述的每个芯片时钟CLK的周期控制模数转换器21进行一次转换，可以设定在每个芯片时钟CLK的上升沿进行转换，也可以设定在每个芯片时钟CLK的下降沿进行转换。

在数据转换电路20中，进一步地，所述模数转换器21在每一个芯片时钟CLK的时钟周期对电压VI进行一次模数转换，转换后的数据发送给所述移位寄存器22。同样，结合图1所示，移位寄存器22在每一个芯片时钟CLK的时钟周期控制对模数转换器21转换的数据进行一次移位操作，一个CLKDIVM时钟周期内共做M次移位操作，当在M个芯片时钟的控制下进行M次移位操作结束后，控制将移位寄存器复位，等待下一个芯片时钟CLK的时钟触发，进行下一个M次移位操作。这里可以设定在时钟的上升沿或者下降沿时控制所述移位寄存器22进行工作。

所述加法器，对移位寄存器中的M个移位后的数据进行累加运算，加法器的工作不受芯片时钟的控制并将计算的累加和发送给所述除法器23。除法器23对M个移位操作后的数据的累加和进行除以M运算，得到一个表示采样电压VI平均值的二进制数，这里所述的除法器在每一个CLKDIVM时钟周期工作一次，即在时钟CLKDIVM的每一个时钟的上升沿或者下降沿控制所述除法器23对加法器的累加和进行除以M的运算。所述数模转换器24在每一个CLKDIVM时钟周期对除法器24输出的二进制数进行一次数模转换，得到一个模拟均值电压信号VO，该均值电压信号VO的大小即为频率采样电路输出采样电压VI的平均值。

所述比较器30对经数据转换电路20处理后的均值电压信号VO与基准电压VREF进行比较，并输出比较结果。具体为，所述比较器30的正向输入端与数模转换器24的输出端相连接，用于接收所述均值电压信号VO，比较器30的反向输入端用于加载基准电压VREF，比较器30的输出端与监控器40相连接，用于输出比较结果。本实施中，优选地，当VO≥VREF时，比较器30输出高电平信号；当VO＜VREF时，比较器30输出低电平信号。

监控器40接收比较器30输出的电平信号，并与预设电平信号进行比较，当监控器40接收的电平信号与其预设电平信号不一致时，发出报警信号进行报警。

如图2所示，示出了本发明上述优选实施例中的各种信号，CLK为芯片的时钟信号，其频率为f_CLK；CLKDIVM为芯片的时钟信号经过M分频后的时钟信号；VREF为基准电压，VI为采样电压，VO为采样电压的均值电压信号；OUT为比较器30的输出电平信号，从图中可以得知，由于时钟采样的滞后性，当芯片时钟CLK的频率发生变化之后的一个周期时间，芯片抗攻击系统才能检测到芯片时钟频率的改变。

如图3所示，本发明还提供一种上述基于时钟频率检测的芯片抗攻击系统的工作方法，所述工作方法包括以下步骤：

步骤一，控制将芯片时钟频率进行M分频，并根据芯片的时钟频率控制频率采样电路进行电压采样并输出采样电压其中，VDD为采样电路内部的电压源电压，等效电阻

f_CLK为芯片的时钟频率，R1、C1为设定值；根据本发明中基于时钟频率检测的芯片抗攻击系统的上述实施例可知，在频率采样电路10中，双相不交叠时钟电路13、第一可控开关S1、第二可控开关S2及第一电容C1组成的开关电容电路11的等效电阻为RCK，C1为电路中第一电容的电容值，本发明中的第一电容C1的值是固定的，考虑到第一电容C1是可以更换的，因此不同实施例中第一电容C1的值是不同的。

根据上述的频率采样电路10的工作原理可以得知，所述数据转换电路20所接收的采样电压

步骤二，根据芯片时钟频率控制数据转换电路20对采样电压VI进行数据转换和均值计算，并输出均值电压信号VO。

结合图1可以得知，数据转换电路20中，所述模数转换器21是根据芯片时钟CLK的频率工作，即在芯片时钟CLK的每一个时钟周期，控制对所述采样电压VI进行模数转换一次，并将模数转换后的数据发送给所述移位寄存器22。

移位寄存器22接收到所述模数转换器21的数据后，在芯片时钟CLK的每一个时钟周期，控制对所述模数转换后的数据进行一次移位操作，由于分频后的时钟CLKDIVM的频率为f_CLK/M，因此在时钟CLKDIVM的一个周期内可对所述模数转换后的数据进行M次移位操作，控制对M次移位操作后的数据进行累加运算。

在芯片时钟的每一个M分频后的时钟周期内刚好对M次移位操作后的数据进行累加运算，因此在芯片时钟的每一个M分频后的时钟周期，控制对累加运算后的数据进行除以M运算，得到一个表示VI电压平均值的二进制数。

在芯片时钟的每一个M分频后的时钟周期，控制对除以M运算后的二进制数据进行数模转换，并输出转后的VI的均值电压VO。该均值电压VO发送到所述比较器30的正向输入端。

步骤三，比较器30接收所述均值电压信号VO，并与输入的基准电压VREF进行比较，输出比较结果；优选地，本实施例中，当VO≥VREF时，比较器30输出高电平信号；当VO＜VREF时，比较器30输出低电平信号。当然，不同的是实例中也可以采用以下方案，当VO≥VREF时，比较器30输出低电平信号；当VO＜VREF时，比较器30输出高电平信号。

步骤四，监控器40接收所述比较结果，判断芯片时钟频率是否发生异常，并在异常时控制输出报警信号。监控器40接收比较器30输出的电平信号，并与预设电平信号进行比较，当监控器40接收的电平信号与其预设电平信号不一致时，发出报警信号进行报警。例如，当芯片时钟频率正常时，监控器接收的电平信号为低电平信号，如果芯片时钟频率被攻击发生异常，导致均值电压信号VO在基准电压VREF的上下波动，此时监控器40接收到的信号就成为高低电平交替信号，表明芯片时钟频率发生变化，此时监控器40发出报警信号进行报警。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于时钟频率检测的芯片抗攻击系统，其特征在于：包括依次电连接的频率采样电路、数据转换电路、比较器及监控器；

所述频率采样电路，用于根据芯片时钟频率进行电压采样，并输出采样电压VI；

所述数据转换电路，用于根据芯片时钟频率对频率采样电路的采样电压VI进行数据转换和均值计算，并输出均值电压信号VO；

所述比较器，用于将所述输出的均值电压信号VO与基准电压VREF进行比较，并输出比较结果；

监控器，用于根据比较结果判断芯片时钟频率是否发生异常，并在芯片时钟频率发生异常时发出报警信号。

2.根据权利要求1所述的基于时钟频率检测的芯片抗攻击系统，其特征在于：所述频率采样电路包括电压源，M分频器，开关电容电路，第一电阻；

所述电压源与开关电容电路的输入端相连接，开关电容电路的输出端与第一电阻的一端相连接，第一电阻的另一端接地；

所述开关电容电路的输出端还通过一RC滤波电路与数据转换电路的输入端相连接；

所述芯片时钟频率经过M分频器分频后控制所述开关电容电路工作，并通过开关电容电路的输出端输出采样电压VI。

3.根据权利要求2所述的基于时钟频率检测的芯片抗攻击系统，其特征在于：所述开关电容电路包括第一可控开关、第二可控开关、第一电容及双相不交叠时钟电路，所述电压源、第一可控开关、第二可控开关及所述第一电阻的一端依次电连接，所述第一可控开关的两端并接所述第一电容，所述双向不交叠电路的输入端与M分频器的输出端电连接，双向不交叠电路的输出端分别与第一可控开关及第二可控开关的控制端电连接；

所述双向不交叠电路，用于根据M分频后的芯片时钟频率控制输出两个不交叠控制信号控制所述第一可控开关及第二可控开关交替导通。

4.根据权利要求3所述的基于时钟频率检测的芯片抗攻击系统，其特征在于：所述数据转换电路包括模数转换器，移位寄存器，加法器，除法器及数模转换器；

所述模数转换器、移位寄存器、加法器、除法器及数模转换器依次电连接；

所述模数转换器的输入端与所述开关电容电路的输出端相连接，用于根据芯片时钟频率对所述采样电压VI进行模数转换；

所述移位寄存器，用于根据芯片时钟频率对模数转换后的数据进行移位操作；

所述加法器，用于对M次移位后的数据进行累加计算；

所述除法器，用于根据分频后的芯片时钟频率对累加后的和数据进行除以M运算；

所述数模转换器，用于根据分频后的芯片时钟频率对除法器计算的数据进行数模转换，并输出均值电压信号VO。

5.根据权利要求4所述的基于时钟频率检测的芯片抗攻击系统，其特征在于：所述比较器的正向输入端与数模转换器的输出端相连接，用于接收所述均值电压信号VO，比较器的反向输入端用于加载基准电压VREF，比较器的输出端与监控器相连接，用于输出比较结果。

6.根据权利要求5所述的基于时钟频率检测的芯片抗攻击系统，其特征在于：所述RC滤波电路包括第二电阻及第二电容，所述第二电阻串接在所述模数转换器的输入端与所述开关电容电路的输出端之间，第二电阻与模数转换器相连接的一端还与第二电容的一端相连接，第二电容的另一端接地。

7.一种基于时钟频率检测的芯片抗攻击系统的工作方法，其特征在于：所述芯片抗攻击系统包括依次电连接的频率采样电路、数据转换电路、比较器及监控器，所述工作方法包括以下步骤：

控制将芯片时钟频率进行M分频，并根据芯片的时钟频率控制频率采样电路进行电压采样并输出采样电压其中，VDD为采样电路内部的电压源电压，等效电阻

f_CLK为芯片的时钟频率，R1、C1为设定值；

根据芯片时钟频率控制数据转换电路对采样电压VI进行数据转换和均值计算，并输出均值电压信号VO；

比较器接收所述均值电压信号VO，并与输入的基准电压VREF进行比较，输出比较结果；

监控器接收所述比较结果，判断芯片时钟频率是否发生异常，并在异常时控制输出报警信号。

8.根据权利要求7所述的基于时钟频率检测的芯片抗攻击系统的工作方法，其特征在于：所述根据芯片的时钟频率控制数据转换电路对采样电压VI进行数据转换和均值计算的具体方法包括，

在芯片的每一个时钟周期，控制对所述采样电压VI进行模数转换一次；

在芯片的每一个时钟周期，控制对所述模数转换后的数据进行一次移位操作；

控制对M次移位操作后的数据进行累加运算；

在芯片时钟的每一个M分频后的时钟周期，控制对累加运算后的数据进行除以M运算；

在芯片时钟的每一个M分频后的时钟周期，控制对除以M运算后的数据进行数模转换，并输出转后的均值电压VO。

9.根据权利要求8所述的基于时钟频率检测的芯片抗攻击系统的工作方法，其特征在于：

比较器接收所述均值电压信号VO，并与输入的基准电压VREF进行比较，且

当VO≥VREF时，比较器输出高电平信号；

当VO＜VREF时，比较器输出低电平信号。

10.根据权利要求9所述的基于时钟频率检测的芯片抗攻击系统的工作方法，其特征在于：

监控器接收比较器输出的电平信号，并与预设电平信号进行比较，当监控器接收的电平信号与其预设电平信号不一致时，发出报警信号进行报警。

Images