CN103067709A - 用于视频压缩运动估计中的高速缓存结构 - Google Patents
用于视频压缩运动估计中的高速缓存结构 Download PDFInfo
- Publication number
- CN103067709A CN103067709A CN2012105765320A CN201210576532A CN103067709A CN 103067709 A CN103067709 A CN 103067709A CN 2012105765320 A CN2012105765320 A CN 2012105765320A CN 201210576532 A CN201210576532 A CN 201210576532A CN 103067709 A CN103067709 A CN 103067709A
- Authority
- CN
- China
- Prior art keywords
- data
- cache memory
- unit
- video compression
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开了一种用于视频压缩运动估计中的高速缓存结构,包括与运动估计硬件模块数据连接的高速缓冲存储器,所述高速缓冲存储器数据连接有外部数据存储单元;在进行视频压缩运动估计时,将当前用到的数据暂时存放在高速缓冲存储器内,需要重复使用这些数据时,只需要从高速缓冲存储器内读取数据即可,而无需去外部数据存储单元读取数据,缩短了读取数据的时间,加快了运算估计的速度;如果需要的数据在高速缓冲存储器内查询不到,则需要到外部数据存储单元查询读取数据,然后将该数据存储到高速缓冲存储器权重最小的单元内,以便后面使用到该数据时,能够快速读取到数据。
Description
技术领域
本发明涉及一种数字视频编解码技术领域,尤其涉及一种视频压缩技术领域使用的一种缓存结构。
背景技术
H.264是新一代的视频压缩标准,它大幅度提高了编码效率和图像质量,但增加了运算复杂度,运动估计、帧内预测、变换/量化等需要大量运算,尤其是运动估计模块的运算量占整个编码器运算量的80%以上,成为编码速度提高的瓶颈,因此必须在算法实现中对其优化。运动估计由整像素运动估计和分数像素运动估计两部分组成,其中整像素部分的运算量约占整个运动估计的90%。
在帧间编码过程中,由于使用了可变块运动估计、多参考帧运动补偿和拉格朗日率失真优化等新的编码技术,使得运动估计过程占用了整个编码器大部分的编码运算时间。整数像素运动估计模块主要完成粗精度的帧间匹配搜索,分数像素运动估计模块在整数像素运动估计的基础上,再对宏块分割进行率失真优化控制下的1/2 像素和 1/4 像素精度匹配搜索,最终得到宏块的编码模式和运动矢量。对于1080P高清视频,一帧要处理8160个宏块,分数像素运动估计模块的设计,对整个编码器的实时编码性能至关重要。
进行色度运动估计时,在对当前块进行预测时需用到周边的左侧像素块和上侧像素块,而这些像素块在前面的运动估计中已经被读取并使用过,如果每次使用这些像素块数据时,都需要到外部存储器RAM中读取,由于外部RAM的读取速度相对处理器要慢很多,多次重复读取RAM内的数据会占用大量的时间,使处理器处于空闲等待状态,严重影响编码效率。
发明内容
本发明所要解决的技术问题是提供一种读取数据速度快、编码效率高的用于视频压缩运动估计中的高速缓存结构。
为解决上述技术问题,本发明的技术方案是:用于视频压缩运动估计中的高速缓存结构,包括与运动估计硬件模块数据连接的高速缓冲存储器,所述高速缓冲存储器数据连接有外部数据存储单元。
作为一种优选的技术方案,所述高速缓冲存储器包括缓冲寄存器BUFFER和TLB模块,所述TLB模块内存放着要存取图像像素的坐标数据,所述BUFFER内存放着与所述TLB模块内的图像像素的坐标数据一一对应的像素块的像素值,所述高速缓冲存储器还包括读写控制单元。
作为一种优选的技术方案,所述TLB模块由8×16个单元组成,每个单元存放着要存取图像像素的坐标数据。
作为一种优选的技术方案,所述TLB模块的8×16个单元中每8个单元组成一个slice。
作为一种优选的技术方案,所述BUFFER包括128个缓冲寄存单元,所述BUFFER的缓冲寄存单元数目与所述TLB模块的单元数目相同。
作为一种优选的技术方案,所述读写控制单元包括查询高速缓冲存储器内数据的查询控制模块、从高速缓冲存储器内读取数据的读控制模块以及向高速缓冲存储器内写入数据的写控制模块。
由于采用了上述技术方案,用于视频压缩运动估计中的高速缓存结构,包括与运动估计硬件模块数据连接的高速缓冲存储器,所述高速缓冲存储器数据连接有外部数据存储单元;在进行视频压缩运动估计时,将当前用到的数据暂时存放在高速缓冲存储器内,需要重复使用这些数据时,只需要从高速缓冲存储器内读取数据即可,而无需去外部数据存储单元读取数据,缩短了读取数据的时间,加快了运算估计的速度;如果需要的数据在高速缓冲存储器内查询不到,则需要到外部数据存储单元查询读取数据,然后将该数据存储到高速缓冲存储器权重最小的单元内,以便后面使用到该数据时,能够快速读取到数据。
附图说明
图1是本发明在运动估计电路中的结构位置;
图2是本发明高速缓冲存储器的结构框图;
图3是本发明TLB模块的内部结构图;
图4是本发明高速缓冲存储器的工作流程图;
具体实施方式
下面结合附图和实施例,进一步阐述本发明。在下面的详细描述中,只通过说明的方式描述了本发明的某些示范性实施例。毋庸置疑,本领域的普通技术人员可以认识到,在不偏离本发明的精神和范围的情况下,可以用各种不同的方式对所描述的实施例进行修正。因此,附图和描述在本质上是说明性的,而不是用于限制权利要求的保护范围。
如图1、图2和图3所示,用于视频压缩运动估计中的高速缓存结构,包括与运动估计硬件模块数据连接的高速缓冲存储器,所述高速缓冲存储器包括缓冲寄存器BUFFER和TLB模块,所述TLB模块内存放着要存取图像像素的坐标数据,所述BUFFER内存放着与所述TLB模块内的图像像素的坐标数据一一对应的像素块的像素值;所述TLB模块由8×16个单元组成,每个单元存放着要存取图像像素的坐标数据,所述TLB模块的8×16个单元中每8个单元组成一个slice;所述BUFFER包括128个缓冲寄存单元,所述BUFFER的缓冲寄存单元数目与所述TLB模块的单元数目相同;
所述高速缓冲存储器还包括读写控制单元,所述读写控制单元包括查询高速缓冲存储器内数据的查询控制模块、从高速缓冲存储器内读取数据的读控制模块以及向高速缓冲存储器内写入数据的写控制模块;所述查询控制模块实现搜索高速缓冲存储器中的坐标的功能;所述读控制模块实现从高速缓冲存储器中直接读取数据给色度运动估计电路的功能;所述写控制模块实现将外部对应的数据块读入存进高速缓冲存储器中的功能。
所述高速缓冲存储器数据连接有外部数据存储单元,所述外部数据存储单元为可读写数据存储器RAM。
如图1所示是本发明在运动估计电路中的结构位置,在运动估计过程中,需要使用的数据首先在高速缓冲存储器中查找,高速缓冲存储器与外部数据存储器RAM连接,高速缓冲存储器中有的数据直接读取,没有的数据从RAM中读取并存储,以供后面的计算使用。
图2是本发明高速缓冲存储器的结构框图,本高速缓冲存储器由TLB模块和一个深度为128的BUFFER组成,TLB模块中存储的是存取图像像素的坐标位置,BUFFER中是对应位置的像素值。
图3是本发明TLB模块的内部结构图,TLB模块由8×16个单元组成,每8个单元组成一个slice。
图4是本发明高速缓冲存储器的工作流程图。当外部色度运动估计电路需要读取数据时,将色度4×4像素块在图像中的坐标值发送给高速缓冲存储器,高速缓冲存储器搜索高速缓冲存储器中的坐标,如果命中,将从高速缓冲存储器中直接读取数据给色度运动估计电路,并且将该数据的权重增加一。若未命中,则首先提示未命中,然后在高速缓冲存储器中搜索到权重最低的数据块,将外部对应的数据块读入存进高速缓冲存储器中,并将该数据块权重增一,再将该数据块从高速缓冲存储器中输出到色度运动估计电路。
Claims (6)
1.用于视频压缩运动估计中的高速缓存结构,其特征在于:包括与运动估计硬件模块数据连接的高速缓冲存储器,所述高速缓冲存储器数据连接有外部数据存储单元。
2.如权利要求1所述的用于视频压缩运动估计中的高速缓存结构,其特征在于:所述高速缓冲存储器包括缓冲寄存器BUFFER和TLB模块,所述TLB模块内存放着要存取图像像素的坐标数据,所述BUFFER内存放着与所述TLB模块内的图像像素的坐标数据一一对应的像素块的像素值,所述高速缓冲存储器还包括读写控制单元。
3.如权利要求2所述的用于视频压缩运动估计中的高速缓存结构,其特征在于:所述TLB模块由8×16个单元组成,每个单元存放着要存取图像像素的坐标数据。
4.如权利要求3所述的用于视频压缩运动估计中的高速缓存结构,其特征在于:所述TLB模块的8×16个单元中每8个单元组成一个slice。
5.如权利要求2所述的用于视频压缩运动估计中的高速缓存结构,其特征在于:所述BUFFER包括128个缓冲寄存单元,所述BUFFER的缓冲寄存单元数目与所述TLB模块的单元数目相同。
6.如权利要求2至5任一权利要求所述的用于视频压缩运动估计中的高速缓存结构,其特征在于:所述读写控制单元包括查询高速缓冲存储器内数据的查询控制模块、从高速缓冲存储器内读取数据的读控制模块以及向高速缓冲存储器内写入数据的写控制模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012105765320A CN103067709A (zh) | 2011-12-30 | 2012-12-25 | 用于视频压缩运动估计中的高速缓存结构 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110460142.2 | 2011-12-30 | ||
CN201110460142 | 2011-12-30 | ||
CN2012105765320A CN103067709A (zh) | 2011-12-30 | 2012-12-25 | 用于视频压缩运动估计中的高速缓存结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103067709A true CN103067709A (zh) | 2013-04-24 |
Family
ID=48110148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012105765320A Pending CN103067709A (zh) | 2011-12-30 | 2012-12-25 | 用于视频压缩运动估计中的高速缓存结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103067709A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106940875A (zh) * | 2017-02-10 | 2017-07-11 | 杭州朔天科技有限公司 | 灰度图像背景处理建表方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1589030A (zh) * | 2004-07-29 | 2005-03-02 | 中芯联合(北京)微电子有限公司 | 运动估计的超大规模集成电路体系结构及数据缓存的方法 |
JP2007020141A (ja) * | 2005-06-08 | 2007-01-25 | Matsushita Electric Ind Co Ltd | 画像符号化装置 |
CN101951521A (zh) * | 2010-10-30 | 2011-01-19 | 上海交通大学 | 针对扩展可变块的视频图像运动估计方法 |
-
2012
- 2012-12-25 CN CN2012105765320A patent/CN103067709A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1589030A (zh) * | 2004-07-29 | 2005-03-02 | 中芯联合(北京)微电子有限公司 | 运动估计的超大规模集成电路体系结构及数据缓存的方法 |
JP2007020141A (ja) * | 2005-06-08 | 2007-01-25 | Matsushita Electric Ind Co Ltd | 画像符号化装置 |
CN101951521A (zh) * | 2010-10-30 | 2011-01-19 | 上海交通大学 | 针对扩展可变块的视频图像运动估计方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106940875A (zh) * | 2017-02-10 | 2017-07-11 | 杭州朔天科技有限公司 | 灰度图像背景处理建表方法 |
CN106940875B (zh) * | 2017-02-10 | 2020-07-24 | 杭州朔天科技有限公司 | 灰度图像背景处理建表方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107347159B (zh) | 一种对视频位流进行编解码的方法、设备 | |
CN105191309B (zh) | 用于下一代视频编码的内容自适应预测距离分析器和分层运动估计系统 | |
US10819995B2 (en) | Method of storing decoded video data, method of computing motion vector data and computer device | |
US10542276B2 (en) | Data caching method and apparatus for video decoder | |
US20190026857A1 (en) | Upscaling Lower Resolution Image Data for Processing | |
JP6263538B2 (ja) | マルチメディアデータ処理のための方法及びシステム | |
US10448036B2 (en) | Motion compensation matching for video coding | |
WO2012122209A2 (en) | Caching method and system for video coding | |
WO2014111059A1 (en) | Method and apparatus using software engine and hardware engine collaborated with each other to achieve hybrid video encoding | |
US8565312B2 (en) | Image processing method and image information coding apparatus using the same | |
CN101222638B (zh) | 多视视频编解码方法及装置 | |
CN101163244A (zh) | 视频解码器运动补偿过程中的像素缓存方法及系统 | |
TW201635797A (zh) | Hevc編碼最佳參考圖框的選擇方法、裝置及編碼器 | |
Radicke et al. | Bi-predictive motion estimation for HEVC on a graphics processing unit (GPU) | |
Song et al. | VR-DANN: Real-time video recognition via decoder-assisted neural network acceleration | |
US9363524B2 (en) | Method and apparatus for motion compensation reference data caching | |
CN103067709A (zh) | 用于视频压缩运动估计中的高速缓存结构 | |
US20170272775A1 (en) | Optimization of interframe prediction algorithms based on heterogeneous computing | |
Zhou et al. | A hybrid cache architecture with 2D-based prefetching scheme for image and video processing | |
CN101304520A (zh) | 影像解码系统及其运动补偿的自适性快取方法 | |
CN103327340A (zh) | 一种整数搜索方法及装置 | |
US20080069220A1 (en) | Method for storing interpolation data | |
Song et al. | E2sr: an end-to-end video codec assisted system for super resolution acceleration | |
Chen et al. | Block-pipelining cache for motion compensation in high definition H. 264/AVC video decoder | |
US10129543B2 (en) | Image compressing device and image compressing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130424 |
|
RJ01 | Rejection of invention patent application after publication |