CN103050430B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103050430B
CN103050430B CN201110311343.6A CN201110311343A CN103050430B CN 103050430 B CN103050430 B CN 103050430B CN 201110311343 A CN201110311343 A CN 201110311343A CN 103050430 B CN103050430 B CN 103050430B
Authority
CN
China
Prior art keywords
semiconductor device
device region
stress district
substrate
introduced stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110311343.6A
Other languages
English (en)
Other versions
CN103050430A (zh
Inventor
梁擎擎
殷华湘
钟汇才
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201110311343.6A priority Critical patent/CN103050430B/zh
Priority to PCT/CN2011/001999 priority patent/WO2013053084A1/zh
Priority to US13/578,598 priority patent/US8846488B2/en
Publication of CN103050430A publication Critical patent/CN103050430A/zh
Application granted granted Critical
Publication of CN103050430B publication Critical patent/CN103050430B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7847—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate using a memorization technique, e.g. re-crystallization under strain, bonding on a substrate having a thermal expansion coefficient different from the one of the region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种半导体器件以及这种半导体器件的制造方法。根据本发明实施例的半导体器件可以包括：衬底；位于所述衬底上的器件区；以及通过隔离结构与所述器件区分开的至少一个应力引入区，在所述至少一个应力引入区的至少一部分中引入了应力，其中，在所述至少一个应力引入区的至少一部分中引入的应力是通过利用激光照射包括在所述至少一个应力引入区中的非晶化的部分而使该非晶化的部分再结晶而产生的。根据本发明实施例的半导体器件以更为简单的方式产生了应力并由此改善了器件性能。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件。本发明还涉及这种半导体器件的制造方法。
背景技术
随着半导体集成电路的发展，对于半导体器件的性能、特别是器件的速度提出了更高的要求。为了改善半导体器件的性能，已经提出了在半导体器件中、比如晶体管的沟道中引入机械应力的技术。这些引入应力的技术包括在顶部使用应力衬层(liner)以及在源/漏区中嵌入半导体。
然而，这些引入应力的技术增加了半导体器件制造工艺的复杂度，同时由于工艺限制而不能应用于各种集成电路中。
发明内容
本发明的其中一个目的是克服以上缺点中的至少一些，并提供一种改进的半导体器件及其制造方法。
根据本发明的一个方面，提供了一种制造半导体器件的方法，包括：提供衬底；在所述衬底上形成器件区并且形成与所述器件区分开的至少一个应力引入区；在所述器件区和所述至少一个应力引入区之间形成隔离结构；使所述至少一个应力引入区的至少一部分非晶化；以及利用激光照射所述至少一个应力引入区的非晶化的部分而使该非晶化的部分再结晶，从而在所述至少一个应力引入区中引入应力。
在所述的制造半导体器件的方法中，使至少一个应力引入区的至少一部分非晶化并且利用激光照射所述至少一个应力引入区的非晶化的部分而使该非晶化的部分再结晶，从而在所述至少一个应力引入区中引入应力。换言之，本发明提出了一种利用激光进行选择性再结晶而产生应力的技术。与现有技术相比，这种技术更为简单，且可以广泛应用于各种集成电路的制造中。
根据本发明的一个实施例，衬底可以为半导体衬底，并且，在衬底上形成器件区并且形成与器件区分开的至少一个应力引入区可以包括：使所述半导体衬底的上部的至少一部分图案化，从而形成器件区和与器件区分开的至少一个应力引入区。
根据本发明的另一个实施例，在衬底上形成器件区并且形成与器件区分开的至少一个应力引入区可以包括：在衬底上形成半导体层；以及，使所述半导体层的至少一部分图案化，从而形成所述器件区和与所述器件区分开的至少一个应力引入区。
根据本发明的又一个实施例，在器件区和至少一个应力引入区之间形成隔离结构可以包括：利用电介质填充所述器件区和所述至少一个应力引入区之间的间隔。
根据本发明的又一个实施例，可以通过将离子选择性注入到至少一个应力引入区的至少一部分而使所述至少一个应力引入区的所述至少一部分非晶化。
根据本发明的又一个实施例，可以在使至少一个应力引入区的至少一部分非晶化的步骤之前，形成至少覆盖器件区的盖层。所述盖层例如可以包括能够反射激光的金属层。所述盖层例如还可以包括位于金属层之下的缓冲层。
根据本发明的又一个实施例，可以在衬底上形成器件区之后，在所述器件区中形成半导体器件结构。
根据本发明的又一个实施例，可以在器件区和至少一个应力引入区之间形成隔离结构之后，在所述器件区中形成半导体器件结构。
根据本发明的又一个实施例，还可以在使至少一个应力引入区的非晶化的部分再结晶从而在所述至少一个应力引入区中引入应力之后，去除盖层。在去除盖层之后，可以在器件区中形成半导体器件结构。
根据本发明的另一个方面，提供了一种半导体器件，包括：衬底；位于所述衬底上的器件区；以及通过隔离结构与所述器件区分开的至少一个应力引入区，在所述至少一个应力引入区的至少一部分中引入了应力，其中，在所述至少一个应力引入区的至少一部分中引入的应力是通过利用激光照射包括在所述至少一个应力引入区中的非晶化的部分而使该非晶化的部分再结晶而产生的。
根据本发明的一个实施例，衬底可以为半导体衬底，并且器件区和至少一个应力引入区可以形成在该半导体衬底的上部中。
根据本发明的另一个实施例，半导体器件还可以包括形成在衬底上的半导体层，器件区和至少一个应力引入区形成在该半导体层中。
根据本发明的又一个实施例，隔离结构可以包括填充在器件区和至少一个应力引入区之间的间隔中的电介质。
根据本发明的又一个实施例，器件区可以包括形成在其中的半导体器件结构。
附图说明
本发明的这些和其它目的、特征和优点将会从结合附图对于本发明示例性实施例的以下详细描述中变得更为清楚明了。在附图中：
图1示出了根据本发明的示例性实施例制造半导体器件的方法的第一步骤，在该步骤中提供了衬底。
图2A和2B示出了根据本发明的示例性实施例制造半导体器件的方法的第二步骤，在该步骤中，在衬底上形成器件区并且形成与器件区分开的至少一个应力引入区。
图3示出了根据本发明的示例性实施例制造半导体器件的方法的第三步骤，在该步骤中，在器件区和至少一个应力引入区之间形成隔离结构。
图4示出了根据本发明的示例性实施例制造半导体器件的方法的可选的第四步骤，在该步骤中，形成至少覆盖器件区的盖层。
图5示出了根据本发明的示例性实施例制造半导体器件的方法的第五步骤，在该步骤中，使至少一个应力引入区的至少一部分非晶化。
图6示出了根据本发明的示例性实施例制造半导体器件的方法的第六步骤，在该步骤中，利用激光照射至少一个应力引入区的非晶化的部分而使该非晶化的部分再结晶。
图7示出了根据本发明的示例性实施例的半导体器件的横截面示意图。
具体实施方式
以下将结合附图详细描述本发明的示例性实施例。附图是示意性的，并未按比例绘制，且只是为了说明本发明的实施例而并不意图限制本发明的保护范围。在附图中，相同的附图标记表示相同或相似的部件。为了使本发明的技术方案更加清楚，本领域熟知的工艺步骤及器件结构在此省略。
首先，参照图1-6详细描述根据本发明的示例性实施例制造半导体器件的方法。
图1示出了根据本发明的示例性实施例制造半导体器件的方法的第一步骤。在该步骤中，提供衬底101。衬底101可以由半导体材料形成。例如，衬底101可以包括但不限于从以下材料构成的组中选取的材料或材料组合：硅、锗硅、碳化硅等。衬底101也可以由其它材料形成。例如，衬底101可以包括但不限于从以下材料构成的组中选取的材料或材料组合：蓝宝石、玻璃、有机材料。衬底101也可以根据需要而由多个层叠加形成。例如，衬底101可以包括绝缘层和位于绝缘层上的半导体层从而形成所谓的SOI衬底。
图2A和2B示出了根据本发明的示例性实施例制造半导体器件的方法的第二步骤。在该步骤中，在衬底101上形成器件区102并且形成与器件区102分开的至少一个应力引入区103。器件区102是用于形成半导体器件结构的区域，所述半导体器件结构例如可以是晶体管、MEMs器件等。要形成的应力引入区103的数目可以根据需要或者具体应用来选择。可以仅形成一个应力引入区，也可以形成多个应力引入区。
在一个实例中，衬底101可以为半导体衬底。在这种情况下，可以使半导体衬底101的上部的至少一部分图案化，从而形成器件区102和与器件区102分开的至少一个应力引入区103，如图2A所示。
在另一个实例中，可以首先在衬底101上形成半导体层，然后使所述半导体层的至少一部分图案化，从而形成器件区102和与器件区102分开的至少一个应力引入区103，如图2B所示。
需要注意的是，尽管在本发明的一些实施例中可以同时形成器件区和应力引入区，但本发明不限于此。本领域技术人员可以根据需要或者具体应用来选择器件区和应力引入区的形成顺序。例如，可以先形成器件区，然后再形成与器件区分开的应力引入区。
如之前所描述的，器件区102是用于形成期望的半导体器件结构的区域。在根据本发明的示例性实施例制造半导体器件的方法中，可以根据需要或者具体应用来选择何时形成期望的半导体器件结构。例如，可以在衬底101上形成器件区102之后，在器件区102中形成期望的半导体器件结构，例如晶体管。
图3示出了根据本发明的示例性实施例制造半导体器件的方法的第三步骤。在该步骤中，在器件区102和至少一个应力引入区103之间形成隔离结构104。
隔离结构104例如可以是浅沟槽隔离（STI）结构。在一个实例中，可以通过利用电介质填充器件区102和至少一个应力引入区103之间的间隔来形成隔离结构104。
当然，本领域技术人员也可以根据需要或者具体应用来选择隔离结构的类型。例如，隔离结构也可以是场氧化物。
如之前所描述的，在根据本发明的示例性实施例制造半导体器件的方法中，可以根据需要或者具体应用来选择何时形成期望的半导体器件结构。在一个实例中，可以在形成隔离结构104之后，在器件区102中形成半导体器件结构，例如晶体管。
需要注意的是，为了简便起见，在图3中，以通过图案化形成于衬底上的半导体层而形成器件区和应力引入区的情形（如图2B所示）为例进行了图示。然而，尽管没有示出，但如图3所示的步骤同样适用于使半导体衬底的上部图案化而形成器件区和应力引入区的情形（如图2A所示）。对于图4至图6，也是如此。
图4示出了根据本发明的示例性实施例制造半导体器件的方法的可选的第四步骤。在该可选的步骤中，形成至少覆盖器件区102的盖层105。盖层105可以用作后续工艺步骤中用于保护器件区102的掩蔽物，以避免器件区102被非晶化或者受到激光照射。
在一个实例中，盖层105可以包括能够反射激光的金属层105b。金属层105b可以包括但不限于从以下材料构成的组中选取的材料或材料组合：Al、W、Ti。
在另一个实例中，盖层105可以进一步包括位于金属层105b之下的缓冲层105a。缓冲层105a可以包括但不限于从以下材料构成的组中选取的材料或材料组合：SiO2、Si3N-4。
图5示出了根据本发明的示例性实施例制造半导体器件的方法的第五步骤。在该步骤中，使至少一个应力引入区103的至少一部分非晶化。在图5中，用附图标记103’来表示应力引入区的已经非晶化的部分。
在一个实例中，可以通过将离子选择性注入到至少一个应力引入区103的至少一部分而使所述至少一个应力引入区的所述至少一部分非晶化(如图5中的箭头所示)。注入的离子例如可以是Ge或Xe。离子的能量可以为50至400KeV。注入的剂量例如可以大于1×1014cm-2。需要注意的是，本发明并不限于以上实例，也可以通过本领域技术人员所熟知的其他方法来使至少一个应力引入区的至少一部分非晶化。
如之前所描述的，在进行非晶化的步骤之前，可以执行如图4所示的可选的步骤以形成至少覆盖器件区102的盖层105，该盖层可以用作掩蔽物以避免器件区102被非晶化。在图5中，也示出了盖层105。然而，需要注意的是，用于形成盖层的步骤并非是必须的，也可以通过其他方式来掩蔽器件区。例如，在进行非晶化之前，可以直接在器件区上方且与器件区相距一定距离处设置遮盖物，从而避免器件区被非晶化。
尽管在图5中示出了所有应力引入区均被非晶化以形成非晶化的应力引入区103’，但是应当注意的是，本发明不限于此。本领域技术人员可以根据需要或者具体应用来选择应力引入区的需要被非晶化的部分。也就是说，通过根据本发明示例性实施例制造半导体器件的方法的非晶化的步骤，可以使至少一个应力引入区的至少一部分非晶化。
图6示出了根据本发明的示例性实施例制造半导体器件的方法的第六步骤。在该步骤中，利用激光照射至少一个应力引入区的非晶化的部分而使该非晶化的部分再结晶以形成再结晶的部分103’’，从而在所述至少一个应力引入区中引入应力。
在一个实例中，所使用的激光的波长例如可以处于200nm至600nm的范围内。通过激光照射而使应力引入区的非晶化的部分再结晶的温度例如大于1400℃。然而，本发明不限于此。本领域技术人员可以根据需要或者具体应用来选择所使用的激光的波长以及再结晶的温度等。
如图6中的箭头所示，在应力引入区中引入的应力可以作用于器件区102，从而改善形成于器件区中的半导体器件结构的性能。例如，在器件区中形成的半导体器件结构为晶体管的情况下，在应力引入区中引入的应力可以作用于晶体管的沟道，从而提高沟道中载流子的迁移率以改善器件的速度。
如之前所描述的，可以可选地形成至少覆盖器件区102的盖层105，该盖层可以用作掩蔽物以避免器件区102受到激光照射。在图6中，也示出了盖层105。然而，需要注意的是，所述盖层并非是必须的，也可以通过其他方式来掩蔽器件区。例如，在进行激光照射之前，可以直接在器件区上方且与器件区相距一定距离处设置遮盖物，从而避免器件区受到激光照射。
在形成了盖层的一个实例中，可选地，可以在使至少一个应力引入区的非晶化的部分再结晶从而在所述至少一个应力引入区中引入应力之后，去除所述盖层。
如以上所描述的，在根据本发明的示例性实施例制造半导体器件的方法中，可以根据需要或者具体应用来选择何时形成期望的半导体器件结构。在一个实例中，可以在去除盖层之后或者在移除设置在器件区上方的遮盖物之后，在器件区中形成半导体器件结构，例如晶体管。
在如图1至6所示的根据本发明的示例性实施例制造半导体器件的方法中，使至少一个应力引入区的至少一部分非晶化并且利用激光照射所述至少一个应力引入区的非晶化的部分而使该非晶化的部分再结晶，从而在所述至少一个应力引入区中引入应力。因此，本发明提出了一种利用激光进行选择性再结晶而产生应力的技术。与现有技术相比，这种技术更为简单，且可以广泛应用于各种集成电路的制造中。
下面，参照图7详细描述根据本发明的示例性实施例的半导体器件。
图7示出了根据本发明的示例性实施例的半导体器件的横截面示意图。该半导体器件例如可以通过如图1至图6所示的根据本发明示例性实施例的制造半导体器件的方法来形成。
如图7所示，根据本发明示例性实施例的半导体器件可以包括：衬底101；位于衬底101上的器件区102；以及，通过隔离结构104与器件区102分开的至少一个应力引入区103’’，在至少一个应力引入区的至少一部分中引入了应力。其中，在至少一个应力引入区的至少一部分中引入的应力是通过利用激光照射包括在所述至少一个应力引入区中的非晶化的部分而使该非晶化的部分再结晶而产生的。
器件区102例如可以包括形成在其中的半导体器件结构。所述半导体器件结构例如可以是晶体管、MEMs器件等。
隔离结构104例如可以是浅沟槽隔离（STI）结构。在一个实例中，隔离结构包括填充在器件区102和至少一个应力引入区103’’之间的间隔中的电介质。当然，本领域技术人员也可以根据需要或者具体应用来选择隔离结构的类型。例如，隔离结构也可以是场氧化物。
如图7中的箭头所示，在应力引入区中引入的应力可以作用于器件区102，从而改善形成于器件区中的半导体器件结构的性能。例如，在器件区中形成的半导体器件结构为晶体管的情况下，在应力引入区中引入的应力可以作用于晶体管的沟道，从而提高沟道中载流子的迁移率以改善器件的速度。
在一个实例中，衬底101可以为半导体衬底，器件区102和至少一个应力引入区103’’形成在该半导体衬底的上部中。
在另一个实例中，半导体器件还可以包括形成在衬底101上的半导体层，器件区102和至少一个应力引入区103’’形成在该半导体层中，如图7所示。
尽管已经参照附图详细地描述了本发明的示例性实施例，但是这样的描述应当被认为是说明性或示例性的，而不是限制性的；本发明并不限于所公开的实施例。上面以及权利要求中描述的不同实施例也可以加以组合。本领域技术人员在实施要求保护的本发明时，根据对于附图、说明书以及权利要求的研究，能够理解并实施所公开的实施例的其他变型，这些变型也落入本发明的保护范围内。
在权利要求中，词语“包括”并不排除其他部件或步骤的存在并且“一”或“一个”并不排除复数。在相互不同的从属权利要求中陈述了若干技术手段的事实并不意味着这些技术手段的组合不能有利地加以利用。

Claims (17)

1.一种制造半导体器件的方法，包括：
提供衬底；
在所述衬底上形成器件区并且形成与所述器件区分开的至少一个应力引入区；
在所述器件区和所述至少一个应力引入区之间形成隔离结构；
使所述至少一个应力引入区的至少一部分非晶化；以及
利用激光照射所述至少一个应力引入区的非晶化的部分而使该非晶化的部分再结晶，从而在所述至少一个应力引入区中引入应力。
2.根据权利要求1所述的制造半导体器件的方法，其中所述衬底为半导体衬底，并且
其中在所述衬底上形成器件区并且形成与所述器件区分开的至少一个应力引入区包括：使所述半导体衬底的上部的至少一部分图案化，从而形成所述器件区和与所述器件区分开的至少一个应力引入区。
3.根据权利要求1所述的制造半导体器件的方法，其中在所述衬底上形成器件区并且形成与所述器件区分开的至少一个应力引入区包括：
在所述衬底上形成半导体层；以及
使所述半导体层的至少一部分图案化，从而形成所述器件区和与所述器件区分开的至少一个应力引入区。
4.根据权利要求1所述的制造半导体器件的方法，其中在所述器件区和所述至少一个应力引入区之间形成隔离结构包括：利用电介质填充所述器件区和所述至少一个应力引入区之间的间隔。
5.根据权利要求1所述的制造半导体器件的方法，其中通过将离子选择性注入到所述至少一个应力引入区的至少一部分而使所述至少一个应力引入区的所述至少一部分非晶化。
6.根据权利要求1-5中任何一项所述的制造半导体器件的方法，其中在使所述至少一个应力引入区的至少一部分非晶化的步骤之前，形成至少覆盖所述器件区的盖层。
7.根据权利要求6所述的制造半导体器件的方法，其中所述盖层包括能够反射激光的金属层。
8.根据权利要求7所述的制造半导体器件的方法，其中所述盖层还包括位于所述金属层之下的缓冲层。
9.根据权利要求1所述的制造半导体器件的方法，还包括在所述衬底上形成所述器件区之后，在所述器件区中形成半导体器件结构。
10.根据权利要求1所述的制造半导体器件的方法，还包括在所述器件区和所述至少一个应力引入区之间形成隔离结构之后，在所述器件区中形成半导体器件结构。
11.根据权利要求6所述的制造半导体器件的方法，还包括在使所述至少一个应力引入区的非晶化的部分再结晶从而在所述至少一个应力引入区中引入应力之后，去除所述盖层。
12.根据权利要求11所述的制造半导体器件的方法，还包括在去除所述盖层之后，在所述器件区中形成半导体器件结构。
13.一种半导体器件，包括：
衬底；
位于所述衬底上的器件区；以及
通过隔离结构与所述器件区分开的至少一个应力引入区，在所述至少一个应力引入区的至少一部分中引入了应力，
其中，在所述至少一个应力引入区的至少一部分中引入的应力是通过利用激光照射包括在所述至少一个应力引入区中的非晶化的部分而使该非晶化的部分再结晶而产生的。
14.根据权利要求13所述的半导体器件，其中所述衬底为半导体衬底，所述器件区和所述至少一个应力引入区形成在该半导体衬底的上部中。
15.根据权利要求13所述的半导体器件，其中所述半导体器件还包括形成在所述衬底上的半导体层，所述器件区和所述至少一个应力引入区形成在该半导体层中。
16.根据权利要求13所述的半导体器件，其中所述隔离结构包括填充在所述器件区和所述至少一个应力引入区之间的间隔中的电介质。
17.根据权利要求13-16中任何一项所述的半导体器件，其中所述器件区包括形成在其中的半导体器件结构。
CN201110311343.6A 2011-10-14 2011-10-14 半导体器件及其制造方法 Active CN103050430B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110311343.6A CN103050430B (zh) 2011-10-14 2011-10-14 半导体器件及其制造方法
PCT/CN2011/001999 WO2013053084A1 (zh) 2011-10-14 2011-11-30 半导体器件及其制造方法
US13/578,598 US8846488B2 (en) 2011-10-14 2011-11-30 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110311343.6A CN103050430B (zh) 2011-10-14 2011-10-14 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103050430A CN103050430A (zh) 2013-04-17
CN103050430B true CN103050430B (zh) 2015-11-25

Family

ID=48063029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110311343.6A Active CN103050430B (zh) 2011-10-14 2011-10-14 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US8846488B2 (zh)
CN (1) CN103050430B (zh)
WO (1) WO2013053084A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507032A (zh) * 2002-12-12 2004-06-23 国际商业机器公司 用于施加应力图形的隔离结构
CN101809713A (zh) * 2007-06-29 2010-08-18 格罗方德半导体公司 阻止晶体管栅极电极的预非晶化

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6743687B1 (en) * 2002-09-26 2004-06-01 Advanced Micro Devices, Inc. Abrupt source/drain extensions for CMOS transistors
TW200616232A (en) * 2004-08-09 2006-05-16 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
US7678630B2 (en) * 2006-02-15 2010-03-16 Infineon Technologies Ag Strained semiconductor device and method of making same
US8034724B2 (en) 2006-07-21 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7642197B2 (en) * 2007-07-09 2010-01-05 Texas Instruments Incorporated Method to improve performance of secondary active components in an esige CMOS technology
JP5564879B2 (ja) * 2009-10-01 2014-08-06 三菱電機株式会社 非晶質半導体膜の結晶化方法、並びに薄膜トランジスタ、半導体装置、表示装置、及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507032A (zh) * 2002-12-12 2004-06-23 国际商业机器公司 用于施加应力图形的隔离结构
CN101809713A (zh) * 2007-06-29 2010-08-18 格罗方德半导体公司 阻止晶体管栅极电极的预非晶化

Also Published As

Publication number Publication date
US20130093041A1 (en) 2013-04-18
WO2013053084A1 (zh) 2013-04-18
CN103050430A (zh) 2013-04-17
US8846488B2 (en) 2014-09-30

Similar Documents

Publication Publication Date Title
KR100724560B1 (ko) 결정질 반도체층을 갖는 반도체소자, 그의 제조방법 및그의 구동방법
KR101740100B1 (ko) Ｈｋ－ｍｇ 프로세스에 임베디드된 스플릿 게이트형 메모리를 위한 ｃｍｐ 제조 방안
CN101971325B (zh) Nmos晶体管具有凹陷的漏极与源极区而pmos晶体管的漏极与源极区具有硅/锗材料的cmos器件
CN109728093B (zh) 半导体结构及其制造方法
US9502506B2 (en) Structure for FinFET fins
JP5693380B2 (ja) 半導体装置およびその製造方法
CN1838417A (zh) 半导体结构及其形成方法
US10032862B2 (en) Semiconductor structure with integrated passive structures
CN101894741A (zh) 混合半导体基片的制造方法
CN102881694A (zh) 半导体器件及其制造方法
US10553499B2 (en) Production of semiconductor regions in an electronic chip
US8685816B2 (en) Methods of forming semiconductor devices by forming semiconductor channel region materials prior to forming isolation structures
CN102569393A (zh) 晶体管、包括该晶体管的半导体器件及其制造方法
US7001812B2 (en) Method of manufacturing semi conductor device
CN103050430B (zh) 半导体器件及其制造方法
US20130178045A1 (en) Method of Forming Transistor with Increased Gate Width
CN111508961A (zh) 一种高隧穿效率半浮栅存储器及其制备方法
US8642419B2 (en) Methods of forming isolation structures for semiconductor devices
CN106601675A (zh) 一种半导体器件及其制备方法、电子装置
CN106601680A (zh) 一种半导体器件及其制备方法、电子装置
US8853051B2 (en) Methods of recessing an active region and STI structures in a common etch process
CN103730343B (zh) 一种半导体器件结构及其制作方法
CN102468234A (zh) 在指定区域形成侧墙的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant