一种邮政信函自动分拣设备中的总线电路
技术领域
本发明涉及一种总线电路,尤其涉及一种邮政信函自动分拣设备中的总线电路。
背景技术
上海邮政科学研究院研制并生产的信函分拣机,挂号信分拣机等大中型邮政信函自动化分拣设备可实现邮政信函的自动分拣。分拣设备动作的控制系统包含一台工控机作为控制系统的主机,分拣机在长度方向上按功能分成若干模块,每个模块通过模块电路来控制,各模块电路受主机的访问和控制,模块电路与主机的通信方式为全双工并行差分总线方式。
这种全双工并行差分总线由总线输入信号和总线输出信号组成,总线输入信号包括地址信号和输入数据信号,分别用来访问各模块电路以及模块电路的子设备对应的地址和向模块电路传输数据;总线输出信号为输出数据信号,是各模块电路及其子设备向主机输送的数据。如附图1所示为现在的总线电路示意图。
这种通信方式的优点在于抗共模干扰,控制简单。但在应用过程中,会出现下面的问题:
1)所有模块电路及其子设备和主机通过总线共地,对地线造成干扰。
2)若总线误接,将导致总线上的多个模块电路损坏。
3)大型机台在现场安装时,一条长总线连接多个模块电路,长线的拆装比短线工作量大且可靠程度差。
上述问题在实际应用中均有出现,尤其问题2发生时,多个模块电路发生损坏的不确定性对系统稳定性和维护均产生明显的不利影响。而对于大型的邮政信函自动分拣设备,总线接近30-40米长,模块或机架之间的电磁干扰非常严重,因此上述问题显得更为突出,附图2所示为现有邮政信函自动分拣设备的电路连接示意图,模块和模块之间、模块和机架之间都设置有很多相关设备和器件,电磁干扰严重,线路复杂,连接和维修都非常麻烦和易出问题。而且由于总线太长,还会造成总线的驱动能力到后面会减弱,影响到距离主机稍远的模块或装置的控制信号和反馈信号减弱,从而严重影响整个设备的运转。
发明内容
本发明所要解决的技术问题是提供一种邮政信函自动分拣设备中的总线电路,解决现在的总线抗干扰能力差,安装易出错,而且由于驱动能力的减弱影响设备运转的缺陷。
技术方案
一种邮政信函自动分拣设备中的总线电路,包括控制主机和与控制主机相连的多个功能模块,所述功能模块分别设置在邮政信函自动分拣设备的各处,并包括模块电路板处理电路,其特征在于:所述控制主机与第一功能模块之间,第一功能模块和第二功能模块之间以及后续相邻功能模块之间以总线相连,每一个功能模块上增加总线信号接口电路,所述总线信号接口电路包括总线输入信号接口电路和总线输出信号接口电路,所述总线输入信号接口电路包括当前模块输入信号接口单元和下一模块输入信号接口单元,所述总线输出信号接口电路包括下一模块输出信号接口单元和总线收发单元及当前模块输出信号接口单元,所述四个接口单元均包括差分驱动电路和电磁隔离电路,所述总线收发单元包括信号选通开关,分别与模块电路板处理电路和总线输出信号接口电路相连,所述模块电路板处理电路还与总线输入信号接口电路连接。
所述当前模块输入信号接口单元和当前模块输出信号接口单元共用一个隔离电源,所述下一模块输入信号接口单元和下一模块输出信号接口单元共用一个隔离电源。
所述当前模块输入信号接口单元和当前模块输出信号接口单元的连接点合用一个总线入板插座,所述下一模块输入信号接口单元和下一模块输出信号接口单元的连接点合用一个总线出板插座。
所述当前模块输入信号接口单元的差分驱动电路和电磁隔离电路采用差分信号电磁隔离芯片IL613,所述下一模块输入信号接口单元的电磁隔离电路采用TTL信号电磁隔离芯片ISO7240CDW,差分驱动电路采用芯片AM26LS31C;所述下一模块输出信号接口单元的差分驱动电路和电磁隔离电路采用差分信号电磁隔离芯片IL613,所述当前模块输出信号接口单元的电磁隔离电路采用TTL信号电磁隔离芯片ISO7240CDW,差分驱动电路采用芯片AM26LS31C,所述总线收发电路采用芯片74HC125,并采用两个74HC125方向相对连接,高低频信号互斥作为信号选通开关。
有益效果
本发明的邮政信函自动分拣设备中的总线电路采用分段总线的电路,在每个功能模块中安装总线信号接口电路,不仅能在强干扰的环境中保持信号的抗干扰性,而且还能提高总线的驱动能力,而且在安装上也比较方便,不易出错。
附图说明
图1为本发明现有总线示意图。
图2为本发明现有邮政信函自动分拣设备的电路连接示意图。
图3为本发明示意图。
图4为本发明中每个模块的电路示意图。
图5为本发明中总线入板插座示意图。
图6为本发明中当前模块输入信号接口单元的差分驱动电路和电磁隔离电路示意图。
图7为当前模块输出信号接口单元的的差分驱动电路和电磁隔离电路示意图。
图8为下一模块输出数据的总线收发电路示意图。
图9为当前模块电路板处理电路输出数据的总线收发电路示意图。
图10为下一模块输出信号接口单元的差分驱动电路和电磁隔离电路示意图。
图11为下一模块输入信号接口单元的电磁隔离电路示意图。
图12为下一模块输入信号接口单元的差分驱动电路示意图。
图13为本发明中总线出板插座示意图。
具体实施方式
下面结合具体实施例和附图,进一步阐述本发明。
本发明的方案如附图3所示,控制主机与各功能模块(模块板1,模块板2……模块板K)为隔离串联,每块模块电路的基准电位与控制主机是相互隔离的,各模块电路间的电位也是相互隔离的,而且接口电路对当前模块电路提供的保护电压高达千伏以上。因此采用本发明的技术方案可以达到以下效果:
1)各模块电路和控制主机相互之间完全的电气隔离,避免了对公用基准电位的干扰;
2)接口电路的保护使模块电路的总线耐压达到了上千伏,误接线只可能造成当前模块电路上的隔离芯片损坏,但不会损坏其他多个模块电路;
3)此外控制主机与模块板和各模块板之间的连接为短线段连接,现场拆装线更方便。
本发明中每个模块的电路如附图4所示,本发明中的四个接口单元均由电磁隔离器(如图中电磁隔离1、电磁隔离2、电磁隔离3和电磁隔离4)、隔离电源(隔离电源1和隔离电源2)、差分线路驱动器(如图中差分驱动1、差分驱动2、差分驱动3和差分驱动4)组成,在总线输出信号中还包括总线收发器,即图中总线收发4(为从下一模块传送老的输出信号)和总线收发5(当前模块处理电路后的输出信号)组成。
当前模块总线输入信号(包括地址和输入数据)进入当前模块接口电路后,由差分驱动1将差分信号转换成TTL信号,TTL信号经过电磁隔离1后,一部分进入当前模块电路处理电路,一部分被电磁隔离2隔离后,经过差分信号转换为下一模块总线输入信号(包括地址和输入数据),发送到下一模块电路。
由当前电路发送回上一电路板或主机的当前模块总线输出信号(包括输出数据)为下一模块电路发送到当前模块电路的总线输出信号,或当前模块电路及其子设备处理得到的总线输出信号,其中二者只能有其中之一被发送到上一电路板或主机。如图中所示,下一模块电路的总线输出信号(包括输出数据)经过差分驱动4和电磁隔离4后进入一个总线收发器4,当前模块电路及其子设备处理得到的输出信号进入另一个总线收发器5,其中总线收发4和总线收发5互斥选通,可由模块电路上的某一信号或某一对互斥信号控制其中一个总线收发器的输出有效,此时不会造成数据的冲突。因此总线收发4和总线收发5其中的一路信号经过电磁隔离3和差分驱动3转换成差分的总线输出信号1(包括输出数据),发送到上一模块电路或主机。
图5-图13所示为一实施例。实施例中总线输入信号包括地址4位,输入数据4位,总线输出信号包括输出数据4位。因此总线包含24根差分线,每对差分线表达上述数据中的一路。总线输入信号(其中BI_A_P1_A0至BI_B_P1_A3为总线输入信号中的地址,BI_A_P1_ID0至BI_B_P1_ID3为总线输入信号中输入数据)来自控制主机或靠近控制主机的上一模块电路,又经过当前模块电路输出到下一电路板(其中A_P1_A0至B_P1_A3为发送到下一模块电路的总线输入信号中的地址,A_P1_ID0至B_P1_ID3为发送到下一模块电路的总线输入信号中输入数据);总线输出信号(BI_A_P1_OD0至BI_B_P1_OD3为总线输出信号中输出数据)由当前模块电路发送到上一模块电路或主机,如果当前模块电路存下一模块电路,那么下一模块电路的总线输出信号(A_P1_OD0至B_P1_OD3为下一模块电路发送到当前模块电路的总线输出信号中输出数据)也发送至当前模块电路。
如图5所示为当前模块电路的总线入板插座,当前模块电路通过总线入板插座与主机或前级模块电路发出的总线连接,此插座为37芯,使用了24芯,其中BI_A_P1_A0至BI_B_P1_A3为总线输入信号中的地址,BI_A_P1_ID0至BI_B_P1_ID3为总线输入信号中输入数据,BI_A_P1_OD0至BI_B_P1_OD3为总线输出信号中输出数据,每一路数据占用两芯,组成一对差分信号。
如图6所示为当前模块输入信号接口单元的差分驱动电路和电磁隔离电路示意图,此电路采用差分信号电磁隔离芯片IL613(U3-U6所示芯片),这种芯片同时实现了总线输入信号(地址和输入数据)由差分信号转化成TTL信号并电气隔离,其中U3和U5实现了地址的差分转换与隔离(BI_A_P1_A0至BI_B_P1_A3转化为TTL_A0至TTL_A3),U4和U6实现了输入数据的差分转换与隔离(BI_A_P1_ID0至BI_B_P1_ID3转化为TTL_ID0至TTL_ID3),U1为SBT01L-05是一种隔离电源,为隔离前后的信号提供电气隔离的电压和电流,隔离前电源正负极VCC/GND,隔离后电源正负极VCC_OUT/GND_OUT。
如图7为当前模块输出信号接口单元的的差分驱动电路和电磁隔离电路示意图,芯片U7是一种电磁隔离芯片ISO7240CDW,将TTL信号(bTTL_OD0至bTTL_OD3)电磁隔离为信号(P1_OD0至P1_OD3),隔离后的供电VCC_OUT/GND_OUT由图5中的隔离电源U1提供,U9为AM26LS31C一种差分驱动芯片,将隔离后的TTL信号(P1_OD0至P1_OD3)转化成差分信号(BI_A_P1_OD0至BI_B_P1_OD3),与图4所示的总线入板插座连接,U9的电源由VCC_OUT/GND_OUT提供。
图8所示为下一模块输出数据的总线收发电路示意图,来自下一模块电路的总线输出信号经过隔离和TTL转换后的信号(CbTTL_OD0至CbTTL_OD3)输入到总线收发器U8上,U8为74HC125,可控制控制输入信号的选通,若U8选通,下一模块电路的输出数据将传送到当前模块电路的上一模块电路或者主机,反之信号将在此被阻断,U8的输出呈现高阻态。信号138E3为选通使能信号(由模块板的CPLD发出)。
图9为当前模块电路板处理电路输出数据的总线收发电路示意图,将当前模块电路处理得到的数据(TTL_OD0至TTL_OD3)输入到U2上,信号138E3_N为选通使能信号(由模块板的CPLD发出),信号138E3_N与信号138E3互反,U2与U8互斥选通,因此只有来自当前电路处理得到的输出数据或来自下一模块电路的总线输出信号才可返回至主机。
图10所示为下一模块输出信号接口单元的差分驱动电路和电磁隔离电路示意图。其中U11和U13为差分信号电磁隔离芯片IL613,他们实现了来自总线输出信号(A_P1_OD0至B_P1_OD3)由差分信号转化成TTL信号并电气隔离,隔离后的信号为CbTTL_OD0至CbTTL_OD3。U14为隔离电源SPU02L-05,为U11和U12隔离后的信号提供电源VCC_OUT2/GND_OUT2。
图11所示为下一模块输入信号接口单元的电磁隔离电路示意图,U10和U16为TTL信号电磁隔离芯片ISO7240CDW,将U3-U6转化的TTL信号(地址TTL_A0至TTL_A3,数据TTL_ID0至TTL_ID3)隔离,隔离后的信号为地址oTTL_A0至oTTL_A3,数据oTTL_ID0至oTTL_ID3,隔离后的信号电源为VCC_OUT2/GND_OUT2。
图12所示为下一模块输入信号接口单元的差分驱动电路示意图,经图9隔离后的总线输入信号(地址oTTL_A0至oTTL_A3,数据oTTL_ID0至oTTL_ID3)经过图中的差分驱动器U12和U15将TTL信号转化成差分信号(地址A_P1_A0至B_P1_A3,数据A_P1_ID0至B_P1_ID3)。U12和U15的电源为VCC_OUT2/GND_OUT2。
图13为总线出板插座,也就是插在上面的总线和下一模块电路的总线入板插座连接。其中A_P1_A0至B_P1_A3为发送到下一模块电路的总线输入信号中的地址,A_P1_ID0至B_P1_ID3为发送到下一模块电路的总线输入信号中输入数据,A_P1_OD0至B_P1_OD3为下一模块电路返回当前模块电路的总线输出信号中输出数据。