CN103023639A

CN103023639A - 基于时间戳的单向通信的系统、电路及方法

Info

Publication number: CN103023639A
Application number: CN2012103568968A
Authority: CN
Inventors: H·F·小伯格
Original assignee: Silicon Laboratories Inc
Current assignee: Silicon Laboratories Inc
Priority date: 2011-09-22
Filing date: 2012-09-21
Publication date: 2013-04-03
Also published as: DE102012216604A1; US20130077641A1

Abstract

本发明涉及基于时间戳的单向通信的系统、电路及方法。一种电路，包括用于接收输入信号的输入端子和包括输入和输出的时间戳电路。该输入耦合至输入端子。该时间戳电路包括定时器并且该输出用于响应于接收到输入信号基于该定时器的值提供时间戳。该电路还包括编码器，该编码器包括耦合至时间戳电路的输出的输入并配置为将时间戳编码到分组中。该电路还包括配置为传送分组的发射机。

Description

基于时间戳的单向通信的系统、电路及方法

技术领域

本公开一般涉及单向通信系统和电路，以及其方法。

背景技术

传统的远程控制系统包括用于接收无线信号的接收机，该系统响应该无线信号。此类远程控制系统可包括可移动的屏障，诸如，车库门，支枢式闸门、卷闸门或掩闸门，护臂，及类似物。此类系统往往是响应于来源于远方、单向的控制信号进行操作的。在一个示例中，用户可操作无线远程控制设备向耦合至制动器的控制系统传送“打开”命令以移动屏障，从而允许控制系统控制该屏障（例如，打开车库门、打开大门，等等）。

诸如用于车库门系统、安全防护系统以及其他短程无线发射机的远程控制发射机包括射频发射机，该射频发射机在专门的射频上传送代码。一般使用编码器来生成该代码，并且发射频率一般而言在特定的国家内是通过立法来固定的。

发明内容

在一个实施例中，一种电路包括用于接收输入信号的输入端子和包括输入和输出的时间戳电路。该输入耦合至输入端子。该时间戳电路包括定时器，并且该输出是用于响应于接收到输入信号而基于定时器的值来提供时间戳。该电路还包括编码器，该编码器包括耦合至时间戳电路的输出的输入并配置为将该时间戳编码成分组。该电路还包括配置为传送该分组的发射机。

在另一实施例中，一种方法包括：接收与电路的输入端子处的用户输入对应的信号；响应于接收到该信号，使用该电路的定时器生成时间戳，其中，该时间戳对应于接收到该信号时定时器的值。该方法还包括使用该电路的编码器将该时间戳编码在一起以产生分组并将该分组经由该电路的发射机提供给通信链路。

在又一实施例中，一种系统包括发射设备，该发射设备配置为通过无线链路传送分组，其中，该分组包括时间戳。该发射设备包括：发射机，该发射机包括输入并包括用于传送该分组的输出；编码器/分组发生器，该编码器/分组发生器包括用于接收包括时间戳的数据的输入和耦合至该发射机的输入的输出；以及时间戳电路，该时间戳电路包括定时器并配置为响应于输入信号生成对应于定时器值的时间戳。该系统还包括接收机设备，该接收机设备配置为从无线链路接收该分组，对该分组进行解码以取回该时间戳，并使用该时间戳来认证该分组。该接收机设备配置为在该时间戳落到时间戳窗口外时忽略该分组并在该时间戳落在该时间戳窗口内时对该分组进行操作。

附图说明

图1是系统的框图，该系统包括将时间戳编码到分组中的发射设备和使用该时间戳认证收到分组的接收设备。

图2是图1的发射设备的一部分的框图，其说明具有包括时间戳的加密有效载荷的一种可能类型的分组的形成。

图3是配置为将时间戳编码成被传送分组的发射设备的第二实施例。

图4是用于图3的时间戳电路的时间戳值相对于时间的示意图。

图5是时间戳电路的实施例的框图，该时间戳电路具有易失性定时器和非易失性定时器并包括用于存储时间戳的各部分的易失性和非易失性存储器。

图6是图5的易失性定时器的易失性定时器输出信号的幅度相对于时间的示意图。

图7是图5的非易失性定时器的非易失性定时器输出信号的幅度相对于时间的示意图。

图8是图1的发射设备的一部分的框图，其说明具有包括已加扰的时间戳的加密有效载荷的一种可能类型的分组的形成。

图9是根据图8的发射设备用于产生已加扰时间戳的加扰器电路的实施例的逻辑图。

图10是用于图1的接收设备中对已加扰时间戳进行解扰的解扰器电路的实施例的逻辑图。

图11是根据图8的发射设备的已加扰时间戳的时间戳值相对于时间的示意图。

图12是包括用于接收包括时间戳的信号的接收窗口的时间戳值相对于时间的示意图。

图13是用于在接收窗口期满后接收到传输时将接收机重新同步到发射机时间戳的方法的流程图。

图14是包括用于接收包括时间戳的信号的时变接收窗口的时间戳值相对于时间的示意图。

图15是包括配置为提供基于时间戳的单向通信安全的发射机电路的系统框图。

在以下讨论中，在不同附图中相同的附图标记被重复使用以指代相同或相似的元件。

具体实施例

相应地，以下描述了系统的各实施例，包括配置为传送包括时间戳的单向通信分组的发射机设备以及配置为接收该单向通信分组并将其解码以认证传输的接收机设备。在用于诸如无线控制操作（例如，车库门开启器、大门开启器、以及其他单向无线控制设备）的应用中时，此类实施例可提供增强或改善的安全性措施。此类安全性措施包括防止危及控制操作或者增加危及控制操作的难度，例如，防止对寻求被保护或被保卫的房屋的未经授权的访问。

图1是系统100的框图，该系统包括将时间戳（TS）编码到传送分组中的发射设备102和使用该时间戳认证收到分组的接收设备104。在一个示例中，发射设备102可以是便携式远程控制设备，诸如车库门远程控制器、遥控钥匙、或者其他便携式远程控制设备。接收设备104可以是车库门开启器、安全面板、或者其他可控制电子设备。

发射设备102包括用户可选择按钮108，用户可选择按钮108包括耦合至时间戳电路110的输入的输出，时间戳电路110具有耦合至非易失性存储器（NVM）116的第一输出和耦合至编码器/分组发生器112的第二输出。时间戳电路110向非易失性存储器提供时间戳的第一部分并向编码器/分组发生器112的易失性存储器提供该时间戳的第二部分。NVM116包括耦合至编码器/分组发生器112的输入的输出。编码器/分组发生器112包括加密块114，用于在将时间戳编码到分组中时对时间戳进行加密。在该特定示例中，编码器/分组发生器112将时间戳编码到分组的一部分（诸如该分组的有效载荷部分）中以用于传输。编码器/分组发生器112包括耦合至发射机118的输入的输出，发射机118的输出耦合至天线以用于将各分组无线地通过无线通信链路106传送至接收设备104。发射设备102还包括向时间戳电路110、NVM 116、发射机118以及编码器/分组发生器112供应电源的电源120，诸如电池。

接收设备104包括接收机122，接收机122包括耦合至天线以通过无线通信链路106接收分组的输入并包括耦合至缓冲器124的输出，缓冲器124的输出耦合至解码器126的输入。解码器126包括用于对收到分组的有效载荷进行解密的解密块128。进一步，解码器126包括耦合至控制逻辑电路130的输入的输出，控制逻辑电路130包括耦合至计数器132的输出的输入、以及耦合至存储器136的输入/输出接口、以及耦合至其他电路134的输出。此外，接收设备104包括电源138，电源138可包括稳压器和用于从电源出口（诸如，插头或壁上插座）接收电源的其他电路。

如以下详细描述的，在示例性实施例中，可使用简单计数器或者一个或多个用于存储计数器数据的至少部分的存储器来实现时间戳电路110。例如，时间戳值的各最高有效位可存储在NVM 116中，而时间戳值的各最低有效位可存储在易失性存储器中。

在一个示例中，响应于用户按压按钮108，发射设备102的时间戳电路110生成时间戳，该时间戳被提供给编码器/分组发生器112，并且该时间戳的一部分被提供给NVM 116。编码器/分组发生器112生成通信分组并将该通信分组提供给发射机118以用于通过无线通信链路106向接收设备104的传输，该通信分组具有用于承载时间戳的有效载荷。在一些实例中，编码器/分组发生器112对时间戳进行加密并将经加密的时间戳连同其他信息放置在分组的有效载荷中，然后将该分组提供给发射机118以通过无线通信链路106向接收设备104进行传送。

接收设备104在接收机122处接收该分组，接收机122将该分组提供给缓冲器124以供解码器126对该分组进行解码（并且可选地使用解密块128进行解密）。已解码（以及已解密）分组被提供给控制逻辑电路130，控制逻辑电路130将时间戳值与来自计数器132的计数器值进行比较。如果时间戳值超过了计数器值并且在预计范围内，则控制逻辑电路130确定收到分组是有效的，在存储器136中记录该时间戳值，并将来自分组有效载荷的其他数据传送至其他电路134，诸如制动器以打开大门或车库门。如果时间戳值落在预计范围或窗口外，则使用较短的重新同步窗口发起恢复规程。在示例性实施例中，接收设备104不需要时钟，而是将时间戳值作为能易于与计数器值或计数器值范围进行比较的数字。该属性可简化接收设备104和/或降低其成本。

一般而言，接收设备104打开接收窗口并接受包括落在该接收窗口内的时间戳值的传输。然后新的有效时间戳将下一个接收窗口在时间上向前移动。接收设备104拒绝旧码或重复码。进一步，接收设备104不需要定时器。相反，它将时间戳作为数字并且可使用简单计数器（诸如计数器132）来认证时间戳。

在以上示例中，编码器/分组发生器112生成具有有效载荷部分的分组。但是，时间戳值可被编码到结构较少类型的信息分组中。如本文中所使用的，术语“分组”是指一束数据。在一个实例中，分组可以是数据分组，诸如在因特网上传送的数据分组类型。在另一实例中，分组可包括以可用于向接收设备104进行无线传输的格式的一个或多个数据片。例如，分组可包括预定义部分中的多个数据片，这些预定义部分包括例如有效载荷部分。在另一示例中，分组可包括时间戳和另一数据片。

进一步，尽管以上讨论涉及一个分组的传输，但是发射设备102和接收设备104之间的完整传输可包括多个分组的传输。在一特定示例中，这多个分组中的每一个分组可包括时间戳和数据片。在另一特定示例中，这多个分组中的第一分组包括时间戳并且可选地包括数据片，而其他分组可仅包括数据。如果在收到带有时间戳的分组后均在时间窗口内收到多个分组中的每个分组，则接收设备104可认证这多个分组。

一般而言，系统100提供简单安全性实现，其防止RF无线传输的简单频率非法访问。尤其，通过利用可表示跨度一百年的时间值的计数器，时间戳电路110可配置为在一百年窗口内的某一点处的时间戳值处开始，由此使得黑客难以猜测或难以使用将测试每个可能时间戳值的蛮力办法来进行解密。虽然以上讨论已提到分组传输，但下面将关于图2描述编码器/分组发生器112的示例，图2描绘了包括经加密有效载荷的分组的示例，该加密有效载荷包括时间戳值。

图2是图1的发射设备102的一部分200的框图，说明了具有包括时间戳的经加密有效载荷的分组的形成。该部分200包括时间戳电路110，时间戳电路110包括耦合至编码器/分组发生器112的输入的输出，编码器/分组发生器112具有耦合至发射机118的输出。

编码器/分组发生器112生成分组204以用于经由发射机118进行传送。分组204包括经加密有效载荷206，后者是使用加密块或电路114加密的。加密块114接收包括命令、状态指示符、以及时间戳值的数据202，将数据202进行加密以产生经加密有效载荷，并将经加密有效载荷206插入到分组204中。

在该实例中，可使用独立于按钮按压而改变的计数器、时钟、或其他电路来产生时间戳值，确保每个被传送分组一旦被加密就是唯一的并表现为与其他分组不关连。该唯一的传输值提供了第一层的安全性。此外，可在发射机中使用定时器，并且可在接收机中使用简单计数器以实现解码认证功能。替换地，发射机设备102和接收机设备104两者均可使用计数器、定时器、或者其组合。

虽然以上讨论已提供了用于提供基于时间戳的单向通信技术的系统100的概览，但是有实现时间戳的各种方式，如本领域普通技术人员理解的。应当领会到，本文中所讨论的时间戳不同于举例而言每次按钮按压递增计数器的“滚动码”，因为时间戳数值的递增值是独立于按钮按压的。换言之，时间戳值在按钮按压之间的时段持续改变，由此独立于按钮按压变化。当按压按钮时，获取该特定的时间戳值。以下关于图3描述了时间戳电路的一个可能示例。

图3是发射设备300的实施例的框图，发射设备300配置为将时间戳编码到被传送分组中。发射设备300包括低功率时钟302，低功率时钟302包括耦合至时间戳电路110的输出，时间戳电路110包括用于向编码器/分组发生器112提供时间戳316的输出。发射设备300还包括耦合至时间戳电路110的按钮108。编码器/分组发生器112包括耦合至发射机118的输入的输出，发射机118通过（图1中的）无线通信链路106向接收设备104无线地传送分组。

编码器/分组发生器112包括用于接收标识数据的第一输入304、用于接收状态数据的第二输入306、以及用于接收其他数据（诸如命令）的第三输入308。在一个示例中，编码器/分组发生器112从时间戳电路110接收时间戳316、接收唯一标识发射设备102的标识符数据、指示（例如）发射设备102的电池状态的状态数据、以及一个或多个指令或命令（或者表示命令的代码），诸如“打开”或“关闭”大门，其中，命令被传送到接收设备104以由控制逻辑电路130执行以进行期望操作，只要收到分组的时间戳落在时间戳窗口内即可。

时间戳电路110包括锁存器310，锁存器310包括耦合至低功率时钟302的输出的时钟输入、耦合至锁存器314的数据输入的输出、以及耦合至求和节点312的节点输出的数据输入。求和节点312还包括耦合至锁存器310的输出的节点输入。求和节点312将锁存器310的输出处的值递增预定义的增量并将已递增的值提供给锁存器310的输入。因此，响应于低功率时钟302的时钟信号，锁存器将值从其输入传递到输出，递增了一计数。锁存器314包括耦合至求和节点的节点输出的数据输入、耦合至按钮108的输出的时钟输入、以及用于向编码器/分组发生器112的输入提供时间戳316的输出。

在替换性实施例中，低功率时钟302可替换为可编程振荡器或者其他可编程电路，使其有可能改变定时器的频率。进一步，时间戳316可以是诸如序号的数字，而不是时间，使其有可能唯一地标记每个生成的分组。在该实例中，时间戳是指相对于其他时间戳唯一的数字，没有必要是时间值。

在所示出的示例中，锁存器310以每个来自低功率时钟302的时钟脉冲递增，并且当用户按压按钮108时由锁存器310存储的值被提供给编码器/分组发生器，使得锁存器314将其数据输入处的值锁存到其输出。因此，不同于滚动码，时间戳电路110产生随着时钟信号变化的唯一值以产生响应于每次按钮按压被获取的唯一时间戳。以下关于图4描述因变于时间的时间戳值的一个示例。

图4是用于图3的时间戳电路110的时间戳值相对于时间的示意图400。在示意图400中，时间戳316随时间线性变化，因为低功率时钟302提供周期性增量。如图所示，在按压按钮108时的第一时间点（T₀）处，第一时间戳值（TS₀）402由锁存器314锁存并作为时间戳316提供给编码器/分组发生器112。随后，在再次按压按钮108时的第二时间点（T₁）处，第二时间戳值（TS₁）404由锁存器314锁存并作为时间戳316提供给编码器/分组发生器112。类似地，在时间T₂和T₃处，对应的时间戳（TS₂和TS₃）406和408由锁存器314锁存并作为时间戳316提供给编码器/分组发生器112。

在该示例中，低功率时钟302提供为每次按钮按压产生唯一的时间戳的增量调节。该唯一的时间戳可被编码到待传送分组的有效载荷部分中并由接收设备104用于认证该分组。尤其，每个被传送分组的时间戳应当大于先前收到的时间戳。这提供了关于单向通信的第一级别的安全性，使得具有错误时间戳值的未授权分组将被接收设备104忽略。以下关于图5描述了具有易失性和非易失性定时器的时间戳电路110的一种可能的实施例。

图5是时间戳电路110的实施例的框图，该时间戳电路110具有易失性定时器501和非易失性定时器511并包括用于存储时间戳的各部分的易失性存储器508和非易失性存储器518。如本文中所使用的，术语“易失性定时器”是指产生存储于易失性存储器中的值的定时器，而术语“非易失性定时器”是指产生存储于非易失性存储器中的值的定时器。时间戳电路110包括锁存器506，锁存器506具有耦合至易失性定时器501的输出以用于接收易失性定时器信号522的数据输入、用于接收按钮按压信号的时钟输入、以及耦合至易失性存储器508以用于存储时间戳值的各最低有效位的输出。

易失性定时器501包括锁存器502，锁存器502具有用于接收频率相对低的时钟信号的时钟输入（诸如在一些实施例中具有大约为2.1kHz的频率的时钟信号）。锁存器502还包括耦合至求和节点504的节点输出的数据输入，求和节点504包括耦合至锁存器502的输出的节点输入。进一步，锁存器502的输出耦合至锁存器506的数据输入并耦合至比较器510的输入。比较器510进一步包括用于接收复位计数器值的第二输入和耦合至或门512的输入的输出。或门512包括用于接收复位信号的第二输入。在该示例中，复位计数器值被设为2²²，这使得比较器510的输出以大约33分钟的间隔或者响应于复位信号而改变，由此递增非易失性定时器511。进一步，或门512的输出耦合至锁存器502的复位输入，以复位锁存器502。

非易失性定时器511包括锁存器514，锁存器514具有耦合至或门512的输出的时钟输入、数据输入、以及耦合至求和节点516的节点输入的输出，求和节点516具有耦合至非易失性存储器518并耦合至数据输入的节点输出。在该示例中，锁存器514可配置为存储与0年与32年之间的时间值对应的值。进一步，非易失性定时器511的起始值可通过将值递增到今后很远的时间点来调节。例如，非易失性定时器514的起始点可初始地设为未来15年，这提供了附加的安全性级别，因为时间戳的各最高有效位不会被容易猜出或甚至由蛮力办法来获得。

在一个示例中，锁存器502的时钟输入处的时钟信号使得锁存器502计数的值随时间增加。当按下按钮108时，锁存器506向易失性存储器508提供锁存器502的输出处的当前值。进一步，当锁存器502的值达到2²²的计数时，易失性定时器信号522被复位并且非易失性定时器511被递增。

通过结合利用非易失性存储器518和易失性存储器508来存储定时器值，就有可能产生作为存储于这两个存储器中的值的组合的时间戳。在该示例中，存储在易失性存储器中的时间戳值被截去五个最低有效位，然后将易失性存储器508存储的剩余值附加（组合）至存储在非易失性存储器518的时间戳值以产生经组合的时间值，该经组合的时间值表示从0位到37位形成的时间戳值520。在该示例中，存储在易失性存储器508中的时间戳值部分表示各最低有效位并且存储在非易失性存储器518中的时间戳值表示时间戳值520的各最高有效位。

在该示例中，有两个复位间隔，一个用于易失性定时器501，对应于应用于比较器510的第二输入的值。在该实例中，该值被设为2²²；但是计数器可取决于易失性存储器508的大小来调节。进一步，非易失性存储器511配置为每32年复位。但是，可基于非易失性存储器518组合易失性存储器508的大小来增加或减少非易失性定时器511的值。相应地，有可能例如取决于特定的实现将非易失性定时器配置为每10年或每100年复位。

一般而言，易失性定时器501相比于非易失性定时器511更为频繁地递增。因此，非易失性定时器511的递增频率小于第一定时器501的递增频率。例如，易失性定时器501表示时钟频率为2.1kHz的22位定时器。易失性定时器501的每个递增间隔为大约0.48ms，并且该定时器每33分钟或0.55小时复位。因此，易失性存储器508中的时间戳的各最低有效位每0.48ms更新。相反，非易失性存储器响应于复位信号或者每33分钟递增。非易失性存储器518可实现为具有21位的电可擦编程只读存储器（EEPROM），每0.55小时递增。这21位向EEPROM提供可表示1,163,504小时、48,479天、或者132.8年的存储器。在该示例中，非易失性存储器518在132.8年中被写入大约2,200,000次，比易失性存储器508的次数少得多。因此，通过在易失性存储器508中存储时间戳的第一部分并在非易失性存储器518中存储第二部分，可避免非易失性存储器的持久性问题（诸如由闪存擦除/写入周期引起的那些问题）并且可减少关于非易失性存储器写入操作的总体能耗。尤其，与对应于易失性存储器508的写操作的频率相关联的第一写入频率高于与对应于非易失性存储器518的写入操作的频率相关联的第二写入频率。因此，向非易失性存储器写入操作的数量小于向易失性存储器的写入操作，由此避免了与对非易失性存储器518的磨损相关损害有关的持久性问题。取决于所使用的技术，诸如半导体类型和设计及制造技术，并取决于期望的安全性级别，在一些实施例中可使用其他类型的存储器。作为一个示例，在一些实现中可使用闪存。

在一些实施例中，可能期望包括具有耦合至锁存器506输出的输入和耦合至易失性存储器508的输出的求和节点，其中，求和节点配置为从2²²的位值减去易失性定时器信号522，使得易失性定时器倒计数直到易失性定时器复位。可替换地或附加地，可能期望在接收到按钮按压信号后通过调节一时段上的时钟频率来减少第一定时器电路的增量频率。

尽管以上讨论描述了包括两个定时器间隔的一个可能实现，应当领会到，非易失性定时器511结合非易失性存储器提供了将时间戳初始化为今后数年的值的机会，从而时间戳的起始点足够高使得难以通过蛮力办法确定。以下关于图6描述易失性定时器和非易失性定时器复位的一个示例。

图6是图5的易失性定时器501输出处的易失性定时器信号522的幅度相对于时间的示意图。在所示示例中，易失性定时器信号522从第一时间T₀线性增加到第二时间T₁，在T₁点处易失性定时器信号522的值已达到比较器510的第二输入处的复位值（例如，2²²），使得或门512的输出值转换并复位易失性定时器501.易失性定时器信号522在第二时间（T1）与第三时间（T2）之间线性增加并随后再次复位，以此类推。因此，比较器510的第二输入处的值为易失性定时器501设置复位定时。如果复位是经由应用到或门512的复位信号发起的，则易失性定时器信号522的复位可响应于该复位信号发生，然后该非易失性定时器复位并且该易失性定时器信号522再次线性增加。

图7是图5的非易失性定时器511的非易失性定时器输出信号700的幅度相对于时间的示意图。在该实例中，非易失性定时器信号704将具有零值直至在或门512的第二输入处接收到复位信号或者直至易失性定时器信号522达到超过阈值（例如，2²²）的值的时间T_N。非易失性定时器511的初始值可被设为非零值。例如，非易失性定时器511可被配置为存储跨0至132年范围的时间戳，并且，例如，时间戳的非易失性部分的初始值可配置为今后32年。

在一个示例中，时间戳的非易失性部分可呈现为从0至32年的随机值，例如，使其更难以非法侵入。例如，该值可由生产厂商一次预置。通过将时间戳的非易失性部分配置为今后很远的时间，添加了安全性级别，使得蛮力办法在没有要求很长时间来测试不同时间戳值的情况下较不可能成功。

图8是图1的发射设备102的一部分800的框图，其说明具有包括已加扰的时间戳的加密有效载荷的分组的形成的第二实施例。在该示例中，时间戳电路110向编码器/分组发生器112提供时间戳值。编码器/分组发生器112接收包括命令数据、状态数据、以及该时间戳值的数据。编码器/分组发生器包括加扰器802，加扰器802接收种子数据并应用该种子数据来对该时间戳值进行加扰。在对该时间戳进行加扰后，数据202和已加扰时间戳值由加密块加密并载入到分组804的经加密有效载荷部分206，分组804被提供给发射机118以供传送至接收设备104。

在该示例中，如果延迟块904具有延迟变量（N=2），则在两位延迟后输出处的位值提供给异或门902的第二输入。因此，如果输入值为“1”（即，00001），则加扰器对1值延迟两位并将其提供给异或门902，在异或门902处其与第3位的0值异或以产生值“1”，该值“1”（在两位延迟后）与第5位的0值异或以产生值“1”。相应地，已加扰的时间戳具有十进制值21或位值10101，如表1中所示。

通过在将时间戳值加密到分组804的有效载荷206中之前将有效载荷206加扰，猜测或非法入侵下一个未编码时间戳值变得更为困难。在一个示例中，加扰器的种子可以是发射设备102的标识号的函数。

图9是用于根据图8的发射设备102的部分800产生经加扰时间戳的加扰器电路802的实施例的逻辑框图。加扰器电路802包括异或门902，该异或门902包括用于接收时间戳的第一输入、第二输入、以及用于提供经加扰时间戳906的输出。加扰器电路802还包括延迟块904，该延迟模块904具有耦合到该输出的输入以及耦合到异或门902的第二输入的输出。

在一个示例中，异或门902对时间戳的各位与对应于异或门902的输出处各位的延迟操作执行异或操作。当延迟模块904的变量（N）等于值2时，待传送的位值“1”（即，00001）被转换为经加扰的值“21”（即，010101）。虽然以上示例使用具有值N=2的变量（N），还可取决于系统使用其他的变量（N）值。

图10是用于图1的接收设备104中对已加扰时间戳906解扰的解扰器电路1000的实施例的逻辑图。在该示例中，解扰器1000包括异或门1002，该异或门902包括用于接收经加扰时间戳906的第一输入、第二输入、以及用于提供经解扰时间戳信号1006的输出。解扰器1000包括延迟块1004，该延迟模块1004具有耦合至异或门1002的第一输入的输入以及耦合至异或门1002的第二输入的输出。通过将变量（N）设为等于发射设备102的加扰器802的延迟块中的变量（N），解扰器1000可对经加扰时间戳进行解码。以下在表1中描绘传送值、已加扰值、以及经解扰值的示例。

表1：时间戳值，已加扰值、以及经解扰值。

因此，如表1中所描绘的，加扰器802产生已加扰时间戳906，使得未授权用户难以猜测或非法侵入所传送分组。关于图11来描述已加扰时间戳906的示意图的例子。

图11是根据图8的发射设备的已加扰时间戳906的时间戳值相对于时间的示意图1100，其中延迟为2。在该示例中，时间戳值线性增加，如虚线1106所指示的。相应地，一旦解码，则已加扰时间戳906可被解析为沿着线1106的对应经解扰时间戳值。在所示示例中，已加扰时间戳值906相对于由虚线1106所表示的时间戳值变化。

虽然以上描述的示例使用的延迟为2，还可使用其他的延迟。例如，可容易地实现3或4的延迟，这将提供足够的时间戳安全性。进一步，一旦接收到已加扰时间戳，接收设备104对该时间戳值解扰并解码，然后确定该时间戳值是否落在有效“发射”窗口内。以下关于图12描绘了关于各种发射窗口的时间戳值的示意图的示例。

图12是包括用于接收包括时间戳的信号的时间戳窗口1202、1204、1206和1210（有时称为“接收窗口”）的时间戳值相对于时间的示意图1200。待传送时间戳值（TS_i）存储于接收设备104的非易失性存储器136中。每个时间戳窗口定义将由接收设备102识别为有效时间戳的值的范围。每个新的时间戳窗口在接收到有效时间戳之际创建。因此，一旦在第一时间戳窗口1202内接收到第一时间戳（TS₀）1212，则终止第一时间戳窗口1202并创建第二时间戳窗口1204。类似地，一旦在第二时间戳窗口1204内接收到第二时间戳（TS₁），则终止第二时间戳窗口1204并创建第三时间戳窗口1206。如果时间戳的值大于先前时间戳的值并在时间戳窗口内，则该时间戳值是有效的。

在该示例中，时间戳窗口具有有限的历时。如果接收到时间戳值（诸如第三时间（T₂）处的时间戳TS₂1216），则终止第三时间戳窗口1206。但是，由于第三时间戳（TS₂）1216落在第三时间戳窗口1206定义的范围外。因此，在该示例中，第三时间戳（TS₂）1216将被拒绝或忽略，并且控制逻辑电路130使用较小的重新同步窗口1208发起恢复规程。在该示例中，第三和第四时间戳值（TS₂和TS₃）均落在时间戳窗口1206外。但是，第四时间戳值（TS₄）足够接近该时间戳的有效值，从而使得控制逻辑电路130发起重新同步过程。为了触发重新同步，时间戳值与预计时间戳值之间的差异应当小于一阈值。可替换地，时间戳值应当大于先前时间戳值并比预计时间戳值大预定量。

当第五时间戳（TS₄）在重新同步窗口1208内接收到时，控制逻辑电路130发起新的时间戳窗口1210。如果接收到落在新的时间戳窗口1210内的新的时间戳值时，控制逻辑电路130确定该分组有效。在该示例中，接收设备104不需要时钟，而是把时间戳值看作原始数字，使得时间戳值的解码相对简单。

在一个示例中，时间戳窗口可配置为具有约为一周的最大历时。较小的窗口相比于不限制时间戳窗口的系统提供更为安全的系统。进一步，使用更多的重新同步操作增加了按钮按压的次数，由此增加了传输次数并可能负面影响到用户的体验。

例如，在一个实例中，重新同步窗口1208可被限制到大约15秒。当用户按压按钮108时，不发生任何事情，因此，用户再次按压该按钮。因此，重新同步窗口还提供更为安全的系统。在一个实施例中，控制逻辑电路130每次仅允许一个时间戳窗口以及一个重新同步窗口。

尽管以上示意图描绘了时间戳和重新同步窗口，系统100实现了一种用于接收时间戳的方法。以下关于图13描述了经由单向通信链路接收时间戳的方法的一种可能实施例的示例。

图13是用于在接收窗口期满后接收到传输时将接收机重新同步到发射机时间戳的方法1300的流程图。接收设备102接收包括可被加密和/或加扰的时间戳的分组。接收设备102解码该分组并恢复该时间戳。该时间戳值被提供给控制逻辑电路130.

在1302处，控制逻辑电路130接收时间戳值（TS_N）。前进到1304，如果时间戳值（TS_N）落到时间戳窗口内，则该方法前进到1312并且控制逻辑电路130声明时间戳（TS_N）有效。方法1300继续至1314并且控制逻辑电路130调节初级窗口并清空重新同步窗口。方法1300然后返回到1302并且控制逻辑电路130接收下一时间戳值。

回到1304，如果时间戳（TS_N）落到时间戳窗口外，则方法1300前进至1306确定该时间戳值（TS_N）是否大于先前收到的时间戳值（TS_N-1）。若否，则方法1300前进至1308并且控制逻辑电路130忽略该时间戳以及相应的分组。否则，在1306，如果时间戳值（TS_N）大于先前时间戳值（TS_N-1），则方法1300前进至1310并且控制逻辑电路130打开重新同步窗口（诸如图12中的重新同步窗口1208）。

在一些情形中，诸如在更换发射设备102中的电池时，则时间戳可被复位。在一个示例中，两个连续的错误传输（即，具有与期望时间戳值相差大于预定阈值的时间戳值的传输）中的第二传输可被传递为有效，其中第二个错误传输比第一个错误传输大并且大于预期时间戳值，但是在重新同步窗口内。在一个示例中，当发射设备102的电源120被替换时，时间戳的易失性部分被删除并且该时间戳的非易失性部分递增，从而结果所得的时间戳值大于先前的时间戳值但在时间戳窗口外。在该实例中，在重新同步之后，第二个时间戳值可被传递为有效时间戳值。

在该实例中，当发生复位时，易失性定时器被复位为零，这意味着时间戳值可错过多达33分钟。非易失性存储器将被递增，将时间戳值提前33分钟。结果，时间戳值不能后退，但是可前进多达33分钟，缩短了接收机中时间戳窗口的有效大小。尤其，通过复位操作，时间戳值可被撞出时间戳窗口，使得控制逻辑电路130拒绝该时间戳值。但是，无效的时间戳值可使得控制逻辑电路130发起重新同步，并且如果下一个时间戳具有比先前的落在重新同步窗口内的时间戳大的值，则控制逻辑电路130可重新同步到新的时间戳值。

在以上讨论中，时间戳值是基于具有基本上恒定频率的低功率时钟，使得时间戳值随时间基本线性地增加。但是，有可能随时间改变时钟频率，既延长了发射设备102的电池寿命，又降低了按钮按压后向非易失性存储器的写入操作的频率。这考虑了无按钮按压的长间隔后的较小重新同步窗口。以下关于图14描述了使用时变时钟产生时间戳的时间戳值相对于时间的示意图。

图14是包括用于接收包括时间戳的信号的时变接收窗口的时间戳值相对于时间的示意图1400。在所示示例中，示意图1400包括时间戳窗口1402、1404、1406和1408，这些时间戳窗口无限延伸直至接收到下一个时间戳值。例如，时间戳窗口1402从接收到第一时间戳（TS₀）1412延伸到收到第二时间戳（TS₁）1414，在收到第二时间戳（TS₁）1414时第二时间戳窗口开始。第二时间戳窗口1404延伸直至接收到第三时间戳（TS₃）1416，在收到第三时间戳（TS₃）1416时第三时间戳窗口1406开始。第三时间戳窗口1406延伸直至接收到第四时间戳（TS₃）1418。第四时间戳窗口1408无线延伸。

在所示示例中，时间戳值不线性变换，而是以指数方式变化，从而时间戳值的增加速率随时间减小。结果，时间戳值没有随着时间同等增加，好像时钟维持基本恒定的周期。通过改变时钟，时间戳的变化速率随着时间减小，允许时间戳窗口1408在很长时期保持有效而没有重新同步。这使得有可能降低按钮按压后向非易失性存储器116的写入操作的频率。进一步，这考虑了无按钮按压的长间隔后较小时间戳窗口并且丢失该窗口的概率较低。

图15是包括配置为提供基于时间戳的单向通信安全性的发射机电路1502的系统1500的框图。发射机电路1502包括耦合至存储器控制器1508的控制器核1504，该存储器控制器1508包括非易失性存储器1522和电可擦除可编程只读存储器（EEPROM）1524。如上所述，取决于可用技术、设计、以及期望的性能特征，在一些实施例中，可使用其他类型的存储器，诸如，闪存。进一步，控制器核1504通过总线1506耦合至一个或更多个数字外围设备1512、端口控制器1516、输出数据串化器（ODS）1514、频率计数器1518、温度解调器1520、以及射频（RF）模拟核1510。RF模拟核1510包括温度传感器1526，该温度传感器1526耦合至温度解调器。进一步，RF模拟核1510耦合至频率计数器1618并耦合至天线。

在一个示例中，发射机电路1502是完全集成的RF发射机，以嵌入式微控制器单元（MCU）作为控制器核1504。该控制器核1504对存储于NVM 1522和EEPROM 1524中的指令进行操作。在该实例中，数字外围设备1512包括实时时钟（RTC）和一个或更多个定时器，该定时器可用于提供周期性或时变的输入以用于计算时间戳。进一步，数字外围设备1512包括高级加密标准（AES）硬件加速器以用于加密时间戳值。在可替换实施例中，MCU可替换为配置为执行存储于存储器中的指令的通用处理器或专用处理器。但是，本领域技术人员可以理解在示例性实施例中可使用多种类型的加密引擎或硬件，取决于诸如成本、复杂度、加密强度等的各种因素。

在一个示例中，时间戳电路可实现为在控制器核1504上协同定时器或数字外围设备1512的RTC执行的指令。控制器核1504可在易失性存储器中存储时间戳值的一部分并在NVM 1522中存储时间戳值的一部分。进一步，RF模拟核1510包括本地振荡器、功率放大器、调谐电路、以及其他电路（未示出），允许RF模拟核1510通过无线链路（诸如图1中的无线链路106）向远程设备传送包括时间戳值的分组。

协同以上关于图1-15描述的系统、电路、示意图和方法，公开了一种包括发射机设备的系统，该发射机设备将时间戳编码进分组的有效载荷以供经由单向通信链路传输并通过通信链路向接收设备传送该分组。接收设备包括控制逻辑电路，该控制逻辑电路配置为解码该分组以恢复该时间戳并基于该时间戳认证该分组。在一个示例中，接收电路通过将该时间戳与先前收到的时间戳值进行比较来认证该分组。如果该时间戳大于先前收到的时间戳值并在时间戳窗口内，则控制逻辑电路将该分组识别为有效。否则，该分组被忽略。

如果该时间戳大于先前的时间戳值但在时间戳窗口外，则控制逻辑电路发起重新同步过程，该重新同步过程提供小于该时间戳窗口的重新同步窗口用于接收第二时间戳值以将接收机设备重新同步到来自发射机设备的时间戳。通过利用用于认证的时间戳，通过使每个传输分组相对于其他传输分组唯一而改进单向通信的安全性。进一步，通过使用非易失性和易失性存储器的唯一组合来存储时间戳的各部分，由电池更换引起的复位效应被最小化。此外，结合时间戳利用加扰器进一步增强了安全性。最终，具有调节定时器频率的能力使得有可能在接收机中减小时间戳窗口大小来进一步增强安全性。调节用于产生时间戳的时钟速率可延长接收机设备处每个时间戳有效的时间。这可以减少重新同步所需的“第二次按钮按压”的次数。

时间戳电路包括配置为分别产生时间戳的易失性部分和时间戳的非易失性部分的易失性定时器和非易失性定时器。在一个示例中，时间戳的易失性部分存储该时间戳的各最低有效位，而时间戳的非易失性部分存储该时间戳的各最高有效位。进一步，时间戳的易失性部分响应于用户输入信号而更新，并且时间戳的非易失性部分在每次易失性时间戳电路的定时器超过预定阈值时更新。

尽管已参照优选实施例描述了本发明，但是本领域技术人员将认识到，可以在形式和细节方面进行改变，而不偏离本发明的范围。

Claims

1.一种装置，包括：

用于接收输入信号的输入端子；

具有耦合至所述输入端子的输入的时间戳电路，所述时间戳电路包括定时器并具有用于响应于接收到所述输入信号基于所述定时器的值提供时间戳的输出；

编码器，包括耦合至所述时间戳电路的所述输出的输入并配置为将所述时间戳编码到分组中；以及

发射机，配置为传送所述分组。

2.如权利要求1所述的装置，其特征在于，所述编码器在将所述时间戳编码进所述有效载荷部分之前加密所述时间戳。

3.如权利要求1所述的装置，其特征在于，所述定时器包括：

第一锁存器，所述第一锁存器包括数据输入、用于接收时钟信号的时钟输入、以及输出；

求和节点，所述求和节点包括节点输入和节点输出并配置为递增所述节点输入处的值并将所递增的值提供给所述节点输出，所述节点输入耦合至所述第一锁存器的所述输出，所述节点输出耦合至所述第一锁存器的所述数据输入；以及

第二锁存器，所述第二锁存器包括耦合至所述第一锁存器的所述输出的数据输入、耦合至所述输入端子的时钟输入、以及用于提供所述时间戳的输出。

4.如权利要求1所述的装置，其特征在于，所述定时器包括：

第一定时器，配置为生成第一定时器输出；

第二定时器，配置为生成具有预定偏移的第二定时器输出；以及

其中，所述时间戳从所述第一和所述第二定时器输出推导出。

5.如权利要求4所述的装置，其特征在于，进一步包括：

第一存储器，响应于来自所述输入端子的所述输入信号存储所述第一定时器输出；

第二存储器，周期性地存储所述第二计数器输出；以及

其中：

所述易失性定时器的与将所述第一定时器输出写入所述第一存储器相关联的第一写入频率大于所述第二定时器的与将所述第二定时器输出写入所述第二存储器相关联的第二写入频率；以及

所述第二计数器可配置为在一时段上逐渐降低第二写入频率。

6.如权利要求4所述的装置，其特征在于，所述第一定时器包括：

第一锁存器，所述第一锁存器包括数据输入、用于接收时钟信号的时钟输入、复位输入、以及输出；

求和节点，所述求和节点包括节点输入和节点输出，所述节点输入耦合至所述第一锁存器的所述输出，所述节点输出耦合至所述第一锁存器的所述数据输入，所述求和节点配置为递增所述节点输入处接收到的值并将所递增的值提供给所述节点输出；

第二锁存器，所述第二锁存器包括耦合至所述第一锁存器的所述输出的数据输入、耦合至所述输入端子的时钟输入、以及耦合至所述第二存储器的输出；以及

比较器，所述比较器包括耦合至所述第一锁存器的所述输出的第一输入、用于接收预定阈值的第二输入、以及比较器输出；以及

其中，所述比较器输出耦合至所述第一锁存器的所述复位输入以当所述比较器输出上的信号从逻辑低值转变为逻辑高值时复位所述时间戳。

7.如权利要求6所述的装置，其特征在于，所述第二定时器包括：

第三锁存器电路，所述第三锁存器电路包括数据输入、时钟输入、以及输出，所述时钟输入耦合至所述比较器输出；以及

求和节点，所述求和节点包括耦合至所述第三锁存器电路的所述输出的节点输入和耦合至所述非易失性存储器并耦合至所述第三锁存器电路的所述数据输入的节点输出，所述求和节点配置为递增所述节点输入处的值并将所递增的值提供给所述节点输出。

8.一种方法，包括：

接收与电路的输入端子处的用户输入对应的信号；

响应于接收到所述信号，使用所述电路的定时器生成时间戳，所述时间戳对应于接收到所述信号时所述定时器的值；

使用所述电路的编码器编码所述时间戳以产生分组；以及

经由所述电路的发射机将所述分组提供给通信链路。

9.如权利要求8所述的方法，其特征在于，所述方法还包括：

使用种子数据对所述时间戳加扰；以及

加密所述分组的所述有效载荷。

10.如权利要求9所述的方法，其特征在于，所述种子数据包括与所述电路相关联的标识号的一部分。

11.如权利要求8所述的方法，其特征在于，生成所述时间戳包括：

响应于接收到所述信号使用第一定时器生成第一时间值；

将所述第一时间值与来自第二定时器的第二时间值组合以产生组合时间值；以及

选择性地截去所述第一时间值与所述第二时间值之一的多个位以产生所述时间戳。

12.如权利要求11所述的方法，其特征在于，选择性地截去所述多个位包括截去所述第一时间值的各最低有效位中的选择数目个位。

13.如权利要求11所述的方法，其特征在于，将所述第一时间值与所述第二时间值组合包括将所述第一时间值附加到所述第二时间值，使得所述第二时间值表示所述时间戳的各最高有效位。

14.如权利要求11所述的方法，其特征在于，还包括：

使用所述第二定时器生成所述第二时间值，所述第二定时器的递增频率小于所述第一定时器的递增频率；以及

降低在接收到所述信号后所述第一定时器和所述第二定时器中的至少一者在一时段上递增的频率。

15.一种系统，包括：

发射设备，配置为通过无线链路发射分组，所述分组包括已加密时间戳，所述发射设备包括：

发射机，所述发射机包括输入并包括用于传送所述分组的输出；

编码器/分组发生器，所述编码器/分组发生器包括用于接收包括时间戳的数据的输入以及耦合至所述发射机的输入的输出；以及

包括定时器的时间戳电路，所述时间戳电路配置为响应于输入信号生成对应于所述定时器的值的时间戳。

16.如权利要求15所述的系统，其特征在于，还包括：

接收机设备，配置为从所述无线链路接收所述分组，解码所述分组以取回所述时间戳，以及使用所述时间戳验证所述分组，所述接收机设备配置为当所述时间戳落在时间戳窗口外时忽略所述分组并在所述时间戳落在所述时间戳窗口内时对所述分组进行操作；以及

其中，所述接收机设备包括控制逻辑电路，用于当所述时间戳大于先前的时间戳但在所述时间戳窗口外时发起重新同步过程。

17.如权利要求16所述的系统，其特征在于，所述控制逻辑电路使用小于所述时间戳窗口的重新同步窗口以接收具有大于所述时间戳的新时间戳的第二输入信号。

18.如权利要求15所述的系统，其特征在于，所述时间戳电路包括：

求和节点，所述求和节点包括节点输入和节点输出，所述节点输入耦合至所述第一锁存器的所述输出，所述节点输出耦合至所述第一锁存器的所述数据输入，所述求和节点配置为递增所述节点输入处的值并将所递增的值提供给所述节点输出；以及

19.如权利要求15所述的系统，其特征在于，所述时间戳电路包括：

第一定时器，所述第一定时器配置为生成第一定时器输出；

第二定时器，用于生成具有预定偏移的第二定时器输出；以及

其中，所述第二定时器输出和所述第一定时器输出被组合以形成所述时间戳。

20.如权利要求19所述的系统，其特征在于，所述发射机、所述编码器/分组发生器、以及所述时间戳电路在集成电路的处理器可读指令和硬件中实现，所述集成电路包括：

处理器；

可被所述处理器访问以存储指令和定时器数据的存储器；以及

耦合至所述处理器的一个或更多个定时器。