CN103018657B - 一种电路测试控制方法及装置 - Google Patents

Abstract

本发明实施例公开了一种电路测试控制方法及装置，包括，在进入测试模式后，接收第一测试口令，以及与所述第一测试口令对应的第一测试模式信号，将所述第一测试口令与预设口令进行匹配，如果匹配成功，将所述第一测试模式信号输入片上系统SOC芯片，以便于对所述SOC芯片上所述第一测试模式信号对应的第一测试项进行测试。相应的，本发明实施例还公开了一种电路测试控制装置。本发明实施例所提供的电路测试控制方法及装置，利用测试口令，控制测试模式信号进入SOC芯片，增加了启动SOC芯片测试项的条件，提高了SOC芯片的安全性，同时，通过输入相应的测试口令和测试模式信号，可以直接实现测试项的转换，使得测试过程更简洁。

Description

一种电路测试控制方法及装置

技术领域

本发明涉及微电子芯片技术领域，更具体而言，涉及一种电路测试控制方法及装置。

背景技术

SOC（片上系统，System On a Chip）是指在单个芯片上集成一个完整的系统，包括必要的功能模块，例如，数字逻辑模块包含：中央处理器、总线单元；模拟模块包括：存储器、电源系统、时钟晶振。由于SOC的高效集成性能，SOC成为替代集成电路的主要解决方案，而且已经成为当前微电子芯片发展的必然趋势。

而在一般芯片的生产过程中，要对芯片的各部分模块分别进行测试，以便于判断芯片的好坏。在芯片测试模式下，芯片内所有的资源都是开放，并不受权限的保护，攻击者会利用这一点对芯片进行攻击并获取芯片的信息和数据。对于SOC的测试，通过接通SOC的相应测试管脚进入测试模式，外部控制信号发出相应的测试模式选择信号，启动芯片内部相应的测试项，进入测试。在完成当前测试项后，需要先下电，接通相应的测试管脚后，转换到另一个相应测试项。上述进入SOC测试的方式，过于简单，使得SOC芯片信息和数据安全性受到很大的威胁，同时，转换测试项的方式繁琐，使得测试过程很不方便。

发明内容

本发明实施例提供一种电路测试控制方法和装置，以提高SOC芯片上数据的安全性。

本发明实施例提供下述技术方案：

第一方面，本发明实施例提供了一种电路测试控制方法，包括：

在进入测试模式后，接收第一测试口令，以及与所述第一测试口令对应的第一测试模式信号；

将所述第一测试口令与预设口令进行匹配，如果匹配成功，将所述第一测试模式信号输入片上系统SOC芯片，以便于对所述SOC芯片上所述第一测试模式信号对应的第一测试项进行测试。

可选的，当接收到的第一测试口令为不同的多条第一测试口令时，所述将第一测试口令与预设口令进行匹配，如果匹配成功，将所述第一测试模式信号输入所述片上系统SOC芯片具体为：

将所述不同的多条第一测试口令分别与预设口令进行匹配，如果全部匹配成功，将所述第一测试模式信号输入所述片上系统SOC芯片。

可选的，在对所述第一测试项测试结束后，所述方法还包括：

接收第二测试口令，以及与所述第二测试口令对应的第二测试模式信号；

将所述第二测试口令与所述预设口令进行匹配，如果匹配成功，将所述第二测试模式信号输入所述SOC芯片，以便于对所述SOC芯片上所述第二测试模式信号对应的第二测试项进行测试。

可选的，当接收到的第二测试口令为不同的多条第二测试口令时，所述将第二测试口令与预设口令进行匹配，如果匹配成功，将所述第二测试模式信号输入所述片上系统SOC芯片具体为：

将所述不同的多条第二测试口令分别与预设口令进行匹配，如果全部匹配成功，将所述第二测试模式信号输入所述片上系统SOC芯片。

可选的，在测试结束后，所述方法还包括：将所述测试模式切换为正常应用模式。

可选的，所述将测试模式切换为正常应用模式具体包括：通过控制所述SOC芯片上的保护链路的断开，将所述测试模式切换为正常应用模式。

第二方面，本发明实施例还提供了另一种电路测试控制方法，包括：

在进入测试模式后，接收多条测试口令，以及与所述多条测试口令对应的多个测试模式信号；

将所述多条测试口令中的每条测试口令分别与预设口令进行匹配，并将匹配成功的多条测试口令对应的多个测试模式信号并行输入到片上系统SOC芯片，以便于对所述SOC芯片上对应的多个测试项进行并行测试。。

第三方面，本发明实施例还提供了一种电路测试控制装置，包括：

第一接收单元：用于接收第一测试口令；

第二接收单元：用于接收与所述第一测试口令对应的第一测试模式信号；

匹配单元：用于将所述第一测试口令与预设口令进行匹配；

输入单元：用于在所述第一测试口令与预设口令匹配成功后，将所述第一测试模式信号输入所述片上系统SOC芯片，以便于对所述SOC芯片上所述第一测试模式信号对应的第一测试项进行测试。

可选的，所述第一接收单元接收到的第一测试口令为不同的多条第一测试口令时，所述匹配单元，还用于将所述不同的多条第一测试口令分别与预设口令进行匹配；所述输入单元：还用于在所述匹配单元将所述不同的多条第一测试口令分别与预设口令全部匹配成功时，将所述第一测试模式信号输入所述片上系统SOC芯片。

可选的，所述第一接收单元：还用于接收第二测试口令；

所述第二接收单元：还用于接收与所述第二测试口令对应的第二测试模式信号；

所述匹配单元：还用于将所述第二测试口令与预设口令进行匹配；

所述输入单元：还用于在所述第二测试口令与预设口令匹配成功后，将所述第二测试模式信号输入所述SOC芯片，以便于对所述SOC芯片上所述第二测试模式信号对应的第二测试项进行测试。

可选的，所述第一接收单元接收到的第二测试口令为不同的多条第二测试口令时，所述匹配单元，还用于将所述不同的多条第二测试口令分别与预设口令进行匹配；所述输入单元：还用于在所述匹配单元将所述不同的多条第二测试口令分别与预设口令全部匹配成功时，将所述第二测试模式信号输入所述片上系统SOC芯片。

可选的，还包括：

切换单元：用于在测试结束后，将所述测试模式切换为正常应用模式。

可选的，所述切换单元，具体用于在测试结束后，通过控制所述SOC芯片上的保护链路的断开，将所述测试模式切换为正常应用模式。

第四方面，本发明实施例还提供了另一种电路测试控制装置，包括：

第一接收单元：用于接收多条测试口令；

第二接收单元：用于接收与所述多条测试口令对应的多个测试模式信号；

匹配单元：用于将所述多条测试口令中的每条测试口令分别与预设口令进行匹配；

输入单元：用于将所述匹配单元匹配成功的多条测试口令对应的多个测试模式信号并行输入到片上系统SOC芯片，以便于对所述SOC芯片上对应的多个测试项进行并行测试。

由以上技术方案可知，本发明实施例所提供的电路测试控制方法及装置，需要输入测试口令，并且所述测试口令与预设口令相互匹配，测试模式信号才能输入SOC芯片对对应测试项进行测试，与现有技术相比，增加了启动SOC芯片测试项的条件，大大提高了SOC芯片上数据和信息的安全性。另外，通过改变测试口令和测试模式信号可以直接实现测试项的转换，或者，同时对多项测试项进行并行测试，使得测试过程更简洁、方便。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。

图1为本发明实施例提供的一种电路测试控制方法的流程图；

图2为本发明实施例提供的一种电路测试控制方法的另一流程图；

图3为本发明实施例提供的一种电路测试控制方法的又一流程图；

图4为本发明实施例提供的一种电路测试控制装置的结构示意图；

图5为本发明实施例提供的第二种电路测试控制装置的另一结构示意图；

图6为本发明提供的一种电路测试控制示例的电路连接示意图；

图7为图6中侦测电路的连接示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参见图1，为本发明实施例提供的第一种电路测试控制方法的流程图，所述电路测试控制方法包括以下步骤：

步骤101：在进入测试模式后，接收第一测试口令和第一测试模式信号；

需要指出的是，在该步骤中所述第一测试口令和所述第一测试模式信号可以不同时接收，通常先接收到第一测试口令后，将所述第一测试口令与所述预设口令进行匹配，所述第一测试口令与预设口令匹配成功后，如果接收到第一测试模式信号，将所述第一测试模式信号输入所述SOC芯片；当然，也可以先接收第一测试模式信号，之后，需要先将所述第一测试模式信号存储，如果接收到所述第一测试口令，在所述第一测试口令与预设口令匹配成功后，将所述存储的第一测试模式信号输入所述SOC芯片。

其中，SOC芯片的侦测电路，通过不同的管脚依次接收到所述第一测试口令和第一测试模式信号；或者依次接收到所述第一测试模式信号和第一测试口令。

步骤102：将所述第一测试口令与预设口令进行匹配；

其中，所述将第一测试口令与预设口令进行匹配，可以是，将所述接收到第一测试口令与预设口令通过比较器进行比较，如果比较器输出的结果相等，即匹配成功；如果比较器输出的结果不相等，则匹配不成功。

当然，本实施例并不限于这种匹配方式，还可以是其他的匹配方式。

步骤103：将所述第一测试模式信号输入片上系统SOC芯片，以便于对所述SOC芯片上所述第一测试模式信号对应的第一测试项进行测试。

该步骤中，当所述第一测试口令与预设口令匹配成功后，SOC芯片中的侦测电路才会将所述第一测试模式信号输入所述片上系统SOC芯片，所述第一测试模式信号输入所述SOC芯片后，启动对应的第一测试项，以便于对所述SOC芯片上所述第一测试模式信号对应的第一测试项进行测试。

本实施例所述的电路测试控制方法，利用测试口令与预设口令是否匹配，控制是否将测试模式信号输入SOC芯片，增加了启动测试项的条件，从而大大提高了SOC芯片的测试安全性。

另外，本实施例还包括另一种实施例，该实施例在如图1所述的实施例中，当接收到的第一测试口令为不同的多条第一测试口令时，所述将第一测试口令与预设口令进行匹配，如果匹配成功，将所述第一测试模式信号输入所述片上系统SOC芯片具体为：

将所述不同的多条第一测试口令分别与预设口令进行匹配，如果所述不同的多条第一测试口令全部匹配成功，则将所述第一测试模式信号输入所述片上系统SOC芯片，以便于对相应的测试项进行测试。

例如，如果所述SOC芯片包括4个管脚，其中，第1至第3管脚用来输入不同的测试口令，而第4管脚用来输入测试模式信号，当通过第1至第3管脚输入不同的3条测试口令分别与预设口令全部匹配成功时，才能将通过第4管脚输入的测试模式信号输入到所述片上系统SOC芯片上，以便于对所述SOC芯片上所述测试模式信号对应的测试项进行测试。

本发明实施例通过增加测试口令的复杂度（即通过多条测试口令匹配，并且在全部匹配成功），以增强SOC芯片上数据和信息的安全性。

还请参阅图2，为本发明实施例提供的一种电路测试控制方法的另一流程图，所述电路测试控制方法包括如下步骤：

步骤201：在进入测试模式后，接收第一测试口令；

其中，所述第一测试口令可以是一条测试口令，也可以是不同的多条测试口令（即不同的多条第一测试口令），本实施例不作限制。

步骤202：将所述第一测试口令与预设口令进行匹配；如果匹配成功，执行步骤203；否则，执行步骤205；

本实施例中，若所述第一测试口令与所述预设口令匹配成功，则继续执行对第一测试项的相关步骤；若所述第一测试口令与所述预设口令匹配不成功，则对第一测试项的测试无法进行，可以提示测试者重新输入测试口令，或者直接结束本次测试。

该步骤中，匹配的过程具体详见上述，在此不再赘述。

需要说明的，在该实施例中，如果第一测试口令是不同的多条第一测试口令，则需要将不同的多条第一测试口令分别与预设口令全部匹配成功时，才会执行步骤203；如果全部匹配不成功，才会执行步骤205。

步骤203：接收第一测试模式信号；

本实施例是以先接收第一测试口令，并在第一测试口令匹配成功后，再接收第一测试模式信号为例，但并不限于此。

接收测试者输入的第一测试模式信号，比如，通过终端设备输入等。

步骤204：将所述第一测试模式信号输入所述片上系统SOC芯片，以便于对所述SOC芯片上所述第一测试模式信号对应的第一测试项进行测试；

步骤205：结束本次测试，或提示用户重新输入第一测试口令，执行继续执行步骤201；

在对第一测试项测试完成后，如果测试者还想继续测试其他测试项，可以直接进行第二测试项的测试，即直接输入第二测试口令，并在第二测试口令匹配成功后，输入第二测试模式信号，以便于对第二测试项进行测试。也就是说，对于SOC芯片的侦测电路来说，在第一测试项结束后，如果接收到第二测试口令，会自动从第一测试项的测试模式切换为第二测试项的测试模式，即具体执行下述步骤：

步骤206：接收第二测试口令以及与所述第二测试口令对应的第二测试模式信号；

在该实施例中，所述第二测试口令可以是一条测试口令，也可以是不同的多条测试口令（即不同的多条第二测试口令）。

其中，接收第二测试口令以及与所述第二测试口令对应的第二测试模式信号可以同时接收，也可以不同时接收，与接收第一测试口令和对应的第一测试模式信号相同，具体详见上述，在此不再赘述。

需要指出的是，本实施例中，由于测试项的不同，所以测试口令也不相同，每条不同的测试口令可以对应不同的管脚，也可以对应相同的管脚，本实施例不作限制。

在进行不同项的测试中，不同项的测试模式信号可以通过一个管脚以串行的方式输入，比如，先输入第一测试项的第一测试模式信号，并且在第一测试项结束后，再输入第二测试项的第二测试模式信号，后续依次类推，直到可以完成所有的测试项。

步骤207：将所述第二测试口令与预设口令进行匹配；如果匹配成功，执行步骤208；否则，执行步骤209；

本实施例中，所述预设口令，是预先设定的，用于与接收到的测试模式口令相匹配，所述预设口令，可以根据需要适应性修改，比如，增加或减少等。

需要说明的，在该实施例中，如果第二测试口令是不同的多条第二测试口令，则需要在不同的多条第二测试口令与预设口令全部匹配成功时，才会执行步骤208；如果全部匹配不成功，才会执行步骤209。

步骤208：将所述第二测试模式信号输入所述SOC芯片，以便于对所述SOC芯片上所述第二测试模式信号对应的第二测试项进行测试；

步骤209：结束本次测试，并提示用户重新输入第二测试口令，之后，继续执行步骤206。

其中，在该实施例中，所述不同的多条第二测试口令与不同的多条第一测试口令可以相同，也可以不同，当然，也可以部分相同，本实施例不作限制。

上述实施例只是示例，本发明实施例所提供的电路测试控制方法，所接收的不同的测试口令不限于第一测试口令与第二测试口令，还可以包括多种测试口令，本实施例不作限制。

当然，所述不同的测试模式信号可以通过相同的测试管脚输入，也可以通过不同的管脚输入，在此不作限制。

本实施例所述方法，如果测试人员在完成当前测试项后，希望转换到另一种测试项，只需要输入正确的测试口令和相应的测试模式信号就能从一种测试项转换到另一种测试项；有效避免了在进行每次测试后需要对芯片下电，并重新上电后进行新的测试，即有效节省了测试时间。

需要指出的是，本实施例仅仅是以第一测试项和第二测试项两种测试项为示例进行描述，由于一片SOC芯片根据功能和用途，可以集成多种电路，也就存在多个测试项，需要对所有测试项分别进行测试，所以，本发明实施例所述的电路测试控制方法，并不限于对上述两种测试项的测试，可以对多个测试项进行测试，其测试方法如上述，此处不在赘述。

由本实施例所述方法可知，本发明实施例所述的电路测试控制方法，在一种测试项结束后，需要切换测试项时，只需输入正确的测试口令和对应的测试模式信号即可切换至下一个测试项，无需下电，方便，快捷。

需要指出的是，在测试结束后，为保证SOC芯片的正常使用，需要将所述测试模式切换为正常应用模式。

其中，所述将所述测试模式切换至正常应用模式，是通过切断所述SOC芯片上的保护链路，来将所述测试模式切换为正常应用模式的。

可选的，所述保护链路为保险丝或开关，或者是其他任意适合用作保护链路的装置或电路。

由以上所述，本发明实施例所提供的电路测试控制方法，输入测试口令，并且所述测试口令与预设口令相互匹配，测试模式信号才能输入SOC芯片对对应测试项进行测试，与现有技术相比，增加了进入SOC芯片测试模式的条件，大大提高了SOC芯片上数据和信息的安全性。同时，通过输入相应的测试口令和测试模式信号，可以直接实现测试项的转换，使得测试过程更简洁、方便。

本发明实施例通过增加测试口令的复杂度，以增强SOC芯片上数据和信息的安全性。

还请参阅图3，图3为本发明实施例提供的一种电路测试控制方法的又一流程图，所述电路测试控制方法包括：

步骤301：在进入测试模式后，接收多条测试口令，以及与所述多条测试口令对应的多个测试模式信号；

其中，测试者针对需要测试两条或者更多条测试项时，可以通过不同的管脚，并行输入相应的多条测试口令和相应的多个测试模式信号，所述多条测试口令可以按照任意顺序输入，所述多个测试模式信号也可以按照任意顺序输入，本发明对此不作限制，同时，测试者可以先输入所述多条测试口令，再输入多条测试模式信号，也可以先输入所述多条测试模式信号，再输入所述多条测试口令，在此不再赘述。

步骤302：将所述多条测试口令中的每条测试口令分别与预设口令进行匹配；如果匹配成功，执行步骤303；否则执行步骤304；

其中，每个测试项对应不同的测试口令，与每条测试口令相对应的预设口令不相同。

步骤303，将匹配成功的多条测试口令对应的多个测试模式信号并行输入到片上系统SOC芯片，以便于对所述SOC芯片上对应的多个测试项进行并行测试；

步骤304：结束本次测试，并提示用户重新输入匹配不成功的测试口令。

之后，如果接收到用户输入的测试口令，则重复上述过程。

需要指出的是，如果所接收到的多条测试口令全部匹配成功，与所述测试口令相对应的多个测试模式信号可以全部并行输入SOC芯片；当然，所述多条测试口令如果只有部分测试口令与相应的预设口令匹配成功，则先将匹配成功的部分测试口令相应的测试模式信号输入到SOC芯片，SOC芯片启动匹配成功的测试模式信号对应的测试项进行并行测试。例如，如果测试者输入4条测试口令，并对应输入4个测试模式信号，如果4条测试口令全部与预设口令匹配成功，则4个测试模式信号全部并行输入SOC芯片，并对相应的4项测试项进行并行测试；如果只有2条测试口令与预设口令匹配成功，则与其相对应的2条测试模式信号输入SOC芯片，并对相应的两项测试项进行并行测试，同时提示测试者，有两条测试口令未匹配成功，重新输入测试口令，或者进行其他测试。

其中，本实施例中，匹配成功的测试口令可以是一个，也可以是多个或者全部，本实施例不作限制。

本实施例所提供的电路测试控制方法，通过输入多条测试口令，并且并行输入多条测试模式信号，实现对SOC芯片内部多个测试项进行并行的测试，提高测试安全性的同时，大大提高了测试效率。

与以上所述实现方法相对应的，本发明实施例还提供了电路测试控制装置，如图4所示，为本发明实施例提供的第一种电路测试控制装置的结构示意图，所述电路测试控制装置包括：第一接收单元11、第二接收单元12、匹配单元13和输入单元14，其中，所述第一接收单元11，用于接收第一测试口令；所述第二接收单元12，用于接收与第一测试口令对应的第一测试模式信号；所述匹配单元13，用于将所述第一测试口令与预设口令进行匹配；所述输入单元14，用于在所述第一测试口令与预设口令匹配成功后，将所述第一测试模式信号输入所述片上系统SOC芯片，以便于对所述SOC芯片上所述第一测试模式信号对应的第一测试项进行测试。

可选的，所述第一接收单元和第二接收单元可以集成在一起，也可以独立部署，本实施例不作限制。

可选的，为了满足对SOC芯片中多个电路的测试，所述第一接收单元11，还用于接收第二测试口令；所述第二接收单元12：还用于接收与第二测试口令对应的第二测试模式信号；所述匹配单元13：还用于将所述第二测试口令与预设口令进行匹配；所述输入单元14：还用于在所述第二测试口令与预设口令匹配成功后，将所述第二测试模式信号输入所述SOC芯片，以便于对所述SOC芯片上所述第二测试模式信号对应的第二测试项进行测试。

所述第一接收单元11接收到的第一测试口令为不同的多条第一测试口令时，所述匹配单元13，还用于将所述不同的多条第一测试口令分别与预设口令进行匹配，所述输入单元14，还用于在所述匹配单元13将所述不同的多条第一测试口令分别与预设口令全部匹配成功时，将所述第一测试模式信号输入所述片上系统SOC芯片；同样的，所述第一接收单元11接收到的第二测试口令为不同的多条第二测试口令时，所述匹配单元13，还用于将所述不同的多条第二测试口令分别与预设口令进行匹配，所述输入单元14，还用于在所述匹配单元13将所述不同的多条第二测试口令分别与预设口令全部匹配成功时，将所述第二测试模式信号输入所述片上系统SOC芯片。

当然，本发明实施里所提供的电路测试控制装置不限于此，任何测试口令为不同的多条测试口令时，所述匹配单元，需要将不同的多条测试口令分别与预设口令进行匹配，所述输入单元，还用于在所述匹配单元将所述不同的多条测试口令分别与预设口令全部匹配成功时，将对应的测试模式信号输入所述片上系统SOC芯片，在此不再赘述。

需要指出的是，一片SOC芯片中根据用途和功能，可以集成多个电路，即可以存在多个测试项，需要对所有测试项进行测试，所述第一接收单元需要接收多种测试口令，而且每种测试口令还可以为不同的多条测试口令，每条测试口令需要与预设口令匹配，所以，相对应的，本实施例所述的电路测试控制装置，所述第一接收单元包含有多个接收管脚，每条接收管脚接收不同的测试口令；所述第二接收单元可以包含一个接收管脚也可以包含多个接收管脚。

所述装置中各个单元的功能和作用的实现过程详见上述方法中对应的实现过程，在此不再赘述。

还请参阅图5，为本发明实施例所提供的一种电路测试控制装置另一结构示意图，所述电路测试控制装置包括：第一接收单元21、第二接收单元22、匹配单元23、输入单元24、切换单元25，其中，所述第一接收单元21，用于接收第一测试口令；所述第二接收单元22，用于接收与所述第一测试口令对应的第一测试模式信号；所述匹配单元23，用于将所述第一测试口令与预设口令进行匹配；所述输入单元24，用于在所述第一测试口令与预设口令匹配成功后，将所述第一测试模式信号输入所述片上系统SOC芯片，以便于对所述SOC芯片上所述第一测试模式信号对应的第一测试项进行测试；所述切换单元25，用于在测试结束后，将所述测试模式切换为正常应用模式。

需要指出的是，本实施例所述第一接收单元21，包含多个接收管脚，每个接收管脚接收不同的测试口令，还可以接受其他测试口令，此处不再赘述；所述第二接收单元22，也不仅限于第一测试模式信号，还可以用于接收SOC芯片其他测试项的测试模式信号，所述第二接收单元可以包含一个或者多个接收管脚，此处不再赘述；相应的，所述匹配单元23，并不限于匹配第一测试口令和与之对应的预设口令，还对其他测试口令和预设口令进行匹配，此处不再赘述；相应的，所述输入单元24，也不限于在所述第一测试口令与所述预设口令匹配成功后，向所述SOC芯片输入第一测试模式信号，还可以在其他相应的测试口令与相应的预设口令匹配成功后，向所述SOC芯片输入其他测试模式信号，此处不再赘述。

此外，当所述接收到的第一测试口令为不同的多条第一测试口令时，所述第一接收单元通过不同的接收管脚接收不同的多条第一测试口令，所述匹配单元和所述输入单元也进行不同的处理，在此不再赘述。

可选的，所述切换单元25，在SOC芯片所有测试电路测试结束后，通过切断保护链路，将所述测试模式切换为正常应用模式。

可选的，所述保护链路为保险丝或开关，或者其他任意适合的装置或电路。

所述装置中各个单元的功能和作用的实现过程详见上述方法中对应的实现过程，在此不再赘述。

另外，本发明实施例还提供的一种电路测试控制装置，所述电路测试控制装置包括：第一接收单元、第二接收单元、匹配单元和输入单元，其中，所述第一接收单元，用于接收多条测试口令；所述第二接收单元，用于接收与所述多条测试口令对应的多个测试模式信号；所述匹配单元，用于将所述多条测试口令中的每条测试口令分别与预设口令进行匹配；所述输入单元，用于将匹配成功的多个测试口令对应的多条测试模式信号并行输入到片上系统SOC芯片，以便于对所述SOC芯片上对应的多个测试项进行并行测试。

其中，所述第一接收单元，通过多个管脚接收多条测试口令，每条测试口令对应相应的管脚，在此不再赘述。

需要指出的是，所述的多条测试模式信号并行输入SOC芯片，所以每个测试模式信号对应不同的管脚，所述第二接收单元包括多个接收管脚。

其中，所述匹配单元和所述输入单元的功能，与上述实施例中匹配单元和输入单元功能类似，在此不再赘述。

所述装置中各个单元的功能和作用的实现过程详见上述方法中对应的实现过程，在此不再赘述。

为了便于理解，下面以具体的实例来说明。

如图6所示，为本发明提供的一种电路测试控制示例的电路连接示意图，如图所示，保险丝与高电平端连通，测试控制电路1001启动，测试控制电路1001内部的侦测电路接收一个测试使能信号；以一种测试项为例，在测试模式下，首先，测试者通过IO端口向侦测电路输入测试口令，侦测电路在接收到测试者输入的测试口令后，与预设口令进行匹配，如果匹配成功，则将匹配成功的结果通过IO接口显示给测试者，测试者在看到所述匹配成功的结果后，通过IO端口输入测试模式信号，侦测电路接收到所述测试模式信号后，将所述测试模式信号输入SOC芯片，所述测试模式信号启动相应的测试项，并对其进行测试。

如果测试口令与预设口令匹配不成功，提示测试者测试口令输入错误，是否需要重新输入等操作，之后，测试者可以重新输入测试口令，也可以结束本次测试，或者，输入其他测试项的测试口令进行其他测试项的测试等。

其中，SOC芯片包含有N个测试项，每个测试项对应一条测试口令和一条测试模式信号，对每一个测试项进行测试时，输入相应的测试口令和测试模式信号，例如，对第一个测试项进行测试时，输入第一测试口令和第一测试模式信号；当前测试项测试结束后，切换测试模式时，例如，对第一测试项测试结束后切换至第二测试项，测试者通过IO端口输入第二测试口令和第二测试模式信号即可轻松切换。

测试完成后，切断保险丝，即下拉电阻，此时，侦测电路接收到的一个低电平测试使能信号，SOC芯片已经进入正常应用模式。

下面结合图7，对本发明电路测试控制方法进行详细说明。

图7为图6中侦测电路的连接示意图，测试使能信号为高低平，标示着当前为测试模式，以一种测试项为例，首先，侦测电路2001接收IO端口输入的测试口令，并将所述测试口令存储到移位寄存器中，比较器将移位寄存器中的测试口令与预设口令进行比较，比较值相等视为匹配成功，比较值与测试使能信号共同作用，打开“与”门，同时将匹配成功的结果显示给测试者，测试者此时输入测试模式信号，侦测电路2001将所述测试模式信号通过“与”门输入SOC芯片，启动相应的测试项，进行测试；如果匹配不成功，测试者接收到一个错误提示，测试终止，或者提示测试则重新输入测试口令，重新进行上述判断。当前测试项测试结束或者终止后，如果测试则需要对下一个测试项进行测试，测试者可以输入与测试项对应的测试口令和测试模式信号，其测试步骤与上述测试步骤相同，此处不再赘述。

需要指出的是，测试者在进行任以测试项的测试时，也可以先输入测试模式信号，再输入测试口令，侦测电路2001接收到测试模式信号后，将所述测试模式信号存储在移位寄存器，在所述测试口令与预设口令匹配成功后，打开“与”门，侦测电路2001将移位寄存器中的测试模式信号输入SOC电路，以便于测试模式信号对相应的测试项进行测试。

其中，根据SOC芯片的测试项数目，需要设置N条测试口令，每条测试口令都有与之对应的预设口令，每条预设口令都对应不同的IO端口，所以，侦测电路2001通过并行的方式接收测试口令；而对应的N项测试模式信号，通过一个IO端口串行输入。

当SOC芯片切换到正常应用模式后，侦测电路接收到的测试使能信号为低电平信号，即使测试口令与预设口令匹配成功，都无法打开“与”门。

本发明实施例所提供的电路测试控制方法及装置，通过输入测试口令，并且所述测试口令与预设口令相互匹配，测试模式信号才能输入SOC芯片对对应电路进行测试，与现有技术相比，增加了启动SOC芯片测试项的条件，大大提高了SOC芯片上数据和信息的安全性。同时，通过输入相应的测试口令和测试模式信号，可以直接实现测试项的转换，或者，同时对多项测试项进行并行测试，使得测试过程更简洁、方便。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (14)

1.一种电路测试控制方法，其特征在于，包括：

在进入测试模式后，接收第一测试口令，以及与所述第一测试口令对应的第一测试模式信号；

将所述第一测试口令与预设口令进行匹配，如果匹配成功，将所述第一测试模式信号输入片上系统SOC芯片，以便于对所述SOC芯片上所述第一测试模式信号对应的第一测试项进行测试。

2.如权利要求1所述的方法，其特征在于，当接收到的第一测试口令为不同的多条第一测试口令时，

所述将第一测试口令与预设口令进行匹配，如果匹配成功，将所述第一测试模式信号输入所述片上系统SOC芯片具体为：

将所述不同的多条第一测试口令分别与预设口令进行匹配，如果全部匹配成功，将所述第一测试模式信号输入所述片上系统SOC芯片。

3.如权利要求1所述的方法，其特征在于，在对所述第一测试项测试结束后，所述方法还包括：

接收第二测试口令，以及与所述第二测试口令对应的第二测试模式信号；

将所述第二测试口令与所述预设口令进行匹配，如果匹配成功，将所述第二测试模式信号输入所述SOC芯片，以便于对所述SOC芯片上所述第二测试模式信号对应的第二测试项进行测试。

4.如权利要求3所述的方法，其特征在于，当接收到的第二测试口令为不同的多条第二测试口令时，

所述将第二测试口令与预设口令进行匹配，如果匹配成功，将所述第二测试模式信号输入所述片上系统SOC芯片具体为：

将所述不同的多条第二测试口令分别与预设口令进行匹配，如果全部匹配成功，将所述第二测试模式信号输入所述片上系统SOC芯片。

5.如权利要求1至4任一项所述的方法，其特征在于，在测试结束后，所述方法还包括：将所述测试模式切换为正常应用模式。

6.如权利要求5所述的方法，其特征在于，所述将测试模式切换为正常应用模式具体包括：通过控制所述SOC芯片上的保护链路的断开，将所述测试模式切换为正常应用模式。

7.一种电路测试控制方法，其特征在于，包括：

在进入测试模式后，接收多条测试口令，以及与所述多条测试口令对应的多个测试模式信号；

将所述多条测试口令中的每条测试口令分别与预设口令进行匹配，并将匹配成功的多条测试口令对应的多个测试模式信号并行输入到片上系统SOC芯片，以便于对所述SOC芯片上对应的多个测试项进行并行测试。

8.一种电路测试控制装置，其特征在于，包括：

第一接收单元：用于接收第一测试口令；

第二接收单元：用于接收与所述第一测试口令对应的第一测试模式信号；

匹配单元：用于将所述第一测试口令与预设口令进行匹配；

输入单元：用于在所述第一测试口令与预设口令匹配成功后，将所述第一测试模式信号输入片上系统SOC芯片，以便于对所述SOC芯片上所述第一测试模式信号对应的第一测试项进行测试。

9.如权利要求8所述的电路测试控制装置，其特征在于，所述第一接收单元接收到的第一测试口令为不同的多条第一测试口令时，

所述匹配单元，还用于将所述不同的多条第一测试口令分别与预设口令进行匹配；

所述输入单元：还用于在所述匹配单元将所述不同的多条第一测试口令分别与预设口令全部匹配成功时，将所述第一测试模式信号输入所述片上系统SOC芯片。

10.如权利要求8所述的电路测试控制装置，其特征在于，

所述第一接收单元：还用于接收第二测试口令；

所述第二接收单元：还用于接收与所述第二测试口令对应的第二测试模式信号；

所述匹配单元：还用于将所述第二测试口令与预设口令进行匹配；

所述输入单元：还用于在所述第二测试口令与预设口令匹配成功后，将所述第二测试模式信号输入所述SOC芯片，以便于对所述SOC芯片上所述第二测试模式信号对应的第二测试项进行测试。

11.如权利要求10所述的电路测试控制装置，其特征在于，所述第一接收单元接收到的第二测试口令为不同的多条第二测试口令时，

所述匹配单元，还用于将所述不同的多条第二测试口令分别与预设口令进行匹配；

所述输入单元：还用于在所述匹配单元将所述不同的多条第二测试口令分别与预设口令全部匹配成功时，将所述第二测试模式信号输入所述片上系统SOC芯片。

12.如权利要求8至11任一项所述的电路测试控制装置，其特征在于，还包括：

切换单元：用于在测试结束后，将所述测试模式切换为正常应用模式。

13.如权利要求12所述的电路测试控制装置，其特征在于，所述切换单元，具体用于在测试结束后，通过控制所述SOC芯片上的保护链路的断开，将所述测试模式切换为正常应用模式。

14.一种电路测试控制装置，其特征在于，包括：

第一接收单元：用于接收多条测试口令；

第二接收单元：用于接收与所述多条测试口令对应的多个测试模式信号；

匹配单元：用于将所述多条测试口令中的每条测试口令分别与预设口令进行匹配；

输入单元：用于将所述匹配单元匹配成功的多条测试口令对应的多个测试模式信号并行输入到片上系统SOC芯片，以便于对所述SOC芯片上对应的多个测试项进行并行测试。