CN102955494A - 一种wlan芯片的时钟树实现方法和电路 - Google Patents

一种wlan芯片的时钟树实现方法和电路 Download PDF

Info

Publication number
CN102955494A
CN102955494A CN2011102556206A CN201110255620A CN102955494A CN 102955494 A CN102955494 A CN 102955494A CN 2011102556206 A CN2011102556206 A CN 2011102556206A CN 201110255620 A CN201110255620 A CN 201110255620A CN 102955494 A CN102955494 A CN 102955494A
Authority
CN
China
Prior art keywords
clock
wlan
cpu
frequency
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102556206A
Other languages
English (en)
Inventor
赵彦光
刘鹏
周卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing CEC Huada Electronic Design Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN2011102556206A priority Critical patent/CN102955494A/zh
Publication of CN102955494A publication Critical patent/CN102955494A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mobile Radio Communication Systems (AREA)

Abstract

本发明提供一种WLAN芯片的时钟树实现方法和电路。该时钟树主时钟为PLL的输出时钟，通过分频，得到两个同源时钟，一个供给CPU系统，一个供给WLAN系统，这两个时钟可以分别降频使用，频率变化时，不需要暂停时钟，完全动态调整。WLAN系统时钟还进一步细分为多个时钟。时钟树整体上插入两级时钟门控来控制功耗。

Description

一种WLAN芯片的时钟树实现方法和电路
技术领域
本发明涉及WLAN芯片中的时钟树实现方法，通过人工设计WLAN的芯片的主干时钟结构，确保整个芯片的时钟系统能够正常稳健的工作。
背景技术
WLAN芯片主要用于笔记本，便携式设备等领域，对功耗比较敏感。如何降低功耗是WLAN芯片设计必须认真对待的一个问题。时钟树设计作为低功耗设计的重要一环，不仅要兼顾系统功能、性能，还需要尽可能设计灵活，在系统负载不大的情况下，降频工作，同时关闭不需要工作的时钟。
发明内容
本发明提供了一种WLAN芯片的时钟树实现方法，实现了时钟低功耗设计，在时钟树中插入时钟门控用来控制芯片功耗，具体步骤如下：
(1)将WLAN芯片系统根时钟进行门控；
(2)对WLAN芯片系统的根时钟进行分频，分别得到CPU系统时钟和WLAN系统时钟；
(3)将WLAN系统时钟作进一步分频，得到WLAN总线时钟和WLAN系统各模块时钟；
(4)对CPU系统时钟、WLAN总线时钟和WLAN系统各模块时钟进行门控；
(5)当关闭WLAN芯片系统根时钟门控的使能时，WLAN芯片系统进入睡眠状态；当需要苏醒时，打开WLAN芯片系统根时钟门控的使能，WLAN芯片系统进入正常工作状态；
(6)CPU系统时钟、WLAN总线时钟和WLAN系统各模块时钟对应的模块不工作时，门控的使能信号自动关闭，而当需要对应模块工作时，门控的使能信号自动打开。
在功能方面，本时钟树分为两大时钟系统，两个系统频率可以根据系统需求，动态调节，在调节时，两个系统时钟相位必须保持不变。
在低功耗方面，本时钟树设计了两级时钟门控，即在系统时钟的根节点插入总的时钟门控，然后在两大时钟系统的页节点插入第二级门控。第一级总的时钟门控由系统低功耗控制电路来管理，第二级门控系统主要采用自适应技术来控制。时钟树实现电路包括锁相环PLL、一级时钟门控电路、分频器1、分频器2、二级时钟门控电路，其中：
由PLL产生系统根时钟，系统根时钟通过一级时钟门控电路后分支，系统根时钟通过分频器1后得到CPU系统时钟，系统根时钟通过分频器2得到WLAN系统时钟，将WLAN系统时钟作进一步分频，得到WLAN总线时钟和WLAN系统各模块时钟；当关闭一级时钟门控电路的使能时，系统进入睡眠状态；当需要苏醒时，第一级门控使能被打开，系统进入正常工作状态；
二级时钟门控电路分别对CPU系统时钟、WLAN总线时钟和WLAN系统各模块时钟插入门控单元，CPU系统时钟、WLAN总线时钟和WLAN系统各模块时钟对应的模块不工作时，门控单元的使能信号自动关闭，而当需要对应模块工作时，门控单元的使能信号自动打开。
CPU系统时钟的频率是WLAN总线时钟频率的整数倍。CPU系统时钟和WLAN系统时钟变频时，不需要关断时钟就能实现变频，且两个时钟系统的时钟保持同相。为了保证CPU系统时钟和WLAN系统时钟变频时两个系统时钟保持同相，CPU系统时钟的分频因子必须在WLAN总线时钟和WLAN系统各模块时钟上升沿同时到来的时刻才能更新，确保CPU系统时钟和WLAN系统时钟同相。
附图说明
图1是WLAN芯片的主时钟树结构。
图2是CPU时钟系统变频的时序。
具体实施方式
以下结合附图，具体说明本发明。以系统根时钟频率是480MHz，将WLAN系统时钟作进一步2分频，4分频，8分频为例。
如图1所示，系统根时钟由PLL产生，其中PLL的输入时钟是40MHz的clk_in_40m，PLL产生的时钟clk_pll为480MHz，通过时钟门控CG1后变为clk_pll_gated(480MHz)，clk_pll_gated分为两个分支，其中一个分支为CPU系统时钟，另外一个分支为WLAN系统时钟。clk_pll_gated时钟通过D1分频器(支持3～80整数分频)可以得到cpu的工作时钟clk_div_cpu_160m，该时钟最高工作频率为160MHz；clk_pll_gated时钟通过D2分频器(支持3～80整数分频)可以得到WLAN系统的最高频率时钟clk_div_160m，该时钟最高频率为160MHz，clk_div_160m时钟进一步2分频，4分频，8分频，得到时钟clk_div_80m，clk_div_40m，clk_div_20m。所有上述时钟都是同源同相位。
从图1中可以看到，还有第二级门控CG2，即对clk_div_cpu_160m，clk_div_160m，clk_div_80m，clk_div_40m，clk_div_20m都插入了门控单元，生成的门控时钟对应为clk_gated_cpu，c1k_gated_160m，clk_gated_80m，clk_gated_40m，clk_gated_20m。这些门控时钟都采用自适应系统，即对应模块不工作时，这些时钟都会被自动关闭，而当需要这些模块工作时，门控单元的使能信号会自动打开。图1中，第一级门控CG1的使能是由系统的功耗控制单元控制，当功耗控制单元控制芯片进入睡眠状态时，会关闭CG1，从而关闭整个时钟网络，当需要苏醒时，CG1被打开，整个时钟网络正常工作。
图1中，WLAN系统的2分频，4分频，8分频电路属于固定分频电路，其分频因子不可以改变。而D1和D2两个分频器，其分频因子都为3～80整数，系统可以根据需求，灵活改变该分频因子，但分频因子的改变必须保证cpu系统和WLAN系统的所有时钟同相位。如图2所示，cpu时钟系统的分频因子cpu_divider_parameter的改变有严格的限制，即该因子必须在clk_div_cpu_160m，clk_div_160m，clk_div_80m，clk_div_40m，clk_div_20m时钟上升沿同时到来的时刻(如图2A点所示)才能更新，这样才能确保两个系统所有时钟同相。同理，WLAN时钟系统分频因子wlan_divider_parameter改变也有同样的限制。通过这样的变频，cpu系统时钟和WLAN系统时钟可以实现动态的频率变换，而不需要关闭时钟后在进行频率变换。
以上公开的仅为本发明的几个具体实施例，但本发明的保护范围并不局限于此，任何本领域的技术人员能思之的变化都应落在本发明的保护范围内。

Claims (5)

1.一种WLAN芯片的时钟树实现方法，其特征在于在时钟树中插入时钟门控用来控制芯片功耗，具体步骤如下：
(1)将WLAN芯片系统根时钟进行门控；
(2)对WLAN芯片系统的根时钟进行分频，分别得到CPU系统时钟和WLAN系统时钟；
(3)将WLAN系统时钟作进一步分频，得到WLAN总线时钟和WLAN系统各模块时钟；
(4)对CPU系统时钟、WLAN总线时钟和WLAN系统各模块时钟进行门控；
(5)当关闭WLAN芯片系统根时钟门控的使能时，WLAN芯片系统进入睡眠状态；当需要苏醒时，打开WLAN芯片系统根时钟门控的使能，WLAN芯片系统进入正常工作状态；
(6)CPU系统时钟、WLAN总线时钟和WLAN系统各模块时钟对应的模块不工作时，门控的使能信号自动关闭，而当需要对应模块工作时，门控的使能信号自动打开。
2.一种WLAN芯片的时钟树实现电路，包括锁相环PLL、一级时钟门控电路、分频器1、分频器2、二级时钟门控电路，其中：
由PLL产生系统根时钟，系统根时钟通过一级时钟门控电路后分支，系统根时钟通过分频器1后得到CPU系统时钟，系统根时钟通过分频器2得到WLAN系统时钟，将WLAN系统时钟作进一步分频，得到WLAN总线时钟和WLAN系统各模块时钟；当关闭一级时钟门控电路的使能时，系统进入睡眠状态；当需要苏醒时，第一级门控使能被打开，系统进入正常工作状态；
二级时钟门控电路分别对CPU系统时钟、WLAN总线时钟和WLAN系统各模块时钟插入门控单元，CPU系统时钟、WLAN总线时钟和WLAN系统各模块时钟对应的模块不工作时，门控单元的使能信号自动关闭，而当需要对应模块工作时，门控单元的使能信号自动打开。
3.如权利要求2所述的一种WLAN芯片的时钟树实现电路，其特征在于CPU系统时钟的频率是WLAN总线时钟频率的整数倍。
4.如权利要求2所述的一种WLAN芯片的时钟树实现电路，其特征在于CPU系统时钟和WLAN系统时钟变频时，不需要关断时钟就能实现变频，且两个时钟系统的时钟保持同相。
5.如权利要求2或4所述的一种WLAN芯片的时钟树实现电路，其特征在于为了保证CPU系统时钟和WLAN系统时钟变频时两个系统时钟保持同相，CPU系统时钟的分频因子必须在WLAN总线时钟和WLAN系统各模块时钟上升沿同时到来的时刻才能更新，确保CPU系统时钟和WLAN系统时钟同相。
CN2011102556206A 2011-08-31 2011-08-31 一种wlan芯片的时钟树实现方法和电路 Pending CN102955494A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102556206A CN102955494A (zh) 2011-08-31 2011-08-31 一种wlan芯片的时钟树实现方法和电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102556206A CN102955494A (zh) 2011-08-31 2011-08-31 一种wlan芯片的时钟树实现方法和电路

Publications (1)

Publication Number Publication Date
CN102955494A true CN102955494A (zh) 2013-03-06

Family

ID=47764408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102556206A Pending CN102955494A (zh) 2011-08-31 2011-08-31 一种wlan芯片的时钟树实现方法和电路

Country Status (1)

Country Link
CN (1) CN102955494A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104320121A (zh) * 2014-09-30 2015-01-28 山东华芯半导体有限公司 一种延迟时间稳定的时钟树驱动电路
CN105743536A (zh) * 2014-12-10 2016-07-06 联芯科技有限公司 一种射频控制器及射频定时控制方法
CN106444965A (zh) * 2015-08-06 2017-02-22 三星电子株式会社 时钟管理单元、包括其的集成电路和管理时钟的方法
CN107437935A (zh) * 2017-07-31 2017-12-05 湖北三江航天红峰控制有限公司 一种同源同步时钟电路
CN108052156A (zh) * 2017-11-27 2018-05-18 中国电子科技集团公司第三十八研究所 一种基于门控技术的处理器时钟树架构及构建方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123007A (zh) * 2006-08-10 2008-02-13 北京握奇数据系统有限公司 基于wlan的etc系统车载单元的节能方法及装置
US20080267264A1 (en) * 2007-04-26 2008-10-30 Scranton Timothy F Low phase noise clock generator for device under test
CN101465740A (zh) * 2007-12-21 2009-06-24 北京中电华大电子设计有限责任公司 一种支持pci接口的wlan网卡芯片

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123007A (zh) * 2006-08-10 2008-02-13 北京握奇数据系统有限公司 基于wlan的etc系统车载单元的节能方法及装置
US20080267264A1 (en) * 2007-04-26 2008-10-30 Scranton Timothy F Low phase noise clock generator for device under test
CN101465740A (zh) * 2007-12-21 2009-06-24 北京中电华大电子设计有限责任公司 一种支持pci接口的wlan网卡芯片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘石壮: "《GPS基带处理芯片的低功耗设计》", 《万方学位论文》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104320121A (zh) * 2014-09-30 2015-01-28 山东华芯半导体有限公司 一种延迟时间稳定的时钟树驱动电路
CN105743536A (zh) * 2014-12-10 2016-07-06 联芯科技有限公司 一种射频控制器及射频定时控制方法
CN105743536B (zh) * 2014-12-10 2018-11-16 联芯科技有限公司 一种射频控制器及射频定时控制方法
CN106444965A (zh) * 2015-08-06 2017-02-22 三星电子株式会社 时钟管理单元、包括其的集成电路和管理时钟的方法
US10983551B2 (en) 2015-08-06 2021-04-20 Samsung Electronics Co., Ltd. Clock management unit, integrated circuit including the clock management unit, system on chip, and method of operating the system on chip
CN106444965B (zh) * 2015-08-06 2021-06-25 三星电子株式会社 时钟管理单元、包括其的集成电路和管理时钟的方法
CN107437935A (zh) * 2017-07-31 2017-12-05 湖北三江航天红峰控制有限公司 一种同源同步时钟电路
CN108052156A (zh) * 2017-11-27 2018-05-18 中国电子科技集团公司第三十八研究所 一种基于门控技术的处理器时钟树架构及构建方法

Similar Documents

Publication Publication Date Title
CN104854531B (zh) 时钟发生电路的重新配置
CN106873696B (zh) 一种自适应快速电源电压调节系统
CN102955494A (zh) 一种wlan芯片的时钟树实现方法和电路
CN204046406U (zh) 集成电路、计算机设备和集成在处理器中的电压调节器
CN203104407U (zh) 控制数字锁相环中的温度和电源电压漂移的装置和系统
CN102063144B (zh) 一种面向低功耗应用的动态电压调节系统及实现方法
US6809606B2 (en) Voltage ID based frequency control for clock generating circuit
US12045083B2 (en) Synchronization of a clock generator divider setting and multiple independent component clock divider settings
US10254823B2 (en) Power management using duty cycles
CN208384566U (zh) 一种同步触发脉冲信号再生装置
CN109510621A (zh) 一种自适应电压频率调节方法和装置
CN206193580U (zh) 一种ldo电路
CN103780078A (zh) 直流变换器数字并联均流方法及系统
CN103455077A (zh) 一种自适应调整电压的方法、装置及系统
US20210055921A1 (en) Digitally coordinated dynamically adaptable clock and voltage supply apparatus and method
US20220302918A1 (en) Apparatus and method to calibrate clock phase mismatches
CN108052156A (zh) 一种基于门控技术的处理器时钟树架构及构建方法
CN103218011B (zh) 基于soc芯片的时钟树结构的设计方法
TWI475355B (zh) 用於資料接收及傳輸之方法及相關之積體電路
CN104050140A (zh) 用于混合通道停转或无锁总线架构的方法、设备、系统
Bukreyev et al. Four monolithically integrated switched-capacitor DC–DC converters with dynamic capacitance sharing in 65-nm CMOS
CN110488911A (zh) 数字频率生成器及其状态切换方法
US12113442B2 (en) Stacked buck converter with inductor switching node pre-charge and conduction modulation control
US20220171718A1 (en) Shunt-series and series-shunt inductively peaked clock buffer, and asymmetric multiplexer and de-multiplexer
US11927982B2 (en) Keeper-free integrated clock gate circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130306

DD01 Delivery of document by public notice

Addressee: Gai Ana

Document name: Notification that Application Deemed not to be Proposed