CN102931305A - 一种led芯片及其制备方法 - Google Patents

一种led芯片及其制备方法 Download PDF

Info

Publication number
CN102931305A
CN102931305A CN2012104573376A CN201210457337A CN102931305A CN 102931305 A CN102931305 A CN 102931305A CN 2012104573376 A CN2012104573376 A CN 2012104573376A CN 201210457337 A CN201210457337 A CN 201210457337A CN 102931305 A CN102931305 A CN 102931305A
Authority
CN
China
Prior art keywords
layer
window
led chip
thickness
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104573376A
Other languages
English (en)
Other versions
CN102931305B (zh
Inventor
林志远
蔡正文
刘勇志
沈秉非
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo anxinmei Semiconductor Co.,Ltd.
Original Assignee
Hefei Irico Epilight Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Irico Epilight Technology Co Ltd filed Critical Hefei Irico Epilight Technology Co Ltd
Priority to CN201210457337.6A priority Critical patent/CN102931305B/zh
Publication of CN102931305A publication Critical patent/CN102931305A/zh
Application granted granted Critical
Publication of CN102931305B publication Critical patent/CN102931305B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

本发明提供一种LED芯片及其制备方法,提供一半导体衬底,依次在半导体衬底表面上外延生长布拉格反射层、发光外延结构、窗口缓冲层、窗口层,而后在窗口层上表面依次制作透明导电层和第一电极,并在半导体衬底的背面制作第二电极。与现有的在发光外延结构上使用单一窗口层的LED芯片而言,本发明增加一材料相同但厚度小于窗口层的窗口缓冲层,其中,该窗口缓冲层的外延生长温度及外延生长速率均小于窗口层,由于在低温低速的环境下外延生长,因此该窗口缓冲层的质量缺陷小于窗口层的质量缺陷,从而保证后续生长的窗口层质量缺陷降低,实现利用窗口层提升电流均匀扩散的同时减少窗口层的吸光的目的,从而进一步提高LED芯片的外部量子效率。

Description

一种LED芯片及其制备方法
技术领域
本发明属于光电子技术领域,涉及一种LED芯片及其制备方法。
背景技术
LED(Light Emitting Diode)芯片,也称为LED发光芯片,是LED灯的核心组件,是一种固态的半导体器件,它可以直接把电能转化为光能。LED芯片中位于衬底之上的发光结构主要由两部分组成,一部分是P型半导体,空穴为多数载流子,另一部分是N型半导体,电子为多数载流子,两种半导体连接起来时,形成P-N结。当电流通过导线作用于这个芯片的时候,电子就会被推向P区,在P-N结合区(如量子阱区)电子跟空穴复合,然后就会以光子的形式发出能量,这就是LED芯片发光的原理,其中,发出光的颜色依赖于光波长,且由形成P-N结的材料决定的。LED在生产过程中不要添加“汞”,也不需要充气,不需要玻璃外壳,抗冲击性好,抗震性好,不易破碎,便于运输,非常环保,被称为“绿色能源”。
最初LED用作仪器仪表的指示光源,后来各种光色的LED在交通信号灯和大面积显示屏中得到了广泛应用,产生了很好的经济效益和社会效益。汽车信号灯也是LED光源应用的重要领域。随着半导体科技的进步,现今的LED芯片已具备了高亮度的输出,加上LED芯片具有省电、体积小、低电压驱动、寿命非常长(普遍在5万至10万小时之间)等优点,因此,LED芯片已广泛地应用在显示器与照明等领域。不过,提高LED芯片的亮度,仍是改进LED芯片质量的主导方向。
为追求更好的LED芯片质量,现行的LED厂家在外延结构上使用单一的窗口层(window layer)用于提升电流均匀扩散的效果,从而提高LED芯片的外部量子效率。
不过,由于窗口层是LED芯片驱动电流注入的地方也是出光的地方,因此窗口层的厚度需要维持1μm以上,例如5μm或10μm。由于该厚度较大,因此外延生长窗口层时必须用高速的长晶速率来完成。高速长晶速率会对于窗口层的质量有所影响,特别是在外延结构和窗口层为两种不同材料时二者接触面上,由于材料的差异易使窗口层上形成表面突起(hillock)造成质量上的缺陷,导致窗口层吸光的情况发生,降低了LED芯片的外部量子效率。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种LED芯片及其制备方法,用于解决现有技术中窗口层的生长缺陷引起窗口层吸光导致LED芯片外部量子效率降低的问题。
为实现上述目的及其他相关目的,本发明提供一种LED芯片的制备方法,所述制备方法至少包括以下步骤:
1)提供一半导体衬底,依次在所述半导体衬底表面上外延生长N型外延层、有源层、及P型外延层,以形成发光外延结构;
2)在第一温度下,以第一流量通入Ga源,在所述发光外延层结构上表面外延生长具有第一厚度的P型GaP窗口缓冲层;
3)升高反应温度至第二温度后,以第二流量通入Ga源,在所述窗口缓冲层上表面外延生长具有第二厚度的P型GaP窗口层,其中,所述第二流量大于第一流量,所述第二厚度大于第一厚度,且所述第二厚度至少大于0.8μm;
4)在所述窗口层上表面依次制作透明导电层和第一电极,并在所述半导体衬底的背面制作第二电极。
可选地,所述步骤1)中在外延生长所述发光外延结构之前还包括以下步骤:在所述半导体衬底上外延生长由第一间接能隙材料层和第二间接能隙材料层组成的双层薄膜,以形成位于所述半导体衬底上表面的布拉格反射层,其中,所述第二间接能隙材料层的折射率大于第一间接能隙材料层的折射率。
可选地,所述双层薄膜为AlAs/AlxGa(1-x)As双层薄膜,x的范围是0.45~0.7,其中,第一间接能隙材料层AlAs形成于第二间接能隙材料层AlxGa(1-x)As之上。
可选地,所述双层薄膜为AlxGa(1-x)As/AlAs双层薄膜,x的范围是0.45~0.7,其中,第二间接能隙材料层AlxGa(1-x)As形成于第一间接能隙材料层AlAs之上。
可选地,所述布拉格反射层的反射波长的范围是550~750nm,所述第二间接能隙材料层AlxGa(1-x)As的x取值范围是0.45~0.6。
可选地,所述第一流量与第二流量的比值范围为0.1~0.6。
可选地,所述第一厚度范围为10nm~5μm,所述第二厚度范围为1~15μm。
可选地,所述第一厚度范围为10nm~1μm。
可选地,所述发光外延结构为III-V族化合物半导体材料,至少包括四元系AlGaInP。
本发明还提供一种LED芯片,所述LED芯片至少包括:
半导体衬底;
发光外延结构,位于所述半导体衬底上表面,由上至下依次包括P型外延层、有源层、及N型外延层;
窗口缓冲层,为具有第一厚度的P型GaP,形成于所述发光外延结构上表面;
窗口层,为具有第二厚度的P型GaP,形成于所述窗口缓冲层上表面,所述第二厚度大于第一厚度,且所述第二厚度至少大于0.8μm;;
透明导电层,形成于所述窗口层上表面。
第一电极,形成于所述透明导电层上表面;
第二电极,形成于所述半导体衬底的背面。
如上所述,本发明的LED芯片及其制备方法,具有以下有益效果:与现有的在发光外延结构上使用单一窗口层的LED芯片而言,本发明在LED芯片的发光外延结构和窗口层之间增加一材料相同但厚度小于窗口层的窗口缓冲层,其中,该窗口缓冲层的外延生长温度及外延生长速率均小于所述窗口层,由于在低温低速的环境下外延生长,因此该窗口缓冲层的质量缺陷小于窗口层的质量缺陷,又由于窗口层和窗口缓冲层为同种材料,从而保证后续生长的窗口层质量缺陷降低,实现利用窗口层提升电流均匀扩散的同时减少窗口层的吸光的目的,从而进一步提高LED芯片的外部量子效率。
附图说明
图1至图4显示为本发明LED芯片制备方法的各步骤的示意图,其中,图4也为本发明LED芯片的结构示意图。
图5a显示为现有技术中单一窗口层的扫描电镜(SEM)照片。
图5b显示为本发明中增加窗口缓冲层后的窗口层的扫描电镜(SEM)照片。
元件标号说明
1 半导体衬底
2布拉格反射层
21第一间接能隙材料层
22第二间接能隙材料层
3发光外延结构、
31P型外延层
32有源层
33N型外延层
4窗口缓冲层
5窗口层
6透明导电层
71第一电极
72第二电极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图4。需要说明的是,以下具体实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
现有技术中,为了追求更好的LED芯片质量,现行的LED厂家在外延结构上使用单一的窗口层(window layer)用于提升电流均匀扩散的效果,从而提高LED芯片的外部量子效率。不过,外延生长厚度较大的窗口层时必须用高速的长晶速率来完成,而高速长晶速率又会对于窗口层的质量有所影响,特别是在外延结构和窗口层为两种不同材料时二者接触面上,由于材料的差异易使窗口层上形成表面突起(hillock)造成质量上的缺陷,导致窗口层吸光的情况发生,降低了LED芯片的外部量子效率。
有鉴于此,本发明提供一种LED芯片及其制备方法,与现有的在发光外延结构上使用单一窗口层的LED芯片而言,本发明在LED芯片的发光外延结构和窗口层之间增加一材料相同但厚度小于窗口层的窗口缓冲层,其中,该窗口缓冲层的外延生长温度及外延生长速率均小于所述窗口层,由于在低温低速的环境下外延生长,因此该窗口缓冲层的质量缺陷小于窗口层的质量缺陷,又由于窗口层和窗口缓冲层为同种材料,从而保证后续生长的窗口层质量缺陷降低,实现利用窗口层提升电流均匀扩散的同时减少窗口层的吸光的目的,从而进一步提高LED芯片的外部量子效率。以下将详细阐述本发明的LED芯片及其制备方法的实施方式,使本领域技术人员不需要创造性劳动即可理解本发明。
实施例一
如图1至图4所示,本发明提供一种LED芯片的制备方法,所述制备方法至少包括以下步骤:
首先执行步骤1),提供一半导体衬底1,采用金属化学有机气相沉积方法(MOCVD),依次在所述半导体衬底表面上外延生长N型外延层33、有源层32、及P型外延层31,以形成发光外延结构3。其中,所述半导体衬底1为GaAs或Ge;所述有源层32为多量子阱结构;所述发光外延结构为III-V族化合物半导体材料,至少包括四元系AlGaInP。
需要说明的是,为了降低LED芯片的半导体衬底1对光的吸收,可以在半导体衬底1和发光外延结构3之间插入布拉格反射层,将部分射向衬底的光反射回去,从而增大整个LED芯片的出光效率。
因此,如图1所示,在所述步骤1)中,在外延生长所述发光外延结构3之前还包括以下外延生长布拉格反射层2的步骤,具体如下:在所述半导体衬底1上外延生长由第一间接能隙材料层21和第二间接能隙材料层22组成的双层薄膜,以形成位于所述半导体衬底上表面的布拉格反射层2,其中,所述第二间接能隙材料层的折射率大于第一间接能隙材料层的折射率,所述第一间接能隙材料层和第二间接能隙材料层的厚度相等且为其对应的反射光波长的四分之一。
其中,所述第一间接能隙材料层21为AlAs,第二间接能隙材料层22为AlxGa(1-x)As,因此,所述布拉格反射层2为AlAs/AlxGa(1-x)As双层薄膜或AlxGa(1-x)As /AlAs双层薄膜。当所述布拉格反射层2为AlAs/AlxGa(1-x)As双层薄膜时,第一间接能隙材料层AlAs形成于第二间接能隙材料层AlxGa(1-x)As之上,x的范围是0.45~0.7;当所述布拉格反射层2为AlxGa(1-x)As /AlAs双层薄膜时,第二间接能隙材料层AlxGa(1-x)As形成于第一间接能隙材料层AlAs之上,x的范围是0.45~0.7;所述第一间接能隙材料层AlAs和第二间接能隙材料层AlxGa(1-x)As的厚度相等且为其对应的反射光波长的四分之一。
进一步,当所述布拉格反射层2的反射波长的范围是550~750nm时,所述布拉格反射结构2中第二间接能隙材料层22为AlxGa(1-x)As,且x取值范围是0.45~0.6。
具体地,在本实施例一中,所述半导体衬底1为轻掺杂N型GaAs,其掺杂浓度小于1e18cm-2;所述布拉格反射层2外延生长在所述半导体衬底1上表面,其中,所述布拉格反射层2为AlAs/AlxGa(1-x)As双层薄膜,x取值范围是0.45~0.6,所述布拉格反射层2的反射波长的范围是550~750nm;所述发光外延结构3外延生长在所述布拉格反射层2上表面,P型外延层31为P型Al0.5In0.5P,N型外延层33为N型Al0.5In0.5P,所述有源层32(多量子阱结构)为(Aly1Ga1-y1)0.5In0.5P/(Aly2Ga1-y2)0.5In0.5P双层薄膜,其中,(Aly1Ga1-y1)0.5In0.5P层形成于(Aly2Ga1-y2)0.5In0.5P层上,0≤y2<y1≤1,优选地,0.55≤y1≤0.7,0≤y2≤0.4。
需要指出的是,在本实施例一中,P型外延层31 、有源层32及N型外延层33中限制In的含量与AlGa的含量相等,目的是使发光外延结构3与布拉格反射结构2晶格匹配,且同时发光外延结构3内部也保证晶格匹配。具体原因如下:在本实施例一中,布拉格反射结构2中,第一间接能隙材料层21为AlAs、第二间接能隙材料层22为AlxGa(1-x)As,发光外延结构3为III-V族化合物半导体材料,至少包括四元系AlGaInP,为了达到发光外延结构3与布拉格反射结构2晶格匹配的目的,则需要发光外延结构3中In的含量与AlGa的含量相等,同时,为满足发光外延结构3内部也晶格匹配,则在本实施例一中,发光外延结构3的材料为(AlyGa1-y)0.5In0.5P,其中,0≤y≤1。接着执行步骤2)。
在步骤2)中,如图2所示,采用金属化学有机气相沉积方法(MOCVD),在第一温度下,以第一流量通入Ga源,在所述发光外延层结构3上表面外延生长具有第一厚度的P型GaP窗口缓冲层4。其中,所述Ga源为TMGa 或TEGa,在本实施例一中,所示Ga源为TMGa;所述第一厚度范围为10nm~5μm,优选地,所述第一厚度范围为10nm~1μm,在本实施例一中,所述第一厚度为0.5~0.8μm;所述窗口缓冲层4为P型GaP目的是使所述窗口缓冲层材料的能隙高于发光外延结构中材料的能隙。
需要说明的是,在本实施例一中,外延生长所述窗口缓冲层4的温度可以与外延生长所述多量子阱结构的温度保持一致,也可以高于外延生长所述多量子阱结构的温度,只要保证外延生长所述窗口缓冲层4的温度(第一温度)低于后续预生长窗口层的生长温度(第二温度)即可。
在步骤3)中,如图3所示,采用金属化学有机气相沉积方法(MOCVD),升高反应温度至第二温度后,以大于第一流量的第二流量通入Ga源,在所述窗口缓冲层4上表面外延生长具有第二厚度的P型GaP窗口层5。其中,所述Ga源为TMGa 或TEGa,在本实施例一中,所示Ga源为TMGa;所述第一流量与第二流量的比值范围为0.1~0.6,在本实施例一中,所述流量比值优选为0.3~0.4;所述第二厚度大于第一厚度,且所述第二厚度至少大于0.8μm,优选地,所述第二厚度范围为1~15μm,在本实施例一中,所述第二厚度为3~5μm。
需要说明的是,增加Ga源的流量目的在于通过调整Ga源(TMGa 或TEGa)的流量来提高所示窗口层5外延生长的速率,从而满足生长厚度较大的窗口层的需要;另外,升高温度后再外延生长厚度较大的所述窗口层5,是为了使其在外延生长速率很大的情况下,进一步降低表面突起的产生,从而降低所述窗口层5的质量缺陷。
需要进一步说明的是,相较于传统的只在高温高速环境下外延生长单一窗口层而言,本发明先在低温低速的环境下外延生长质量缺陷较小的窗口缓冲层,而后在所述窗口缓冲层上继续外延生长同种材料的窗口层,保证了后续生长的窗口层质量缺陷也有所降低,如图5a和5b所示,图5b的窗口层的表面突起明显更少,即本发明增加了窗口缓冲层的窗口层的质量缺陷更小,从而实现了利用窗口层提升电流均匀扩散的同时减少窗口层的吸光的目的,进一步提高LED芯片的外部量子效率。
在步骤4)中,如图4所示,在所述窗口层5上表面依次制作透明导电层6和第一电极71,并在所述半导体衬底1的背面制作第二电极72。所述透明导电层6进一步使电流更均匀分布于所述窗口层5,其中,所述透明导电层6至少包括ITO(铟锡氧化物半导体);所述第一电极71至少包括CrAu合金;所述第二电极72为GeAuNi合金。
与现有的在发光外延结构上使用单一窗口层的LED芯片而言,本发明的LED芯片的制备方法,在LED芯片的发光外延结构和窗口层之间增加一材料相同但厚度小于窗口层的窗口缓冲层,其中,该窗口缓冲层的外延生长温度及外延生长速率均小于所述窗口层,由于在低温低速的环境下外延生长,因此该窗口缓冲层的质量缺陷小于窗口层的质量缺陷,又由于窗口层和窗口缓冲层为同种材料,从而保证后续生长的窗口层质量缺陷降低,实现利用窗口层提升电流均匀扩散的同时减少窗口层的吸光的目的,从而进一步提高LED芯片的外部量子效率。
实施例二
如图4所示,本发明还提供了一种依据所述LED芯片制备方法所获得的LED芯片,所述LED芯片至少包括:半导体衬底1、发光外延结构3、窗口缓冲层4、窗口层5、透明导电层6、第一电极71和第二电极72。在本实施例二中,所述LED芯片还包括位于所述半导体衬底1和发光外延结构3之间的布拉格反射层2。
所述半导体衬底1为GaAs或Ge,具体地,在本实施例二中,所述半导体衬底1为轻掺杂N型GaAs,其掺杂浓度小于1e18cm-2
需要说明的是,为了降低LED芯片的半导体衬底1对光的吸收,可以在半导体衬底1和发光外延结构3之间插入布拉格反射层2,将部分射向衬底的光反射回去,从而增大整个LED芯片的出光效率。
所述布拉格反射层2形成于所述半导体衬底1的上表面,其包括由第一间接能隙材料层21和第二间接能隙材料层22组成的双层薄膜,其中,所述第二间接能隙材料层22的折射率大于第一间接能隙材料层21的折射率,所述第一间接能隙材料层21和第二间接能隙材料层22的厚度相等且为其对应的反射光波长的四分之一。
其中,所述第一间接能隙材料层21为AlAs,第二间接能隙材料层22为AlxGa(1-x)As,因此,所述布拉格反射层2为AlAs/AlxGa(1-x)As双层薄膜或AlxGa(1-x)As /AlAs双层薄膜。当所述布拉格反射层2为AlAs/AlxGa(1-x)As双层薄膜时,第一间接能隙材料层AlAs形成于第二间接能隙材料层AlxGa(1-x)As之上,x的范围是0.45~0.7;当所述布拉格反射层2为AlxGa(1-x)As /AlAs双层薄膜时,第二间接能隙材料层AlxGa(1-x)As形成于第一间接能隙材料层AlAs之上,x的范围是0.45~0.7;所述第一间接能隙材料层AlAs和第二间接能隙材料层AlxGa(1-x)As的厚度相等且为其对应的反射光波长的四分之一。
进一步,当所述布拉格反射层2的反射波长的范围是550~750nm时,所述布拉格反射结构2中第二间接能隙材料层22为AlxGa(1-x)As,且x取值范围是0.45~0.6。
具体地,在本实施例二中,如图4所示,所述布拉格反射层2为AlAs/AlxGa(1-x)As双层薄膜,x取值范围是0.45~0.6,所述布拉格反射层2的反射波长的范围是550~750nm。
所述发光外延结构3位于所述半导体衬底上表面,由上至下依次包括P型外延层31、有源层32、及N型外延层33。其中,所述有源层32为多量子阱结构;所述发光外延结构为III-V族化合物半导体材料,至少包括四元系AlGaInP。
具体地,在本实施例二中,如图4所示,由于所述布拉格反射层2形成于所述半导体衬底1上表面,因此所述发光外延结构3形成于所述布拉格反射层2的上表面;P型外延层31为P型Al0.5In0.5P,N型外延层33为N型Al0.5In0.5P,所述有源层32(多量子阱结构)为(Aly1Ga1-y1)0.5In0.5P/(Aly2Ga1-y2)0.5In0.5P双层薄膜,其中,(Aly1Ga1-y1)0.5In0.5P层形成于(Aly2Ga1-y2)0.5In0.5P层上,0≤y2<y1≤1,优选地,0.55≤y1≤0.7,0≤y2≤0.4。
需要指出的是,在本实施例二中,P型外延层31 、有源层32及N型外延层33中限制In的含量与AlGa的含量相等,目的是使发光外延结构3与布拉格反射结构2晶格匹配,且同时发光外延结构3内部也保证晶格匹配。具体原因如下:在本实施例二中,布拉格反射结构2中,第一间接能隙材料层21为AlAs、第二间接能隙材料层22为AlxGa(1-x)As,发光外延结构3为III-V族化合物半导体材料,至少包括四元系AlGaInP,为了达到发光外延结构3与布拉格反射结构2晶格匹配的目的,则需要发光外延结构3中In的含量与AlGa的含量相等,同时,为满足发光外延结构3内部也晶格匹配,则在本实施例二中,发光外延结构3的材料为(AlyGa1-y)0.5In0.5P,其中,0≤y≤1。
所述窗口缓冲层4为具有第一厚度的P型GaP,形成于所述发光外延结构3上表面。所述第一厚度范围为10nm~5μm,优选地,所述第一厚度范围为10nm~1μm,在本实施例二中,所述第一厚度为0.5~0.8μm;所述窗口缓冲层4为P型GaP目的是使所述窗口缓冲层材料的能隙高于发光外延结构中材料的能隙。
所述窗口层5为具有第二厚度的与所述窗口缓冲层4同材料的P型GaP,形成于所述窗口缓冲层4上表面,所述第二厚度大于第一厚度,且所述第二厚度至少大于0.8μm,优选地,所述第二厚度范围为1~15μm,在本实施例二中,所述第二厚度为3~5μm。
需要说明的是,相较于传统的单一窗口层而言,本发明的LED芯片中,所述窗口缓冲层4由于在前述方法中低温低速的环境下外延生长形成的,因此所述窗口缓冲层4质量缺陷较小的,又由于所述窗口层5是在所述质量缺陷较小的窗口缓冲层上继续外延生长而获得的,因此保证了所述窗口层5的质量缺陷也有所降低,如图5a和5b所示,图5b的窗口层的表面突起明显更少,即本发明增加了窗口缓冲层的窗口层的质量缺陷更小,从而实现了利用窗口层提升电流均匀扩散的同时减少窗口层的吸光的目的,进一步提高LED芯片的外部量子效率。
所述透明导电层6形成于所述窗口层5上表面,进一步使电流更均匀分布于所述窗口层5,其中,所述透明导电层6至少包括ITO(铟锡氧化物半导体)。
由于LED芯片是一种电致发光器件,因此需要在发光材料表面制作电极,从电极注入电流来驱动LED芯片发光。所述第一电极71形成于所述透明导电层6的上表面,且覆盖部分透明导电层5,所述第一电极71至少包括CrAu合金;第二电极62形成于所述半导体衬底1的背面,所述第二电极72为GeAuNi合金。
综上所述,本发明的LED芯片及其制备方法,具有以下有益效果:与现有的在发光外延结构上使用单一窗口层的LED芯片而言,本发明在LED芯片的发光外延结构和窗口层之间增加一材料相同但厚度小于窗口层的窗口缓冲层,其中,该窗口缓冲层的外延生长温度及外延生长速率均小于所述窗口层,由于在低温低速的环境下外延生长,因此该窗口缓冲层的质量缺陷小于窗口层的质量缺陷,又由于窗口层和窗口缓冲层为同种材料,从而保证后续生长的窗口层质量缺陷降低,实现利用窗口层提升电流均匀扩散的同时减少窗口层的吸光的目的,从而进一步提高LED芯片的外部量子效率。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种LED芯片的制备方法,其特征在于,所述制备方法至少包括以下步骤:
1)提供一半导体衬底,依次在所述半导体衬底表面上外延生长N型外延层、有源层、及P型外延层,以形成发光外延结构;
2)在第一温度下,以第一流量通入Ga源,在所述发光外延层结构上表面外延生长具有第一厚度的P型GaP窗口缓冲层;
3)升高反应温度至第二温度后,以第二流量通入Ga源,在所述窗口缓冲层上表面外延生长具有第二厚度的P型GaP窗口层,其中,所述第二流量大于第一流量,所述第二厚度大于第一厚度,且所述第二厚度至少大于0.8μm;
4)在所述窗口层上表面依次制作透明导电层和第一电极,并在所述半导体衬底的背面制作第二电极。
2.根据权利要求1所述的LED芯片的制备方法,其特征在于:所述步骤1)中在外延生长所述发光外延结构之前还包括以下步骤:在所述半导体衬底上外延生长由第一间接能隙材料层和第二间接能隙材料层组成的双层薄膜,以形成位于所述半导体衬底上表面的布拉格反射层,其中,所述第二间接能隙材料层的折射率大于第一间接能隙材料层的折射率。
3.根据权利要求2所述的LED芯片的制备方法,其特征在于:所述双层薄膜为AlAs/AlxGa(1-x)As双层薄膜,x的范围是0.45~0.7,其中,第一间接能隙材料层AlAs形成于第二间接能隙材料层AlxGa(1-x)As之上。
4.根据权利要求2所述的LED芯片的制备方法,其特征在于:所述双层薄膜为AlxGa(1-x)As/AlAs双层薄膜,x的范围是0.45~0.7,其中,第二间接能隙材料层AlxGa(1-x)As形成于第一间接能隙材料层AlAs之上。
5.根据权利要求3或4所述的LED芯片的制备方法,其特征在于:所述布拉格反射层的反射波长的范围是550~750nm,所述第二间接能隙材料层AlxGa(1-x)As的x取值范围是0.45~0.6。
6.根据权利要求1所述的LED芯片的制备方法,其特征在于:所述第一流量与第二流量的比值范围为0.1~0.6。
7.根据权利要求1所述的LED芯片的制备方法,其特征在于:所述第一厚度范围为10nm~5μm,所述第二厚度范围为1~15μm。
8.根据权利要求7所述的LED芯片的制备方法,其特征在于:所述第一厚度范围为10nm~1μm。
9.根据权利要求1或2所述的LED芯片的制备方法,其特征在于:所述发光外延结构为III-V族化合物半导体材料,至少包括四元系AlGaInP。
10.一种LED芯片,其特征在于,所述LED芯片至少包括:
半导体衬底;
发光外延结构,位于所述半导体衬底上表面,由上至下依次包括P型外延层、有源层、及N型外延层;
窗口缓冲层,为具有第一厚度的P型GaP,形成于所述发光外延结构上表面;
窗口层,为具有第二厚度的P型GaP,形成于所述窗口缓冲层上表面,所述第二厚度大于第一厚度,且所述第二厚度至少大于0.8μm;;
透明导电层,形成于所述窗口层上表面。
第一电极,形成于所述透明导电层上表面;
第二电极,形成于所述半导体衬底的背面。
CN201210457337.6A 2012-11-15 2012-11-15 一种led芯片及其制备方法 Active CN102931305B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210457337.6A CN102931305B (zh) 2012-11-15 2012-11-15 一种led芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210457337.6A CN102931305B (zh) 2012-11-15 2012-11-15 一种led芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN102931305A true CN102931305A (zh) 2013-02-13
CN102931305B CN102931305B (zh) 2015-06-17

Family

ID=47646061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210457337.6A Active CN102931305B (zh) 2012-11-15 2012-11-15 一种led芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN102931305B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500781A (zh) * 2013-09-30 2014-01-08 山西飞虹微纳米光电科技有限公司 一种高效率的AlGaInP发光二极管外延片及其制备方法
CN105633229A (zh) * 2016-03-17 2016-06-01 天津三安光电有限公司 发光二极管及其制作方法
TWI817724B (zh) * 2022-09-19 2023-10-01 錼創顯示科技股份有限公司 微型發光元件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771122A (zh) * 2010-01-18 2010-07-07 山东华光光电子有限公司 具有电子空穴双重限制的AlGaInP系LED及其制备方法
CN101807649A (zh) * 2010-03-19 2010-08-18 厦门市三安光电科技有限公司 具有引入粗化层的高亮度铝镓铟磷基发光二极管及其制作方法
US20110037049A1 (en) * 2009-08-17 2011-02-17 Koichi Tachibana Nitride semiconductor light-emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110037049A1 (en) * 2009-08-17 2011-02-17 Koichi Tachibana Nitride semiconductor light-emitting device
CN101771122A (zh) * 2010-01-18 2010-07-07 山东华光光电子有限公司 具有电子空穴双重限制的AlGaInP系LED及其制备方法
CN101807649A (zh) * 2010-03-19 2010-08-18 厦门市三安光电科技有限公司 具有引入粗化层的高亮度铝镓铟磷基发光二极管及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500781A (zh) * 2013-09-30 2014-01-08 山西飞虹微纳米光电科技有限公司 一种高效率的AlGaInP发光二极管外延片及其制备方法
CN103500781B (zh) * 2013-09-30 2016-08-10 山西飞虹微纳米光电科技有限公司 一种高效率的AlGaInP发光二极管外延片及其制备方法
CN105633229A (zh) * 2016-03-17 2016-06-01 天津三安光电有限公司 发光二极管及其制作方法
CN105633229B (zh) * 2016-03-17 2020-05-12 天津三安光电有限公司 发光二极管及其制作方法
TWI817724B (zh) * 2022-09-19 2023-10-01 錼創顯示科技股份有限公司 微型發光元件

Also Published As

Publication number Publication date
CN102931305B (zh) 2015-06-17

Similar Documents

Publication Publication Date Title
US6809341B2 (en) Light-emitting diode with enhanced brightness and method for fabricating the same
CN102751410B (zh) 具有阶梯式电流阻挡结构的led芯片及其制作方法
US7265374B2 (en) Light emitting semiconductor device
CN102157654B (zh) 基于双面凹孔衬底及组分渐变缓冲层的倒装led芯片
CN101222009A (zh) 发光二极管
CN102856453A (zh) 具有布拉格反射结构的四元系led芯片
CN104966769A (zh) 一种具有双光子晶体结构的量子点发光二极管
CN104157763B (zh) 一种发光二极管外延片及其制造方法
CN103700735A (zh) 一种发光二极管及其制造方法
CN106711302B (zh) 一种倒装发光二极管芯片及其制作方法
CN102637782A (zh) 一种提高光提取效率发光二极管的制作方法
CN102931305B (zh) 一种led芯片及其制备方法
CN104091871A (zh) 一种发光二极管外延片及其制造方法
CN100369280C (zh) 发光半导体器件及其形成方法
CN203607447U (zh) Led芯片
CN103715319B (zh) 一种发光二极管及其制作方法
CN104900778A (zh) 一种发光二极管外延片的生长方法及外延片
CN102683521B (zh) 发光二极管的制造方法
CN1271966A (zh) 一种用氧化锌作为高亮度发光二极管芯片窗口层的生产方法
CN101055906A (zh) 高亮度发光二极管及其制造方法
CN201119048Y (zh) AlGaInP-LED微显示器件
CN104701428A (zh) 一种降低led二极管电压的外延方法
CN104425669A (zh) 发光二极管及其制作方法
KR101280866B1 (ko) 도핑된 ZnO 층을 포함하는 발광소자 및 그 제조방법
CN202797056U (zh) 一种氮化镓发光二极管结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210226

Address after: Room 110-7, building 3, 290 Xingci 1st Road, Hangzhou Bay New District, Ningbo City, Zhejiang Province, 315336

Patentee after: Ningbo anxinmei Semiconductor Co.,Ltd.

Address before: 230011 Industrial Park, Xinzhan District, Hefei City, Anhui Province

Patentee before: HEFEI IRICO EPILIGHT TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right