CN102916665B - 基于数字域同步锁相算法的双相数字式锁相放大器 - Google Patents

Abstract

本发明涉及一种双相数字式锁相放大器(见图1)及所用的数字锁相算法。可以用来检测微弱电流信号，实现自动跟踪滤波，同步锁相功能。本发明解决现有锁相放大器体积大、存在温漂，与计算机连接进行自动测控时速度慢的问题。其主要技术特征，通过微弱小电流信号通过精密的IV转换电路，经过9阶RLC混合型高通滤波器，在与2个接法相反的低噪声仪表运放相接，在仪表运放后端分别接上8阶RLC混合型低通滤波器，两个低通滤波器输出的信号构成一个差分信号。同时参考信号经过锁相环90°移相器，输出两个位相相差90°的TTL方波。用数据采集卡采集这三路信号，送入至PC机。在PC机上应用本发明的双相数字域同步锁相算法(见图2)，进行信号处理与滤波。

Description

基于数字域同步锁相算法的双相数字式锁相放大器

技术领域

本发明涉及一种双相数字式锁相放大器及所用的数字锁相算法，用来检测太赫兹时域光谱仪差分探测器输出的微弱电流信号，也可用在其他微弱信号检测领域。

背景技术

锁相放大器在微弱信号检测领域应用广泛，市场所售大部分国外所产锁相放大器例如PE7265，SR830等典型的通用锁相放大器，其体积过于庞大，不便于集成于系统。如果需要进行自动化测试设备，类似PE7265、SR830等型号的锁相放大器会由于通讯速度的限制，使整个系统的速度变慢。

有很多机构或公司也研究了各种锁相放大器。下列一一剖析各锁相放大器的特点。a、巩祥鹏(公开号CN1885043，中科院电子学研究所)等人所申请发明，应用AD630芯片实现的单项式模拟锁相放大器。此种类型的模拟锁相放大器存在温度漂移等问题。b、李刚(公开号CN102332878A，天津大学)等人，申请的锁相放大器，为双相数字式锁相放大器，但其需预知所要采集信号的频率。如果输入信号频率变化，就需要动态调整系统的采样率。c、王自鑫(CN102045036A，中山大学，一种数字锁相放大器)等人申请发明，采用的是CORDIC算法产生对应的参考信号，然后通过乘法器进行检波，且采用IIR滤波器进行后级的低通滤波，可能会造成信号的微小振荡。模拟式锁相放大器，如果温度变化会产生漂移。模拟式采用AD630芯片的同步解调是直接在模拟电路上实现的，而其他的例如CD502R3等乘法鉴相器芯片，所得的信噪比没有同步解调获得的信噪比高。所能查到的关于锁相放大器的专利文献中的文件，如果信号的输入频率有变化，那么在输入信号端的滤波器没有自适应或者自跟踪的进行滤波的功能。

发明内容

本发明为解决在太赫兹时域光谱仪等一些精密仪器中，需要用到小型化锁相放大器的问题，并且满足仪器快速响应的需求。解决太赫兹时域光谱仪中由于斩波器输出的频率的抖动或者漂移，引起相位漂移的问题。

本发明提供了一种小型双相数字式锁相放大器，所述数字式锁相放大器包括前端信号调理电路，锁相环90°移相器，数据采集卡DAQ，及一种数字域双相同步锁相算法等(见图6)。

本发明通过以下技术方案实现其发明目的。

所述双相数字式锁相放大器，有两个输入端，一个输入夹杂噪声和干扰的微弱电流信号(简称S_in端)，另一个输入和信号频率相同的TTL占空比为50％的方波参考信号(简称S_ref端)。这里的微弱电流信号可以由一个光电差分二极管输入进来(见图1所示双相数字式锁相放大器前端信号调理模块图)。S_in端输入的微弱电流经过精密的IV变换电路，在通过一个9阶RLC混合型高通滤波器(见图说明书附图2)。这个9阶RLC混合型高通滤波器，低频截止带宽为2000Hz，频率小于200Hz的干扰能衰减到-140dB以下。在将通过高通滤波器后的信号，分别送入，两路，但接法反相的高精密低噪声仪表放大器。两路仪表放大器后端在分别接上8阶无源RLC混合型低通滤波器，这两个低通滤波器的截止频率都为10KHz。同时两路仪表放大器将信号放大100倍。通过低通滤波器输出的两个信号构成1组差分信号，这样能够提高系统的动态范围和共模抑制比。同时参考信号通过锁相环90°移相器后，其变为与原信号频率相同但相位相隔90°的方波。这样从前端信号调理处理的信号有三个，分别为一组差分信号，2个相位差为90°的方波，但频率与差分信号的频率相同的三路信号。通过数据采集卡DAQ采集此三路信号，并送入PC机。PC机通过锁相核心算法，将微弱信号的输入的幅度和虚部提取出来。此节前端信号调理电路的模块图可见图1、图2、图3、图4。

本发明设计的9阶RLC高通滤波器(见图2)，中阻尼电阻值比较小，噪声也就小。此处应用LC滤波不对电路引入额外噪声而其他引入运放和RC滤波的电路会有额外的噪声。9阶的混合式RLC滤波器，为了实现对周围低频干扰更大的衰减。

本发明中所提及锁相环90°跟踪式移相器(见图4)，由CD4046构成数字式锁相环，锁相环的信号环路端由1个CD4013，二D触发器，连接，将锁相放大器VCO输出的信号频率提至原信号的4倍，然后从CD4013中的第一个D触发器，Q1和Q1非端将信号引出(此信号频率为需检测信号的2倍)，输出到第二个CD4013的2个D触发器上，这样通过第二个CD4013的Q1和Q2引脚输出的为相位相隔90°的方波信号，频率与原参考信号相同。本发明的锁相环能自动的跟踪信号，响应迅速，并同时对输入的参考信号进行滤波。这样就解决了，参考信号变化带来的移相问题。本发明的CD4046设置的信号跟踪范围在1K-100KHz之间。如果应用其他数字式锁相环以及2D触发器，也可以实现频率更高的锁相环90°移相器。

本发明的数字域同步锁相算法(见图5)，如下，输入的三路信号通过数据采集卡进行同步采集，采样率为f_S，此f_S大于输入信号频率的10倍以上。差分信号通过差分的接法接入至数据采集卡的ADC输入端。在PC机上，先从参考信号中提取出基频信号，此基频信号与输入信号的频率相等。以此基频信号为中心频率，构建一个窄带跟踪式数字滤波器，对要检测的那一路信号进行窄带带通滤波，窄带带通滤波器选择加汉宁窗具有200个抽头的中心带宽默认为60Hz的带通滤波器。相位相隔90°的方波信号进行采集后，将方波信号调整为振幅为+-1的两路方波信号，然后分别将两路方波信号与经过中心窄带滤波的信号进行相乘(此处即是数字域同步锁相)，得到新的两路信号，这两路信号在分别经过加了汉宁窗的、中心抽头为50的FIR型低通滤波器。然后将此次经过滤波的所有采样数据进行求平均值，所得出的两个数值即为输入信号的实部和虚部，通过换算可得到振幅和相位或者进行更多处理。利用PC的性能高、计算快，达到实现双相数字锁相放大器的目的。本发明的积分时间常数由每次的采样数N_s确定。具体公式采样数除以采样率，N_s÷f_S。例如采样率为100Ksps，每次采集1K的数据，那么锁相放大器的积分时间就为10ms。本发明中的数字域双相同步锁相算法，应用G语言(LabVIEW)，C或C++语言、MatLab等都能实现。

本发明优点在于，前端信号调理全部采用低噪声原则进行设计。IV转换模块所用的运放，采用的是超低偏置电流运放AD8665，其偏置电流低至1pA以下。9阶的混合型RLC高通滤波，以及8阶的混合型RLC低通滤波器，不引入额外的噪声，且滤波效果优秀。通过将高通滤波输出的信号，分成两路，反相接到对应的超低噪声仪表运放上，能够给信号提供更高的共模抑止比。其中选用的超低噪声仪表运放型号为AD8429，噪声低至1nV/√Hz，且具有超低的谐波失真，进一步提升系统的信号噪声。通过NI公司的USB6251DAQ数据采集卡，对前端信号调理电路和锁相环90°移相器输出的信号进行采集。由于USB6251DAQ体积小，能实现8路同步采集，100KHz以上的采样速率，且具有16位的分辨率，因此本发明所述的设计体积比较小。锁相环90°跟踪移相器，能够解决由于参考信号的频率抖动，所带来的相位抖动问题，且不用预调相位。这也是通过数据采集卡采集三路信号直接送入PC机，用PC机来处理采集的数据，并做滤波和锁相算法，比传统的FPGA或DSP速度快。用PC机进行数据的处理能够更好与一些自动化测试设备进行无缝衔接。

附图说明

下面结合附图及实施方式对本发明作进一步详细说明：

图1为：双相数字式锁相放大器前端信号调理模块图。

图2为：9阶RLC混合型高通滤波器。图中VSIGIN为IV转换电路后的信号输入端。HPSIG+和HPSIG-为9阶RLC混合型高通滤波器滤波后的信号，它们分别接在两个接法相反的低噪声仪表运放上。

图3为：前端信号调理具体实施电路。

图4为：锁相环90°移相器，即图3中的90°shifter。用CD4066锁相环和2片CD4013二D触发器设计。

图5为：数字域双相同步算法模块图。

图6为：双相数字式锁相放大器模块图。

图7为：应用G语言实现数字域双相同步锁相算法程序背框图。

具体实施方式

根据图1的模块图所示的原理框图和信号走向，根据图2、图3、图4的具体电路图来设计电路，其中包含一个前端信号调理电路和锁相环90°移相器电路。按照图6所示的模块图，进行信号链的传递。从前端信号调理电路输出的一路差分信号和锁相环90°移相器输出的2路相差90°相位的信号，分别连接至USB6251DAQ的AD0、AD1、AD2端，其中AD0采用差分输入，AD1和AD2分别采用RSE的接法(即单端输入接法)。USB6251将采集的数据送至PC机上。根据图5中所示的数字域双相同步锁相算法，对采集的数据进行滤波和数字域双相同步锁相，处理信号，算出信号的实部、虚部以及幅度和相位。本发明具体实施方式处理算法应用G语言(LabVIEW)，程序背框图见图7。

Claims (3)

1.一种双相数字式锁相放大器，由前端微弱信号调理电路、锁相环90°移相器、采样率≥10倍输入信号频率的多路同步数据采集卡、计算机组成；其中，前端微弱信号调理电路包含AD8665运放和AD8429运放，锁相环90°移相器包含CD4046和CD4013，计算机包含带通滤波器和低通滤波器；其特征在于：

锁相环90°移相器产生2路位相相差90°的参考信号，前端微弱信号调理电路产生一路差分信号，数据采集卡将同步采集进的2路位相相差90°的参考信号和一路差分信号送入计算机；

计算机实时提取其中一路参考信号的基频，然后利用此基频实时调整带通滤波器的中心频率，用来滤除差分信号的带外噪声，此带通滤波器为FIR型带通滤波器；

计算机将2路位相相差90°的参考信号TTL方波变换成幅度只有+1和-1大小的两种幅值的方波；

经过带通滤波器的差分信号再分别与经过变换的两个幅值为+-1的方波进行相乘，相乘后的信号分别通过各路的FIR型低通滤波器，然后计算机求取低通滤波器输出信号的平均值，得到原始信号的实部和虚部。

2.根据权利要求1所述的双相数字式锁相放大器，其特征在于，前端微弱信号调理电路还包括9阶RLC高通滤波器和8阶RLC低通滤波器，该前端微弱信号调理电路将输入的微弱电流信号转换为电压信号，且输出为差分电压信号。

3.根据权利要求1所述的双相数字式锁相放大器，其特征在于，锁相环90°移相器使用CD4046作为锁相环电路，自动跟踪参考信号的频率，使用一个CD4013放在锁相环的反馈回路里，将CD4046里的VCO的频率进行4倍频，得到输入参考信号频率的4倍频信号，然后通过另一个CD4013与前一个CD4013具有2倍于参考信号频率的2个D触发器输出端相接，通过连线使第2个CD4013的D触发器输出端，输出位相相差90°的2路TTL方波信号，作为下一级的两个参考信号。