CN102915286A - 数据高速传输电路和方法 - Google Patents
数据高速传输电路和方法 Download PDFInfo
- Publication number
- CN102915286A CN102915286A CN201110219809XA CN201110219809A CN102915286A CN 102915286 A CN102915286 A CN 102915286A CN 201110219809X A CN201110219809X A CN 201110219809XA CN 201110219809 A CN201110219809 A CN 201110219809A CN 102915286 A CN102915286 A CN 102915286A
- Authority
- CN
- China
- Prior art keywords
- data
- buffer
- access controller
- address
- main process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Abstract
一种数据高速传输电路,包括一控制单元、一数据处理单元和一数据存储单元,所述数据处理单元包括一中断模块和一主处理芯片,所述中断模块连接到所述控制单元,并可接收所述控制单元发出的一中断信号,所述数据处理单元还包括一存取控制器、一第一缓存器和一第二缓存器,所述主处理芯片开启所述存取控制器,所述存取控制器根据所述中断信号中的起地址和止地址读取所述数据存储单元的数据,并将其循环存入所述第一缓存器和第二缓存器,所述主处理芯片在所述第一缓存器保存数据时将所述第二缓存器中的数据输出,所述主处理芯片在所述第二缓存器保存数据时将所述第一缓存器中的数据输出;本发明还包括一种数据高速传输方法。
Description
技术领域
本发明涉及一种高速传输数据的电路和方法。
背景技术
近年来随着数字技术和多媒体技术的发展,越来越多的具有高清晰度、高保真性及高品质的影音产品被用户所接受,这些多媒体产品画面清晰、声音动听悦耳,给用户带来了很好的享受,也同时给播放这些多媒体产品的播放器提出了更高的要求,若播放器的数据处理速度不够,就可能使播放的画面的质量下降,通常的方法是给播放器配备高速度的处理芯片,但是这样往往会提高其成本。
发明内容
鉴于以上内容,有必要提供一种低成本且可高速传输数据的电路和方法。
一种数据高速传输电路,包括一控制单元、一数据处理单元和一数据存储单元,所述数据处理单元包括一中断模块和一主处理芯片,所述中断模块连接到所述控制单元,并可接收所述控制单元发出的一中断信号,所述数据处理单元还包括一存取控制器、一第一缓存器和一第二缓存器,所述主处理芯片在所述中断模块接收到所述中断信号后开启所述存取控制器,所述存取控制器根据所述中断信号中的起地址和止地址读取所述数据存储单元对应位置处的数据,并将读取出的数据循环存入所述第一缓存器和第二缓存器,所述主处理芯片在所述第一缓存器保存数据时将所述第二缓存器中的数据输出,所述主处理芯片在所述第二缓存器保存数据时将所述第一缓存器中的数据输出。
一种数据高速传输方法,包括以下步骤:
一中断模块接收到一中断指令,并将所述中断指令传送给一主处理芯片;
所述主处理芯片开启一存取控制器,并将所述中断指令中的起地址和止地址传送给所述存取控制器;
所述存取控制器根据所述起地址和止地址读取一数据存储单元对应位置处的数据,并将读取出的数据存入所述第一缓存器,同时所述主处理芯片将所述第二缓存器中的数据输出;
所述第一缓存器被存满后,所述存取控制器将读取的数据存入所述第二缓存器,同时所述主处理芯片将所述第一缓存器中的数据输出;及
所述第二缓存器被存满后,所述存取控制器将读取的数据存入所述第一缓存器,依次循环直至读取到所述止地址处。
相较于现有技术,本发明数据高速传输电路和方法循环读取第一缓存器和第二缓存器中的数据,加快了其处理效率,从而能高速地完成数据的传输。
附图说明
图1是本发明数据高速传输电路的一实施例的框图。
图2A和2B是本发明数据高速传输方法的一实施例的流程图。
主要元件符号说明
数据处理单元 | 20 |
中断模块 | 21 |
存取控制器 | 22 |
第一信道 | 221 |
第二信道 | 223 |
主处理芯片 | 23 |
第一缓存器 | 24 |
第二缓存器 | 25 |
接口控制器 | 26 |
第一总线 | 271 |
第二总线 | 272 |
控制单元 | 40 |
数据存储单元 | 50 |
显示单元 | 60 |
第一片选引脚 | P1 |
第二片选引脚 | P2 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1,本发明数据高速传输电路一较佳实施例包括一数据处理单元20、一控制单元40、一数据存储单元50和一显示单元60,该数据处理单元20分别连接到该控制单元40、该数据存储单元50和该显示单元60。
该数据处理单元20包括一中断模块21、一存取控制器22、一主处理芯片23、一第一缓存器24、一第二缓存器25和一接口控制器26。
该接口控制器26连接到该数据存储单元50,该数据存储单元50中存有数据,该数据处理单元20可通过该接口控制器26读取该数据存储单元50中的数据。
该中断模块21连接到该控制单元40,该中断模块21可接收该控制单元40发出的中断指令,例如当该控制单元40要让数据处理单元20读取该数据存储单元50某一处的数据时,该控制单元40发出一中断指令到该数据处理单元20,且中断指令中包括了需要读取的数据在数据存储单元50中的起地址和止地址,则数据处理单元20会响应该中断指令而读取数据存储单元50中对应地址处的数据。
该主处理芯片23连接到该中断模块21,该主处理芯片23还连接到该存取控制器22,当主处理芯片23从中断模块21接收该中断指令后,主处理芯片23开启并初始化该存取控制器22,主处理芯片23还将中断指令中的起地址和止地址传送给该存取控制器22。
该存取控制器22包括一第一信道221和一第二信道223,该第一信道221和第二信道223均连接到该接口控制器26,该第一信道221通过一第一总线271连接到该第一缓存器24和该第二缓存器25,该存取控制器22可通过第二信道223将起地址和止地址传送给该接口控制器26,该接口控制器26从起地址处依次读取数据存储单元50对应地址处的数据,并将数据通过第一信道221传送给第一缓存器24或第二缓存器25;该存取控制器22设有一第一片选引脚P1和一第二片选引脚P2,该第一片选引脚P1和第二片选引脚P2分别连接到该主处理芯片23,当该第一片选引脚P1为低电平时,该存取控制器22选中该第一缓存器24,并将接口控制器26读取的数据存储到该第一缓存器24中;当该第二片选引脚P2为低电平时,该存取控制器22选中该第二缓存器25,并将接口控制器26读取的数据存储到该第二缓存器25中。
该第一缓存器24和第二缓存器25分别通过一第二总线272连接到该显示单元60,该主处理芯片23通过该第二总线272连接到该第一缓存器24和第二缓存器25,该主处理芯片23可读取该第一缓存器24或第二缓存器25中的数据并将其传送给该显示单元60,该显示单元60显示对应的信息。
该存取控制器22和该主处理芯片23工作时,该存取控制器22先将第一片选引脚P1设为低电平,将第二片选引脚P2设为高电平,则接口控制器26读取的数据先存入第一缓存器24中,当第一缓存器24被存满后,该存取控制器22将第一片选引脚P1设为高电平,将第二片选引脚P2设为低电平,则接口控制器26读取的数据存入第二缓存器25中,同时主处理芯片23侦测到第一片选引脚P1为高电平而将第一缓存器24中的数据通过第二总线272传送给显示单元60;然后当第二缓存器25被存满后,该存取控制器22将第一片选引脚P1设为低电平,将第二片选引脚P2设为高电平,则接口控制器26读取的数据存入第一缓存器24中,同时主处理芯片23侦测到第二片选引脚P2为高电平而将第二缓存器25中的数据通过第二总线272传送给显示单元60,依次循环直至接口控制器26完成读取操作,上述读写控制方法能使主处理芯片23循环读取第一缓存器24和第二缓存器25中的数据,加快了其处理效率,从而能高速地完成数据的传输。
请参阅图2A和2B,其为本发明数据高速传输电路传输数据的流程图,其包括如下步骤:
步骤S201,中断模块21接受到控制单元40发出的一中断指令,并将该中断指令传送给该主处理芯片23,然后到步骤S202。
步骤S202,该主处理芯片23开启并初始化该存取控制器22,并将中断指令中的起地址和止地址传送给该存取控制器22,然后到步骤S203。
步骤S203,该存取控制器22通过第二信道223将要读取的数据的起地址和止地址传送给该接口控制器26,该接口控制器26从起地址处依次读取数据存储单元50对应地址处的数据,然后到步骤S204。
步骤S204,该存取控制器22将第一片选引脚P1设为低电平,将该第二片选引脚P2设为高电平,然后到步骤S205。
步骤S205,该接口控制器26将读取的数据通过第一信道221存入第一缓存器24;该主处理芯片23将第二缓存器25中的数据通过第二总线272传送给显示单元60,然后到步骤S206。
步骤S206,查看该接口控制器26是否读到了止地址,若读到了,到步骤S212,若没有,到步骤S207。
步骤S207,查看第一缓存器24是否被存满,若存满了,到步骤S208,若没有则到步骤S205。
步骤S208,该存取控制器22将第一片选引脚P1设为高电平,将该第二片选引脚P2设为低电平,然后到步骤S209。
步骤S209,该接口控制器26将读取的数据通过第一信道221存入第二缓存器25;该主处理芯片23将第一缓存器24中的数据通过第二总线272传送给显示单元60,然后到步骤S210。
步骤S210,查看该接口控制器26是否读到了止地址,若读到了,到步骤S212,若没有,到步骤S211。
步骤S211,查看第二缓存器25是否被存满,若存满了,到步骤S204,若没有则到步骤S209。
步骤S212,数据传输操作完成。
Claims (10)
1.一种数据高速传输电路,包括一控制单元、一数据处理单元和一数据存储单元,所述数据处理单元包括一中断模块和一主处理芯片,所述中断模块连接到所述控制单元,并可接收所述控制单元发出的一中断信号,其特征在于:所述数据处理单元还包括一存取控制器、一第一缓存器和一第二缓存器,所述主处理芯片在所述中断模块接收到所述中断信号后开启所述存取控制器,所述存取控制器根据所述中断信号中的起地址和止地址读取所述数据存储单元对应位置处的数据,并将读取出的数据循环存入所述第一缓存器和第二缓存器,所述主处理芯片在所述第一缓存器保存数据时将所述第二缓存器中的数据输出,所述主处理芯片在所述第二缓存器保存数据时将所述第一缓存器中的数据输出。
2.如权利要求1所述的数据高速传输电路,其特征在于:所述存取控制器设有一第一片选引脚和一第二片选引脚,在所述第一片选引脚为低电平且第二片选引脚为高电平时,数据被保存到所述第一缓存器;在所述第一片选引脚为高电平且第二片选引脚为低电平时,数据被保存到所述第二缓存器。
3.如权利要求2所述的数据高速传输电路,其特征在于:所述主处理芯片在侦测到所述第一片选引脚为高电平时将所述第一缓存器中的数据输出,在侦测到所述第二片选引脚为高电平时将所述第二缓存器中的数据输出。
4.如权利要求1所述的数据高速传输电路,其特征在于:所述数据处理单元还包括一连接在所述存取控制器和所述数据存储单元之间的接口控制器。
5.如权利要求4所述的数据高速传输电路,其特征在于:所述存取控制器包括一第一信道,所述接口控制器通过所述第一信道将读取的数据传送给所述第一缓存器或所述第二缓存器。
6.如权利要求5所述的数据高速传输电路,其特征在于:所述存取控制器包括一第二信道,所述存取控制器通过所述第二信道将所述起地址和止地址传送给所述接口控制器,所述接口控制器根据所述起地址和止地址读取数据。
7.如权利要求1所述的数据高速传输电路,其特征在于:所述数据高速传输电路还包括一显示单元,所述数据处理单元将所述第一缓存器或第二缓存器中的数据输出给所述显示单元进行显示。
8.一种数据高速传输方法,包括以下步骤:
一中断模块接收到一中断指令,并将所述中断指令传送给一主处理芯片;
所述主处理芯片开启一存取控制器,并将所述中断指令中的起地址和止地址传送给所述存取控制器;
所述存取控制器根据所述起地址和止地址读取一数据存储单元对应位置处的数据,并将读取出的数据存入所述第一缓存器,同时所述主处理芯片将所述第二缓存器中的数据输出;
所述第一缓存器被存满后,所述存取控制器将读取的数据存入所述第二缓存器,同时所述主处理芯片将所述第一缓存器中的数据输出;及
所述第二缓存器被存满后,所述存取控制器将读取的数据存入所述第一缓存器,依次循环直至读取到所述止地址处。
9.如权利要求8所述的数据高速传输方法,其特征在于:所述存取控制器设有一第一片选引脚和一第二片选引脚,在所述第一片选引脚为低电平且第二片选引脚为高电平时,数据被保存到所述第一缓存器;在所述第一片选引脚为高电平且第二片选引脚为低电平时,数据被保存到所述第二缓存器。
10.如权利要求9所述的数据高速传输方法,其特征在于:所述主处理芯片在侦测到所述第一片选引脚为高电平时将所述第一缓存器中的数据输出,在侦测到所述第二片选引脚为高电平时将所述第二缓存器中的数据输出。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110219809XA CN102915286A (zh) | 2011-08-02 | 2011-08-02 | 数据高速传输电路和方法 |
TW100127874A TW201308089A (zh) | 2011-08-02 | 2011-08-05 | 資料高速傳輸電路與方法 |
US13/527,663 US20130036275A1 (en) | 2011-08-02 | 2012-06-20 | Circuit and method for rapidly transmitting data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110219809XA CN102915286A (zh) | 2011-08-02 | 2011-08-02 | 数据高速传输电路和方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102915286A true CN102915286A (zh) | 2013-02-06 |
Family
ID=47613658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110219809XA Pending CN102915286A (zh) | 2011-08-02 | 2011-08-02 | 数据高速传输电路和方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20130036275A1 (zh) |
CN (1) | CN102915286A (zh) |
TW (1) | TW201308089A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111459851A (zh) * | 2020-03-16 | 2020-07-28 | 北京百度网讯科技有限公司 | 缓存存储空间调整方法、装置、电子设备和存储介质 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI591533B (zh) * | 2016-11-25 | 2017-07-11 | 慧榮科技股份有限公司 | 可用於資料儲存裝置之資料儲存方法與資料回復程序、以及採用這些方法的資料儲存裝置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07129139A (ja) * | 1993-11-05 | 1995-05-19 | Fujitsu Ltd | 表示装置 |
-
2011
- 2011-08-02 CN CN201110219809XA patent/CN102915286A/zh active Pending
- 2011-08-05 TW TW100127874A patent/TW201308089A/zh unknown
-
2012
- 2012-06-20 US US13/527,663 patent/US20130036275A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111459851A (zh) * | 2020-03-16 | 2020-07-28 | 北京百度网讯科技有限公司 | 缓存存储空间调整方法、装置、电子设备和存储介质 |
Also Published As
Publication number | Publication date |
---|---|
TW201308089A (zh) | 2013-02-16 |
US20130036275A1 (en) | 2013-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107548558B (zh) | 源装置及其控制方法以及宿装置及其图像质量改善处理方法 | |
CN102025934B (zh) | 基于AXI总线的数字电视SoC的存储控制方法 | |
EP2538342A2 (en) | Configurable buffer allocation for multi-format video processing | |
CN103686314A (zh) | 采用高清视频通道传输多路标清视频的解复用装置及方法 | |
TWI470437B (zh) | 擷取串列輸入資料的裝置及方法 | |
CN103475927A (zh) | 在线视频实时变速播放方法及系统 | |
CN106375835B (zh) | 一种流媒体播放方法及设备 | |
CN101998074A (zh) | 具备点读功能的电视机及其实现方法 | |
CN100452854C (zh) | 媒体播放器及其控制方法以及媒体播放系统 | |
CN102915286A (zh) | 数据高速传输电路和方法 | |
US6664459B2 (en) | Music file recording/reproducing module | |
CN103745682B (zh) | 一种异步级联的方法 | |
CN105491368A (zh) | 基于fpga的4k裸眼3d一体机及其播放视频的方法 | |
TWI632816B (zh) | 具有能源節約的連續資料遞送技術 | |
CN104519403A (zh) | 一种音频控制装置及方法 | |
CN106294265A (zh) | 一种usb声卡和智能设备之间的音频数据传输方法 | |
CN106454471A (zh) | 一种终端设备的音画同步方法及装置 | |
CN109743475A (zh) | 多路直播的导播装置 | |
CN105472464B (zh) | 电视终端及其数据播放方法 | |
CN100525376C (zh) | 一种多功能电视机 | |
CN201928361U (zh) | 一种带电脑的数字电视接收终端 | |
CN204231583U (zh) | 一种可同步、异步控制播放的led显示屏 | |
CN101316331A (zh) | 具备电视影音输入及输出功能的扩充装置 | |
KR20030010086A (ko) | 프로그램 저장 방법 및 이에 적합한 저장 장치 | |
CN213522342U (zh) | 一种车载多媒体播放控制芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130206 |
|
WD01 | Invention patent application deemed withdrawn after publication |