CN102891221B

CN102891221B - 半导体元件结构与其分离方法

Info

Publication number: CN102891221B
Application number: CN201110202905.3A
Authority: CN
Inventors: 陈世益; 林敬倍; 徐子杰; 许嘉良
Original assignee: Epistar Corp
Current assignee: Epistar Corp
Filing date: 2011-07-20
Publication date: 2016-12-14
Anticipated expiration: 2031-07-20

Abstract

本发明公开一种半导体元件结构的分离方法，包括提供基板，具有第一表面与相对于第一表面的第二表面；形成多个间隔的半导体外延叠层于第一表面上；形成图案化光致抗蚀剂层覆盖基板相对于上述间隔的半导体外延叠层的第二表面；以物理方式沿着第二表面未被图案化光致抗蚀剂层覆盖的部分侵蚀并裂开基板；以及分离上述间隔的半导体外延叠层以形成多个半导体元件结构。

Description

半导体元件结构与其分离方法

技术领域

本发明涉及一种半导体元件结构及其分离方法，尤其是涉及一种具有高出光效率的半导体元件结构及其分离方法。

背景技术

随着科技日新月异，半导体光电元件在信息的传输以及能量的转换上有极大的贡献。以系统的运用为例，例如光纤通信、光学储存及军事系统等，半导体光电元件皆能有所发挥。以能量的转换方式进行区分，半导体光电元件一般可分为三类：将电能转换为光的放射，如发光二极管及激光二极管；将光的信号转换为电的信号，如光检测器；将光的辐射能转换为电能，如太阳能电池。

在上述的半导体光电元件之中，元件的基板扮演着非常重要的角色。形成半导体光电元件所必要的半导体外延叠层皆生长于基板之上，并通过基板产生支持的作用。因此，选择一个适合的生长基板，往往成为决定半导体光电元件中元件生长品质的重要因素。

然而，有时一个好的元件生长基板并不一定是一个好的元件承载基板。以发光二极管为例，在已知的红光元件工艺中，为了提升元件的生长品质，会选择晶格常数与半导体外延叠层较为接近但不透明的砷化镓基板作为生长基板。然而，对于以放光为操作目的的发光二极管元件而言，在操作过程之中，不透明的生长基板却会造成元件的出光效率下降。

为了满足半导体光电元件对于生长基板与承载基板不同需求条件的要求，基板的转移技术于是因应而生。亦即，半导体外延叠层先于生长基板上进行生长，再将生长完成的半导体外延叠层转移至透明的承载基板，以利后续工艺进行。在半导体外延叠层与承载基板结合之后，切割分离半导体外延结构以形成单独的半导体光电元件。

已知切割基板分离半导体外延叠层的方式以激光切割方式为主。然而，激光切割基板与半导体外延叠层时因激光与基板及半导体外延叠层间的化学反应而产生不透明的激光副产物，进而造成后续制成的半导体光电元件亮度递减。若以蚀刻液去除激光副产物，半导体外延叠层表面往往也会同时被蚀刻液所破坏，使元件的良率下降。就目前而言，如何有效地切割基板分离半导体元件结构，是研究的方向之一。

发明内容

本发明提供一种半导体元件结构及其分离方法，尤其是关于一种产物具有高出光效率的半导体元件结构及其分离方法。

本发明的实施例提供一种半导体元件结构的分离方法，包括提供生长基板，具有第一表面与相对于第一表面的第二表面；形成多个间隔的半导体元件结构于第一表面上；形成图案化光致抗蚀剂层覆盖生长基板相对于上述间隔的半导体元件结构的第二表面；以物理方式沿着第二表面未被图案化光致抗蚀剂层覆盖的部分侵蚀并裂开生长基板；以及分离上述间隔的半导体元件结构。

本发明的另一实施例提供一种半导体元件结构的分离方法，包括提供基板，具有第一表面；形成多个间隔的半导体外延叠层于第一表面上；形成图案化光致抗蚀剂层相对应覆盖上述多个间隔的半导体外延叠层，并裸露出部分第一表面；以物理方式自第一表面未被图案化光致抗蚀剂层覆盖的部分侵蚀并裂开基板；以及分离上述多个间隔的半导体外延叠层以形成多个的半导体元件结构。

本发明的另一实施例提供一种半导体元件结构，包括基板，具有第一表面与多个相邻于第一表面的侧面；半导体外延叠层，设置于基板的第一表面上，包括：第一半导体材料层，具有第一导电性；第二半导体材料层，具有第二导电性；以及活性层，设置于第一半导体材料层与第二半导体材料层之间；以及连接层；设置于基板与半导体外延叠层之间；其中，上述该多个侧面全面为微喷砂处理过的粗化表面。

附图说明

图1为流程图，显示依据本发明实施例所示的一种半导体元件结构分离方法的流程图；

图2A为步骤图，显示依据本发明实施例所示的一种半导体元件结构分离方法第一步骤的步骤图；

图2B为步骤图，显示依据本发明实施例所示的一种半导体元件结构分离方法第二步骤的步骤图；

图2C为步骤图，显示依据本发明实施例所示的一种半导体元件结构分离方法第三步骤的步骤图；

图2D为步骤图，显示依据本发明实施例所示的一种半导体元件结构分离方法第四步骤的步骤图；

图2E为步骤图，显示依据本发明实施例所示的一种半导体元件结构分离方法第五步骤的步骤图；

图2F为步骤图，显示依据本发明实施例所示的一种半导体元件结构分离方法第六步骤的步骤图；

图2G为步骤图，显示依据本发明实施例所示的一种半导体元件结构分离方法第七步骤的步骤图；

图3A为结构图，显示依据本发明实施例所示的一种半导体元件结构的基板俯视结构图；

图3B为结构图，显示依据本发明实施例所示的一种半导体元件结构的基板俯视结构图；

图3C为结构图，显示依据本发明实施例所示的一种半导体元件结构的基板俯视结构图；

图3D为结构图，显示依据本发明实施例所示的一种半导体元件结构的基板俯视结构图；

图3E为结构图，显示依据本发明实施例所示的一种半导体元件结构的基板俯视结构图；

图3F为结构图，显示依据本发明实施例所示的一种半导体元件结构的基板俯视结构图；

图3G为结构图，显示依据本发明实施例所示的一种半导体元件结构的基板俯视结构图；

图3H为结构图，显示依据本发明实施例所示的一种半导体元件结构的基板俯视结构图；

图4为流程图，显示依据本发明另一实施例所示的一种半导体元件结构分离方法的流程图；

图5A为步骤图，显示依据本发明另一实施例所示的一种半导体元件结构分离方法第一步骤的步骤图；

图5B为步骤图，显示依据本发明另一实施例所示的一种半导体元件结构分离方法第二步骤的步骤图；

图5C为步骤图，显示依据本发明另一实施例所示的一种半导体元件结构分离方法第三步骤的步骤图；

图5D为步骤图，显示依据本发明另一实施例所示的一种半导体元件结构分离方法第四步骤的步骤图；

图5E为步骤图，显示依据本发明另一实施例所示的一种半导体元件结构分离方法第五步骤的步骤图；

图5F为步骤图，显示依据本发明另一实施例所示的一种半导体元件结构分离方法第六步骤的步骤图；

图5G为步骤图，显示依据本发明另一实施例所示的一种半导体元件结构分离方法第七步骤的步骤图；

图6A为结构图，显示依据本发明实施例所示的一种半导体元件结构的侧视结构图；

图6B为结构图，显示依据本发明另一实施例所示的一种半导体元件结构的侧视结构图；

图7A为结构图，显示依据本发明实施例所示的一种半导体元件结构的结构图。

图7B为结构图，显示依据图7A所示的一种半导体元件结构的侧面放大结构图。

图8为结构图，显示依据本发明实施例所示的一种倒装式半导体元件结构的侧面结构图。

图9A为步骤图，显示依据本发明另一实施例所示的一种封装式半导体元件结构分离方法第一步骤的步骤图；

图9B为步骤图，显示依据本发明另一实施例所示的一种封装式半导体元件结构分离方法第二步骤的步骤图；

图9C为步骤图，显示依据本发明另一实施例所示的一种封装式半导体元件结构分离方法第三步骤的步骤图；

图9D为步骤图，显示依据本发明另一实施例所示的一种封装式半导体元件结构分离方法第四步骤的步骤图；

图9E为步骤图，显示依据本发明另一实施例所示的一种封装式半导体元件结构分离方法第五步骤的步骤图。

附图标记说明

10、20：半导体外延叠层；

11、21、41：间隔的半导体外延叠层；

11’、21’、31’、41’：半导体元件结构；

40：倒装式的发光二极管元件；

41：封装式半导体元件结构；

42：基板出光侧表面；

101、201：基板；

103、203：缓冲层；

105、205：n型半导体材料层；

107、207：发光层；

109、209：p型半导体材料层；

111、211：保护层；

112、212：n电极；

113、213、413：干膜光致抗蚀剂层；

114、214：p电极；

301：临时基板；

215：支撑层；

117、217、317：侧面；

119：硅胶树脂；

219：第一表面。

具体实施方式

以下配合附图说明本发明的各实施例。首先，如图1所示，本发明的第一实施例提供一种发光二极管元件的半导体元件结构分离程序。以下图2A至图2G显示各步骤的结构图。首先，参照图2A，第一步骤为提供基板101，在本实施例中基板101例如为GaAs基板，然而，基板101的材料亦可包括但不限于SiC、AlGaAs、GaAsP、ZnSe、III族氮化物(例如GaN)、蓝宝石(sapphire)、Si、尖晶石(spinel)、ZnO、MgAl₂O₄或玻璃。接着，如图2B所示，在基板101上外延生长或以接合方式形成半导体外延叠层10。以本实施例中的发光二极管元件为例，半导体外延叠层10例如包括缓冲层103、n型半导体材料层105、发光层107、p型半导体材料层109、窗户层111等，其中，n型半导体材料层105与p型半导体材料层109的材料包括但不限于AlGaInP系列或III族氮化物系列。发光层107结构包括但不限于单异质结构(single heterostructure；SH)、双异质结构(double heterostructure；DH)、双侧双异质结构(double-side double heterostructure；DDH)、单量子阱(singlequantum well；SQW)、或多层量子阱(multi-quantum well；MQW)等，而窗户层111的材料例如为GaP。除此之外，为了增加元件的电流分散效率，也可以选择性地在半导体外延叠层10上形成透光导电层(图未示)，透光导电层的材料包括但不限于ITO、IZO、ZnO、CTO、In₂O₃、SnO₂、MgO、CdO及其他透明金属氧化物。而将半导体外延叠层10形成于基板101上的方式，例如可以通过有机金属化学气相沉积法(MOCVD)、分子束外延法(MBE)、液相外延法(LPE)以及气相外延法(VPE)、直接接合、粘着、加热加压融合等已知技术来进行。其中，接合层结构被省略未标示于附图之中。当半导体外延叠层10通过连接层形成于基板101上时，连接层可包含氧化物、金属、或有机胶材，其中氧化物的连接层可包含Al₂O₃、SiO₂、TiO₂、Ta₂O₅、ITO、IZO、ZnO₂等材料或其组合。接着，如图2C所示，通过已知的黄光光刻蚀刻技术，将完成的半导体外延叠层10分隔为多个间隔的半导体外延叠层11，并分别于n型半导体材料层105上形成n电极112，在p型半导体材料层109上形成p电极114。接着，如图2D所示，在多个间隔的半导体外延叠层11表面覆盖一层保护层111，减少后续工艺破坏间隔的半导体外延叠层11的可能性。其中，保护层111的组成结构例如为光致抗蚀剂层，后续可用弱碱性溶液移除。接着，如图2E所示，在基板101背面形成图案化的干膜光致抗蚀剂层113，材料因为要抗喷砂轰击，因此选择材料时例如应选择弹性比较好的树脂组成物等。干膜光致抗蚀剂层113形成于基板101背面并裸露出相对应于间隔的半导体外延叠层11之间走道位置的背面表面。接着，如图2F所示，以干膜光致抗蚀剂层113为保护层，透过微喷砂物理方式轰击基板101背面。由于微喷砂颗粒硬度大于基板101本身的硬度，因此，在微喷砂颗粒轰击下，未被干膜光致抗蚀剂层113覆盖保护的基板101背面表面会经由物理性侵蚀形成裂痕继而凹陷。其中，通过选择微喷砂颗粒的尺寸与材料，微喷砂颗粒对于基板101与干膜光致抗蚀剂层113的侵蚀速率选择比可以大于10。最后，当基板101背面表面经过一定时间微喷砂颗粒侵蚀过程后，基板101将被穿透。在移除原有的保护层111与干膜光致抗蚀剂层113后，基板101及其承载的间隔的半导体外延叠层11整体将根据干膜光致抗蚀剂层113形成的图案，分离为多个半导体元件结构11’，如图2G所示。

值得注意的是，在本实施例中形成的半导体元件结构的形状，基于出光效率的考虑，基板及/或半导体外延叠层的俯视图不限制为一般已知的正方形或长方形结构，通过图案化光致抗蚀剂及微喷砂技术，还可包括三角形、不规则四边形、边数大于五的多边形、圆形、椭圆形、或其他含有部分弧状的不规则形等，如图3A至图3H所示的俯视图。当然，在本技术领域普通技术人员应可了解，形状应并不以此为限。

接着，如图4所示，本发明第二实施例再提供一种发光二极管元件的半导体元件结构分离程序。以下图5A至图5G显示各步骤的结构图。首先，参照图5A，第一步骤为提供基板201，在本实施例中基板201例如为GaAs基板，然而，基板201的材料亦可包括但不限于SiC、AlGaAs、GaAsP、ZnSe、III族氮化物(例如GaN)、蓝宝石(sapphire)、Si、尖晶石(spinel)、ZnO、MgAl₂O₄或玻璃。接着，如图5B所示，在基板201的第一表面上外延生长或以接合方式形成半导体外延叠层20，以本实施例中的发光二极管元件为例，半导体外延叠层20例如包括缓冲层203、n型半导体材料层205、发光层207、p型半导体材料层209、窗户层211等，其中，n型半导体材料层205与p型半导体材料层209的材料包括但不限于AlGaInP系列或III族氮化物系列。发光层207结构包括但不限于单异质结构(single heterostructure；SH)、双异质结构(double heterostructure；DH)、双侧双异质结构(double-side doubleheterostructure；DDH)、单量子阱(single quantum well；SQW)、或多层量子阱(multi-quantum well；MQW)等，而窗户层211的材料例如为GaP。除此之外，为了增加元件的电流分散效率，也可以选择性地在半导体外延叠层20上形成透光导电层(图未示)，透光导电层的材料包括但不限于ITO、IZO、ZnO、CTO、In₂O₃、SnO₂、MgO、CdO及其他透明金属氧化物。而将半导体外延叠层20形成于基板201第一表面上的方式，例如可以通过有机化学金属气相沉积法(MOCVD)、分子束外延法(MBE)、液相外延法(LPE)以及气相外延法(VPE)、直接接合、粘着、加热加压融合等已知技术来进行。其中，接合层结构被省略未标示于附图之中。接着，如图5C所示，通过已知的黄光光刻蚀刻技术，将完成的半导体外延叠层分隔为多个间隔的半导体外延叠层21，并分别于n型半导体材料层205上形成n电极212，在p型半导体材料层209或窗户层211上形成p电极214。接着，如图5D所示，在多个间隔的半导体外延叠层21表面覆盖一层图案化的干膜光致抗蚀剂层213作为半导体外延叠层21的保护层，材料例如为树脂组成物等，并使基板201裸露出相对应于半导体外延叠层21位置之外(即走道位置)的部分第一表面219。接着，如图5E所示，在基板201背面形成支撑层215，用以固定基板上多个间隔的半导体外延叠层21，作为基板201被分离后整体的支撑及粘着结构，其材料可以为UV胶带、发泡胶带、抗酸碱胶带、耐热胶带或一般的蓝膜胶带等。接着，如图5F所示，透过微喷砂物理方式轰击基板201的第一表面，由于微喷砂颗粒硬度大于基板201本身的硬度，因此，在微喷砂颗粒轰击下，未被干膜光致抗蚀剂层213覆盖保护的基板201第一表面会经由物理性侵蚀形成裂痕继而凹陷。其中，通过选择微喷砂颗粒的尺寸与材料，微喷砂颗粒对于基板201与干膜光致抗蚀剂层213的侵蚀速率选择比可以大于10。最后，当基板201的第一表面经过一定时间微喷砂颗粒侵蚀后，干膜光致抗蚀剂层213所包覆的半导体外延叠层21获得保护，而基板201未被干膜光致抗蚀剂层213覆盖的部分被穿透，分离为粘着在支撑层215上的多个半导体外延结构21’。最后，再移除原有的干膜光致抗蚀剂层213与支撑层215后，即形成分离的多个半导体元件结构21’，如图5G所示。

相同的，在本实施例中所形成的多个的半导体元件结构的形状，基于出光效率的考虑，基板及/或半导体外延叠层的俯视图不限制为一般已知的正方形或长方形结构，通过图案化光致抗蚀剂及微喷砂技术，还可为三角形、不规则四边形、边数大于五的多边形、圆形、椭圆形、或其他侧壁含有部分弧状的不规则形等，如图3A至图3H所示的基板俯视图。当然，在本技术领域具有普通技术人员可了解，形状应并不以此为限。

除此之外，值得注意的是，如图6A与图6B所示，由于微喷砂工艺属于一种物理轰击的工艺，因此，当半导体元件结构11’及21’被分离时，基板101及201将会产生多个与半导体外延叠层11及21表面相邻的侧面117及217，而这些侧面(117,217)由于是受到微喷砂粒子轰击而产生，其表面(117,217)将是全面性被粗化的凹凸表面，其表面相对的高低差依据不同的微喷砂粒子半径而有所差异，大致上将介于1微米与40微米之间。通过基板上凹凸不平的表面，半导体元件结构31’所产生的光有较多的比例可以透过基板的不同角度射出至外界，使结构整体获得优选的出光效率。实际情况如图7A所示，半导体元件结构31'的基板侧面317部分，经由微喷砂粒子轰击后形成凹凸表面。图7B为基板侧面317放大图。

再者，本发明所披露半导体元件结构的分离技术也可应用于倒装式的发光二极管元件40上。由于倒装式的发光二极管元件40其基板相对应于半导体外延叠层41的相反侧表面42属于出光面，为了增加倒装式发光二极管元件40的出光效率，可以利用微喷砂的技术在基板相异于半导体外延叠层41的出光侧表面42进行粗化，以增加产品的出光效率，如图8所示。

此外，为了增加元件的保护效果，当我们以前述微喷砂工艺完成了半导体元件结构41’后，再将被分离的多个半导体元件结构以倒装方式间隔地贴附在临时基板301上。其中，临时基板的材料例如为硅胶树脂，如图9A所示。接着，如图9B所示，以旋转涂布(spin coating)的方式将液状的硅胶树脂119完全覆盖半导体元件结构41’本身的基板表面与半导体外延叠层的侧面，再加热固化硅胶树脂119。接着，如图9C所示，以与上述实施例类似的方式在临时基板的背面或硅胶树脂119的表面相对于半导体元件结构的位置上形成图案化的干膜光致抗蚀剂层413。最后，以微喷砂的方式分离已固化的热固性树脂，再次分离半导体元件结构，如图9D所示。完成的结构自临时基板301上分离后将形成如图9E所示外围被树脂所保护的封装式半导体元件结构41”。

在本发明的实施例中，还可以在该基板与该半导体外延叠层之间设置连接层。该连接层可以为氧化物、金属或有机胶材。例如，该连接层选自Al₂O₃、SiO₂、TiO₂、Ta₂O₅、ITO、IZO、ZnO₂等氧化物和其组合；或者，该连接层选自Au、In、Sn、Cu、Ag、Ti、Al等金属材料和其组合；或者，该连接层选自苯并环丁烯(BCB)、旋涂玻璃(SOG)、硅氧烷聚合物(siloxane polymers或SINR)等有机胶材和其组合。

本发明所列举的各实施例仅用以说明本发明，并非用以限制本发明的范围。任何人对本发明所作的任何显而易知的修饰或变更皆不脱离本发明的精神与范围。

Claims

1.一种半导体元件结构的分离方法，包括：

提供基板，具有第一表面与相对于该第一表面的第二表面；

形成多个间隔的半导体外延叠层于该第一表面上；

形成图案化光致抗蚀剂层覆盖该基板相对于该多个间隔的半导体外延叠层的该第二表面；

以微喷砂方式沿着该第二表面未被该图案化光致抗蚀剂层覆盖的部分侵蚀并裂开该基板；以及

分离该多个间隔的半导体外延叠层以形成多个半导体元件结构。

2.如权利要求1所述的分离方法，还包括在以该微喷砂方式侵蚀该基板后移除该图案化光致抗蚀剂层。

3.如权利要求1所述的分离方法，还包括形成保护层覆盖该多个间隔的半导体外延叠层。

4.如权利要求1所述的分离方法，其中以该微喷砂方式侵蚀该基板与该图案化光致抗蚀剂层的侵蚀速率选择比大于10。

5.如权利要求1所述的分离方法，其中该多个半导体元件结构的基板部分侧壁为弧状。

6.如权利要求1所述的分离方法，其中该多个半导体元件结构的基板为三角形、不规则四边形、及/或边数大于五的多边形。

7.一种半导体元件结构的分离方法，包括：

提供基板，具有第一表面；

形成多个间隔的半导体外延叠层于该第一表面上；

形成图案化光致抗蚀剂层覆盖该多个间隔的半导体外延叠层；

以微喷砂方式自该第一表面未被该图案化光致抗蚀剂层以及该多个间隔的半导体外延叠层覆盖的部分侵蚀并裂开该基板；以及

8.如权利要求7所述的分离方法，还包括以该微喷砂方式侵蚀该基板后移除该图案化光致抗蚀剂层。

9.如权利要求7所述的分离方法，其中该基板还具有相对于该第一表面的第二表面，并形成支撑层于该第二表面。

10.如权利要求7所述的分离方法，其中以该微喷砂方式侵蚀该基板与该图案化光致抗蚀剂层的侵蚀速率选择比大于10。

11.如权利要求7所述的分离方法，其中该多个半导体元件结构的基板部分侧壁为弧状。

12.如权利要求7所述的分离方法，其中该多个半导体元件结构的基板为三角形、不规则四边形、及/或边数大于五的多边形。

13.一种半导体元件结构，包括：

基板，具有第一表面与多个相邻于该第一表面的侧面；

半导体外延叠层，设置于该基板的该第一表面上，包括：

第一半导体材料层，具有第一导电性；

第二半导体材料层，具有第二导电性；以及

活性层，设置于该第一半导体材料层与该第二半导体材料层之间；

以及

连接层，设置于该基板与该半导体外延叠层之间；

其中，该多个侧面全面为微喷砂处理过的粗化表面。

14.如权利要求13所述的半导体元件结构，其中该多个粗化表面具有相对高低差介于1微米至40微米之间。

15.如权利要求13所述的半导体元件结构，其中该连接层为氧化物、金属、或有机胶材。

16.如权利要求15所述的半导体元件结构，其中该连接层选自Al₂O₃、SiO₂、TiO₂、Ta₂O₅、ITO、IZO、ZnO₂和其组合。

17.如权利要求15所述的半导体元件结构，其中该连接层选自Au、In、Sn、Cu、Ag、Ti、Al和其组合。

18.如权利要求15所述的半导体元件结构，其中该连接层选自BCB、SOG、SINR和其组合。

19.如权利要求13所述的半导体元件结构，其中该半导体元件结构为发光二极管元件。

20.一种封装式半导体元件结构，其是将以权利要求1所述分离方法而制成的半导体元件结构进行封装以形成的该封装式半导体元件结构，该封装式半导体元件结构，还包括：

连接层，设置于该基板与该半导体外延叠层之间；以及

保护层，覆盖该第二表面；

其中该基板还包括多个相邻于该第一表面的第一侧面；

其中该半导体外延叠层设置于该基板的该第一表面上，具有与该第一表面相邻接的第三表面与多个相邻于该第三表面的第二侧面，及相对该第三表面的第四表面，包括：

电极位于该第四表面上；

第一半导体材料层，具有第一导电性；

第二半导体材料层，具有第二导电性；以及

该保护层还覆盖该多个第一侧面与该多个第二侧面，且暴露出该电极的表面。

21.如权利要求20所述的封装式半导体元件结构，其中该保护层为硅胶结构。

22.如权利要求21所述的封装式半导体元件结构，其中该保护层完全覆盖该第二表面、该多个第一侧面与该多个第二侧面。