CN102833542B - 一种提高可伸缩视频编码质量增强层编码速度装置和方法 - Google Patents

一种提高可伸缩视频编码质量增强层编码速度装置和方法 Download PDF

Info

Publication number
CN102833542B
CN102833542B CN201210283403.2A CN201210283403A CN102833542B CN 102833542 B CN102833542 B CN 102833542B CN 201210283403 A CN201210283403 A CN 201210283403A CN 102833542 B CN102833542 B CN 102833542B
Authority
CN
China
Prior art keywords
data
coefficient
prediction
quality
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210283403.2A
Other languages
English (en)
Other versions
CN102833542A (zh
Inventor
张琪
付桂鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinyuan Microelectronics (Shanghai) Co., Ltd.
VeriSilicon Microelectronics Beijing Co Ltd
VeriSilicon Microelectronics Chengdu Co Ltd
Original Assignee
VeriSilicon Microelectronics Shanghai Co Ltd
VeriSilicon Microelectronics Beijing Co Ltd
VeriSilicon Microelectronics Chengdu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VeriSilicon Microelectronics Shanghai Co Ltd, VeriSilicon Microelectronics Beijing Co Ltd, VeriSilicon Microelectronics Chengdu Co Ltd filed Critical VeriSilicon Microelectronics Shanghai Co Ltd
Priority to CN201210283403.2A priority Critical patent/CN102833542B/zh
Publication of CN102833542A publication Critical patent/CN102833542A/zh
Application granted granted Critical
Publication of CN102833542B publication Critical patent/CN102833542B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及一种提高可伸缩视频编码中质量增强层编码速度的装置及方法,用于根据待编码图像数据、参考图像数据以及编码过程中保留的用于层间预测的参考数据生成多层质量可伸缩视频编码数据。本发明具有以下优点:降低了编码系统设计的复杂度、运算单元实现复杂度,节省了总线带宽,同时提高了质量增强层编码速度。

Description

一种提高可伸缩视频编码质量增强层编码速度装置和方法
技术领域
本发明涉及可伸缩视频编码领域,特别是能够提高可伸缩视频编码中质量增强层编码速度的装置和方法。
背景技术
可伸缩视频编码(ScalableVideoCodec)在传统视频编码标准(H.264/MPEG4/MPEG2)的基础之上,高度利用了传统视频编码器的各种工具以及概念,增加了时间可伸缩性,空间可伸缩性和质量可伸缩性,提升了更大的编码灵活度,使得视频传输更能适应异构的网络带宽和终端解码、显示及存储设备。
为了实现编码的可伸缩性,可伸缩视频编码把每一帧图像数据在空间维度和质量维度上分成多层进行编码,同时在时间维度上分层实现时间可伸缩性。
在质量可伸缩性编码中,在同一空间维度上的质量基本层与质量增强层的分辨率完全相同,不同的是对残差信号编码时的量化参数。通常在编码质量基本层时,会采用较大的量化步长,而在编码质量增强层时,会采用较小的量化步长。在H.264可伸缩视频编码标准中,还给出了系数分组的方法,使得在采用相同量化步长时,通过系数分组可以产生多个质量可伸缩层。质量基本层的峰值信噪比(PSNR)会比较低,码率低但质量粗糙。而每一个质量增强层都是对质量基本层的一种细化,每一个质量增强层和基本层的数据按照视频编码标准的算法叠加在一起,都可以获得更高质量的编码图像。
与传统视频编码相比,可伸缩视频编码的分层结构势必增加了编码系统设计的复杂度,不仅增加了运算单元实现复杂度,同时增大了总线带宽的吞吐量。
发明内容
鉴于现有技术中存在的问题,本发明的目的在于提供一种提高可伸缩视频编码中质量增强层编码速度的装置,该装置包括:运算单元,用于根据待编码图像数据、参考图像数据以及编码过程中保留的用于层间预测的参考数据生成N+1层质量可伸缩视频编码数据;存储单元,分配有缓冲存储器,所述缓冲存储器为可伸缩视频编码过程中所需要的输入数据、输出数据以及中间数据提供了存储空间;总线,运算单元与存储单元之间的数据传输。
进一步,所述运算单元包括:预测及模式判决运算子单元,其输入包括待编码图像数据、参考图像数据以及编码过程中保留的用于层间预测的参考数据,预测及模式判决运算子单元根据输入数据进行帧内预测、帧间预测以及层间预测获得预测数据,并依据编码代价、误差信息选出最佳预测模式,用待编码数据减去预测数据,得到残差数据,预测及模式判决运算子单元的输出包括预测模式和预测数据、残差数据以及宏块信息数据;变换运算子单元,其输入是预测及模式判决运算子单元输出的残差数据,变换运算子单元根据整数变换及Hadamard变换输出经过变换之后的系数;并行量化及反量化运算子单元,其输入是变换运算子单元输出的经过变换之后的系数,并行量化及反量化运算子单元包括两套标准量化及反量化子单元,两个子单元分别使用两个量化参数Q0和Q1作为质量基本层和质量增强层的量化参数,其中Q0>Q1,并行量化及反量化运算子单元输出质量基本层系数、质量增强层系数、最终的反量化数据;并行扫描运算子单元,其输入是并行量化及反量化运算子单元输出的质量基本层和质量增强层系数,并行扫描运算子单元包括2个标准扫描子单元,分别对质量基本层和质量增强层系数进行重新排列;系数分组运算子单元,其输入为经过重新排列的质量增强层系数,系数分组运算子单元把经过重新排列的质量增强层系数根据编码要求分成N组,其中N为1到16之间的数字,第n组系数的个数为Mn,1≤n≤N,并且满足并行熵编码运算子单元,其包括L组标准的熵编码运算子单元,并行熵编码运算子单元的输入数据包括并行扫描运算子单元产生的重新排列的质量基本层系数、系数分组运算子单元产生的N组质量增强层系数、预测及模式判决预算子单元产生的宏块信息数据,其中N<L,并行熵编码运算子单元对N+1组输入质量层系数分别进行编码,同时生成N+1层质量可伸缩编码数据。
进一步,所述装置进一步包括:图像重构运算子单元,其输入包括并行量化及反量化运算子单元输出的最终反量化数据以及预测及模式判决运算子单元输出的预测模式和预测数据,图像重构运算子单元首先把最终的反量化数据进行整数反变换及Hadamard反变换,然后根据预测模式利用反变换之后的数据和预测数据进行图像的重构,生成参考帧数据和用于层间预测的参考数据。
进一步,所述装置中的并行量化及反量化运算子单元的处理过程如下:首先对输入的系数用Q0进行量化,得到质量基本层系数;然后对质量基本层系数用Q0进行反量化,得到质量基本层反量化之后的系数;再用输入的系数减去反量化之后的系数,得到用Q0进行量化的误差数据;然后把误差数据用Q1进行量化,得到质量增强层系数;最后把质量增强层系数用Q1进行反量化,并且加上质量基本层反量化之后的系数得到最终的反量化数据。
进一步,所述装置中的并行熵编码运算子单元还编码产生质量基本层宏块头信息和质量增强层宏块头信息,质量基本层宏块头信息由预测及模式判决预算子单元产生的宏块信息数据编码而成;而质量增强层的宏块头信息全部编码成仅包含系数信息。
此外,本发明还提供了一种提高可伸缩视频编码中质量增强层编码速度的方法,该方法包括如下步骤:运算步骤,用于根据待编码图像数据、参考图像数据以及编码过程中保留的用于层间预测的参考数据生成N+1层质量可伸缩视频编码数据;存储步骤,用于将可伸缩视频编码过程中所需要的输入数据、输出数据以及中间数据存储在缓冲存储器中;传输步骤,使用总线将数据在运算单元与存储单元之间传输。
进一步,所述运算步骤包括:预测及模式判决运算步骤,其根据输入的待编码图像数据、参考图像数据以及编码过程中保留的用于层间预测的参考数据进行帧内预测、帧间预测以及层间预测获得预测数据,并依据编码代价、误差信息选出最佳预测模式,用待编码数据减去预测数据,得到残差数据,该步骤输出包括预测模式和预测数据、残差数据以及宏块信息数据;变换运算步骤,用于将预测及模式判决运算步骤输出的残差数据进行整数变换及Hadamard变换输出经过变换之后的系数;并行量化及反量化运算步骤,分别使用两个量化参数Q0和Q1作为质量基本层和质量增强层的量化参数将变换运算步骤输出的经过变换之后的系数进行量化及反量化,其中Q0>Q1,并行量化及反量化运算步骤输出质量基本层系数、质量增强层系数、最终的反量化数据;并行扫描运算步骤,用于将并行量化及反量化运算步骤输出的质量基本层和质量增强层系数分别进行重新排列;系数分组运算步骤,用于将经过重新排列的质量增强层系数根据编码要求分成N组,其中N为1到16之间的数字,第n组系数的个数为Mn,1≤n≤N,并且满足并行熵编码运算步骤,用于将并行扫描运算步骤产生的重新排列的质量基本层系数、系数分组运算步骤产生的N组质量增强层系数、预测及模式判决预算步骤产生的宏块信息数据并行的进行编码,其中N<L,同时生成N+1层质量可伸缩编码数据。
进一步,所述方法还包括:图像重构运算步骤,用于把最终的反量化数据进行整数反变换及Hadamard反变换,然后根据预测模式利用反变换之后的数据和预测数据进行图像的重构,生成参考帧数据和用于层间预测的参考数据。
进一步,所述方法中的并行量化及反量化运算步骤的处理过程如下:首先对输入的系数用Q0进行量化,得到质量基本层系数;然后对质量基本层系数用Q0进行反量化,得到质量基本层反量化之后的系数;再用输入的系数减去反量化之后的系数,得到用Q0进行量化的误差数据;然后把误差数据用Q1进行量化,得到质量增强层系数;最后把质量增强层系数用Q1进行反量化,并且加上质量基本层反量化之后的系数得到最终的反量化数据。
进一步,所述方法中的并行熵编码运算步骤还编码产生质量基本层宏块头信息和质量增强层宏块头信息,质量基本层宏块头信息由预测及模式判决预算步骤产生的宏块信息数据编码而成;而质量增强层的宏块头信息全部编码成仅包含系数信息。
本发明具有以下优点:降低了编码系统设计的复杂度、运算单元实现复杂度,同时提高了质量增强层编码速度。
附图说明
附图1为本发明所述的一个可伸缩性视频编码的实例。
附图2为本发明的装置的结构示意图。
附图3为本发明的并行量化及反量化运算子单元的结构示意图。
附图4为本发明的并行扫描运算子单元的结构示意图。
附图5为本发明的系数分组运算子单元的功能示意图(分组数N=3,系数个数分别为3、3、10)。
附图6为本发明的并行熵编码运算子单元的结构示意图。
附图7为本发明所述方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明所述可伸缩性视频编码的一个实例,如图1所示,显示了一个空间层数为3(D=0、1、2),质量层数为3(Q=0、1、2),时间层数为3(T0、T1、T2)的可伸缩视频编码的例子。
在图1的例子中,如果采用串行编码的方法,每次编码仅生成1层质量层,那么生成3层质量层所需要的时间可能会是生成1层质量层时间的3倍,大大降低了编码速度;而且由于质量层编码时需要相邻质量层的系数信息,大量的系数信息需要在运算单元和存储单元之间传输,增加了总线带宽。本发明的目的在于提出一种用于提高质量增强层编码速度的装置和方法。本发明所述装置可以一次性产生并行的多个质量分层,同时进行编码,以有限的代价提高了编码速度,并且节省了总线带宽。图2给出了本发明的所述装置的结构示意图。
该装置包括以下三个部分:
1.运算单元
运算单元包括可伸缩视频编码装置的所有运算逻辑,所有与可伸缩视频编码相关的运算都是在运算单元中完成的。运算单元包括以下子单元:
1.1预测及模式判决运算子单元
预测及模式判决运算子单元的输入包括:待编码图像数据、参考图像数据以及编码过程中保留的用于层间预测的参考数据。这三部分数据都是通过总线从存储单元读入。预测及模式判决运算子单元首先根据输入数据(即待编码图像数据、参考图像数据以及编码过程中保留的用于层间预测的参考数据)进行预测,预测方式包括帧内预测、帧间预测以及层间预测,预测的结果称为预测数据。例如在H.264可伸缩视频编码中可以利用待编码图像数据和相邻宏块在环路滤波之前的重构像素进行帧内预测(包括9种4x4帧内预测方法和5种16x16帧内预测方法);利用参考图像数据进行帧间预测(包括7种宏块及块划分方法;在预测方向上包括单向预测、双向预测以及直接模式预测;亮度信号预测精度可以到四分之一像素);同时利用层间参考数据进行层间帧内预测和层间残差预测。然后利用待编码图像数据和预测数据进行误差计算,计算方法可以采用绝对误差和(SAD)或其它算法。最后在考虑预测方式的编码代价的基础之上,对误差信息进行比较,选出最佳预测模式。例如预测模式1的编码代价为penalty1,误差信息为error1,预测模式2的编码代价为penalty2,误差信息为error2,如果error1综合penalty1之后优于error2和penalty2,则选择预测模式1。在选择出预测模式之后,用待编码数据减去预测数据,得到残差数据。预测及模式判决运算子单元的输出包括:预测模式和预测数据、残差数据以及宏块信息数据。其中预测模式和预测数据会送到图像重构运算子单元帮助重构图像;残差数据会送到变换运算子单元进行变换处理;宏块信息数据包括预测模式、宏块及块划分类型、参考帧、运动矢量等信息,会送到并行熵编码运算子单元进行熵编码。
1.2变换运算子单元
变换运算子单元的输入是预测及模式判决运算子单元输出的残差数据。变换运算子单元按照视频编码标准里提供的算法进行变换运算,比如H.264可伸缩视频编码标准中定义的变换算法包括整数变换及Hadamard变换,具体算法参考H.264标准。变换运算子单元的输出是经过变换之后的系数,这些系数会送到并行量化及反量化运算子单元进行量化。
1.3并行量化及反量化运算子单元
并行量化及反量化运算子单元的输入数据是变换运算子单元输出的经过变换之后的系数。并行量化及反量化运算子单元包括两套标准量化及反量化子单元,两个子单元分别使用两个量化参数Q0和Q1(Q0>Q1)作为质量基本层和质量增强层的量化参数。并行量化及反量化运算子单元处理过程如下:首先对输入的系数用Q0进行量化,得到质量基本层系数;然后对质量基本层系数用Q0进行反量化,得到质量基本层反量化之后的系数;再用输入的系数减去反量化之后的系数,得到用Q0进行量化的误差数据;然后把误差数据用Q1进行量化,得到质量增强层系数;最后把质量增强层系数用Q1进行反量化,并且加上质量基本层反量化之后的系数得到最终的反量化数据。并行量化及反量化运算子单元的输出有3部分数据,其中质量基本层系数和质量增强层系数会送到并行扫描运算子单元进行重新排序,最终的反量化数据会送给图像重构运算子单元进行残差数据重建。图3给出了并行量化及反量化运算子单元功能示意图。
1.4并行扫描运算子单元
并行扫描运算子单元的输入是并行量化及反量化运算子单元输出的质量基本层和质量增强层系数。并行扫描运算子单元包括2个标准扫描子单元,分别按照视频编码标准里提供的算法对质量基本层和质量增强层系数进行重新排列,比如H.264可伸缩视频编码标准中定义的扫描算法包括zig-zag扫描算法和field扫描算法,具体算法参考H.264标准。重新排列的质量基本层系数会送到并行熵编码运算子单元,重新排列的质量增强层系数会送到系数分组运算子单元。图4给出了并行扫描运算子单元结构示意图。
1.5系数分组运算子单元
系数分组运算子单元的输入为经过重新排列的质量增强层系数。系数分组运算子单元把经过重新排列的质量增强层系数根据编码要求分成N组(N为1到16之间的数字),其中第n(1≤n≤N)组系数的个数为Mn,并且满足通过系数分组的方法把一层质量增强层系数分成了N层质量增强层系数。图5给出一个分组数N等于3,每组系数个数分别为3、3、10的例子。
1.6并行熵编码运算子单元
并行熵编码运算子单元包括L组标准的熵编码运算子单元,L的大小由编码器支持的质量可扩展层的数目确定。熵编码运算子单元的输入数据包括3部分:1、并行扫描运算子单元产生的重新排列的质量基本层系数;2、系数分组运算子单元产生的N(N小于L)组质量增强层系数;3、预测及模式判决预算子单元产生的宏块信息数据。并行熵编码运算子单元对N+1组输入质量层系数分别进行编码,同时生成N+1层质量可伸缩编码数据。质量基本层宏块头信息由预测及模式判决预算子单元产生的宏块信息数据编码而成;而质量增强层的宏块头信息全部编码成“仅包含系数信息”,比如H.264可伸缩视频编码标准中对应的语法元素basemodeflag等于1。并行熵编码运算子单元把最终生成的N+1层质量可伸缩编码数据通过总线输出到外部存储器。图6给出了并行熵编码运算子单元结构示意图。
1.7图像重构运算子单元
图像重构运算子单元的输入包括并行量化及反量化运算子单元输出的最终反量化数据以及预测及模式判决运算子单元输出的预测模式和预测数据。图像重构运算子单元首先把最终的反量化数据进行反变换,比如H.264可伸缩视频编码标准中定义的反变换算法包括整数反变换及Hadamard反变换,具体算法参照视频标准;然后根据预测模式利用反变换之后的数据和预测数据进行图像的重构,重构过程参照视频标准,图像重构会生成参考帧数据和用于层间预测的参考数据,最后把这两部分数据通过总线输出到外部存储器。
2.存储单元
存储单元可以是任意一种存储设备,存储单元分配了可伸缩视频编码装置的主要缓冲存储器,这些缓冲存储器为可伸缩视频编码过程中所需要的输入数据、输出数据以及中间数据提供了存储空间。
2.1输入待编码图像缓冲存储器
本缓冲存储器用于存储输入待编码图像,考虑到空间可伸缩性编码,本缓冲器会存储多种分辨率的待编码图像。
2.2参考图像缓冲存储器
本缓冲存储器用于存储参考图像,参考图像为帧间预测提供参考。
2.3层间参考数据缓冲存储器
本缓冲存储器用于存储层间参考数据,层间参考数据包括所有层间预测需要的中间数据。
2.4编码输出比特流缓冲存储器
本缓冲存储器用于存储经过熵编码之后的比特流。
3.总线
总线可以是任意一种系统总线,负责运算单元与存储单元之间的数据传输。
图7为本发明所述方法的流程图。图7示出了一种提高可伸缩视频编码中质量增强层编码速度的方法,该方法包括如下步骤:运算步骤,用于根据待编码图像数据、参考图像数据以及编码过程中保留的用于层间预测的参考数据生成N+1层质量可伸缩视频编码数据;存储步骤,用于将可伸缩视频编码过程中所需要的输入数据、输出数据以及中间数据存储在缓冲存储器中;传输步骤,使用总线将数据在运算单元与存储单元之间传输。
所述运算步骤进一步包括:
预测及模式判决运算步骤,其根据输入的待编码图像数据、参考图像数据以及编码过程中保留的用于层间预测的参考数据进行帧内预测、帧间预测以及层间预测获得预测数据,并依据编码代价、误差信息选出最佳预测模式,用待编码数据减去预测数据,得到残差数据,该步骤输出包括预测模式和预测数据、残差数据以及宏块信息数据。
变换运算步骤,用于将预测及模式判决运算步骤输出的残差数据进行整数变换及Hadamard变换输出经过变换之后的系数。
并行量化及反量化运算步骤,分别使用两个量化参数Q0和Q1作为质量基本层和质量增强层的量化参数将变换运算步骤输出的经过变换之后的系数进行量化及反量化,其中Q0>Q1,并行量化及反量化运算步骤输出质量基本层系数、质量增强层系数、最终的反量化数据。具体量化及反量化过程如下:首先对输入的系数用Q0进行量化,得到质量基本层系数;然后对质量基本层系数用Q0进行反量化,得到质量基本层反量化之后的系数;再用输入的系数减去反量化之后的系数,得到用Q0进行量化的误差数据;然后把误差数据用Q1进行量化,得到质量增强层系数;最后把质量增强层系数用Q1进行反量化,并且加上质量基本层反量化之后的系数得到最终的反量化数据。
并行扫描运算步骤,用于将并行量化及反量化运算步骤输出的质量基本层和质量增强层系数分别进行重新排列。
系数分组运算步骤,用于将经过重新排列的质量增强层系数根据编码要求分成N组,其中N为1到16之间的数字,第n组系数的个数为Mn,1≤n≤N,并且满足
并行熵编码运算步骤,用于将并行扫描运算步骤产生的重新排列的质量基本层系数、系数分组运算步骤产生的N组质量增强层系数、预测及模式判决预算步骤产生的宏块信息数据并行的进行编码,其中N<L,同时生成N+1层质量可伸缩编码数据。并行熵编码运算步骤还编码产生质量基本层宏块头信息和质量增强层宏块头信息,质量基本层宏块头信息由预测及模式判决预算步骤产生的宏块信息数据编码而成;而质量增强层的宏块头信息全部编码成仅包含系数信息。
图像重构运算步骤,用于把最终的反量化数据进行整数反变换及Hadamard反变换,然后根据预测模式利用反变换之后的数据和预测数据进行图像的重构,生成参考帧数据和用于层间预测的参考数据。
综上所述,本发明方法和装置通过修改和增加并行量化及反量化运算子单元、并行扫描运算子单元、并行熵编码运算子单元,以及增加系数分组运算子单元,提高了可伸缩视频编码中质量增强层的编码速度,节省了总线带宽。
以上是对本发明的优选实施例进行的详细描述,但本领域的普通技术人员应该意识到,在本发明的范围内和精神指导下,各种改进、添加和替换都是可能的。这些都在本发明的权利要求所限定的保护范围内。

Claims (8)

1.一种提高可伸缩视频编码中质量增强层编码速度的装置,其特征在于该装置包括:
运算单元,用于根据待编码图像数据、参考图像数据以及编码过程中保留的用于层间预测的参考数据生成多层质量可伸缩视频编码数据;
存储单元,分配有缓冲存储器,所述缓冲存储器为可伸缩视频编码过程中所需要的输入数据、输出数据以及中间数据提供了存储空间;
总线,用于运算单元与存储单元之间的数据传输;
所述运算单元进一步包括:
预测及模式判决运算子单元,其输入包括待编码图像数据、参考图像数据以及编码过程中保留的用于层间预测的参考数据,预测及模式判决运算子单元根据输入数据进行帧内预测、帧间预测以及层间预测获得预测数据,并依据编码代价、误差信息选出最佳预测模式,用待编码数据减去预测数据,得到残差数据,预测及模式判决运算子单元的输出包括预测模式和预测数据、残差数据以及宏块信息数据;
变换运算子单元,其输入是预测及模式判决运算子单元输出的残差数据,变换运算子单元根据整数变换及Hadamard变换输出经过变换之后的系数;
并行量化及反量化运算子单元,其输入是变换运算子单元输出的经过变换之后的系数,并行量化及反量化运算子单元包括两套标准量化及反量化子单元,两个子单元分别使用两个量化参数Q0和Q1作为质量基本层和质量增强层的量化参数,其中Q0>Q1,并行量化及反量化运算子单元输出质量基本层系数、质量增强层系数、最终的反量化数据;
并行扫描运算子单元,其输入是并行量化及反量化运算子单元输出的质量基本层和质量增强层系数,并行扫描运算子单元包括2个标准扫描子单元,分别对质量基本层和质量增强层系数进行重新排列;
系数分组运算子单元,其输入为经过重新排列的质量增强层系数,系数分组运算子单元把经过重新排列的质量增强层系数根据编码要求分成N组,其中N为1到16之间的数字,第n组系数的个数为Mn,1≤n≤N,并且满足 Σ n = 1 N M n = 16 ;
并行熵编码运算子单元,其包括L组标准的熵编码运算子单元,并行熵编码运算子单元的输入数据包括并行扫描运算子单元产生的重新排列的质量基本层系数、系数分组运算子单元产生的N组质量增强层系数、预测及模式判决预算子单元产生的宏块信息数据,其中N<L,并行熵编码运算子单元对N+1组质量层系数分别进行编码,同时生成N+1层质量可伸缩编码数据。
2.根据权利要求1所述的装置,其特征在于该装置进一步包括:
图像重构运算子单元,其输入包括并行量化及反量化运算子单元输出的最终反量化数据以及预测及模式判决运算子单元输出的预测模式和预测数据,图像重构运算子单元首先把最终的反量化数据进行整数反变换及Hadamard反变换,然后根据预测模式利用反变换之后的数据和预测数据进行图像的重构,生成参考帧数据和用于层间预测的参考数据。
3.根据权利要求1所述的装置,其特征在于并行量化及反量化运算子单元的处理过程如下:
首先对输入的系数用Q0进行量化,得到质量基本层系数;然后对质量基本层系数用Q0进行反量化,得到质量基本层反量化之后的系数;再用输入的系数减去反量化之后的系数,得到用Q0进行量化的误差数据;然后把误差数据用Q1进行量化,得到质量增强层系数;最后把质量增强层系数用Q1进行反量化,并且加上质量基本层反量化之后的系数得到最终的反量化数据。
4.根据权利要求1所述的装置,其特征在于:
并行熵编码运算子单元还编码产生质量基本层宏块头信息和质量增强层宏块头信息,质量基本层宏块头信息由预测及模式判决预算子单元产生的宏块信息数据编码而成;而质量增强层的宏块头信息全部编码成仅包含系数信息。
5.一种提高可伸缩视频编码中质量增强层编码速度的方法,其特征在于该方法包括如下步骤:
运算步骤,用于根据待编码图像数据、参考图像数据以及编码过程中保留的用于层间预测的参考数据生成N+1层质量可伸缩视频编码数据;
存储步骤,用于将可伸缩视频编码过程中所需要的输入数据、输出数据以及中间数据存储在缓冲存储器中;
传输步骤,使用总线将数据在运算单元与存储单元之间传输;
所述运算步骤进一步包括:
预测及模式判决运算步骤,其根据输入的待编码图像数据、参考图像数据以及编码过程中保留的用于层间预测的参考数据进行帧内预测、帧间预测以及层间预测获得预测数据,并依据编码代价、误差信息选出最佳预测模式,用待编码数据减去预测数据,得到残差数据,该步骤输出包括预测模式和预测数据、残差数据以及宏块信息数据;
变换运算步骤,用于将预测及模式判决运算步骤输出的残差数据进行整数变换及Hadamard变换输出经过变换之后的系数;
并行量化及反量化运算步骤,分别使用两个量化参数Q0和Q1作为质量基本层和质量增强层的量化参数将变换运算步骤输出的经过变换之后的系数进行量化及反量化,其中Q0>Q1,并行量化及反量化运算步骤输出质量基本层系数、质量增强层系数、最终的反量化数据;
并行扫描运算步骤,用于将并行量化及反量化运算步骤输出的质量基本层和质量增强层系数分别进行重新排列;
系数分组运算步骤,用于将经过重新排列的质量增强层系数根据编码要求分成N组,其中N为1到16之间的数字,第n组系数的个数为Mn,1≤n≤N,并且满足 Σ n = 1 N M n = 16 ;
并行熵编码运算步骤,用于将并行扫描运算步骤产生的重新排列的质量基本层系数、系数分组运算步骤产生的N组质量增强层系数、预测及模式判决预算步骤产生的宏块信息数据并行的进行编码,其中N<L,同时生成N+1层质量可伸缩编码数据。
6.根据权利要求5所述的方法,其特征在于该方法进一步包括:
图像重构运算步骤,用于把最终的反量化数据进行整数反变换及Hadamard反变换,然后根据预测模式利用反变换之后的数据和预测数据进行图像的重构,生成参考帧数据和用于层间预测的参考数据。
7.根据权利要求5所述的方法,其特征在于并行量化及反量化运算步骤的处理过程如下:
首先对输入的系数用Q0进行量化,得到质量基本层系数;然后对质量基本层系数用Q0进行反量化,得到质量基本层反量化之后的系数;再用输入的系数减去反量化之后的系数,得到用Q0进行量化的误差数据;然后把误差数据用Q1进行量化,得到质量增强层系数;最后把质量增强层系数用Q1进行反量化,并且加上质量基本层反量化之后的系数得到最终的反量化数据。
8.根据权利要求5所述的方法,其特征在于:
并行熵编码运算步骤还编码产生质量基本层宏块头信息和质量增强层宏块头信息,质量基本层宏块头信息由预测及模式判决预算步骤产生的宏块信息数据编码而成;而质量增强层的宏块头信息全部编码成仅包含系数信息。
CN201210283403.2A 2012-08-09 2012-08-09 一种提高可伸缩视频编码质量增强层编码速度装置和方法 Active CN102833542B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210283403.2A CN102833542B (zh) 2012-08-09 2012-08-09 一种提高可伸缩视频编码质量增强层编码速度装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210283403.2A CN102833542B (zh) 2012-08-09 2012-08-09 一种提高可伸缩视频编码质量增强层编码速度装置和方法

Publications (2)

Publication Number Publication Date
CN102833542A CN102833542A (zh) 2012-12-19
CN102833542B true CN102833542B (zh) 2015-12-02

Family

ID=47336479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210283403.2A Active CN102833542B (zh) 2012-08-09 2012-08-09 一种提高可伸缩视频编码质量增强层编码速度装置和方法

Country Status (1)

Country Link
CN (1) CN102833542B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108471531B (zh) * 2018-03-22 2020-02-07 南京邮电大学 一种基于压缩感知的质量可分级快速编码方法
CN108632612B (zh) * 2018-05-23 2021-10-08 上海京像微电子有限公司 编码压缩的方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030165331A1 (en) * 2002-03-04 2003-09-04 Philips Electronics North America Corporation Efficiency FGST framework employing higher quality reference frames
CN1722838A (zh) * 2004-07-15 2006-01-18 三星电子株式会社 使用基础层的可伸缩性视频编码方法和设备
CN101040533A (zh) * 2004-10-13 2007-09-19 汤姆逊许可公司 复杂性可伸缩的视频编码和解码方法和设备
CN101558651A (zh) * 2006-10-16 2009-10-14 诺基亚公司 可伸缩视频编码中的可丢弃较低层自适应

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030165331A1 (en) * 2002-03-04 2003-09-04 Philips Electronics North America Corporation Efficiency FGST framework employing higher quality reference frames
CN1722838A (zh) * 2004-07-15 2006-01-18 三星电子株式会社 使用基础层的可伸缩性视频编码方法和设备
CN101040533A (zh) * 2004-10-13 2007-09-19 汤姆逊许可公司 复杂性可伸缩的视频编码和解码方法和设备
CN101558651A (zh) * 2006-10-16 2009-10-14 诺基亚公司 可伸缩视频编码中的可丢弃较低层自适应

Also Published As

Publication number Publication date
CN102833542A (zh) 2012-12-19

Similar Documents

Publication Publication Date Title
CN102007768B (zh) 编码器、解码器、编码方法及解码方法
CN104041035B (zh) 用于复合视频的无损编码及相关信号表示方法
CN101589625B (zh) 质量可缩放编码
CN101040533B (zh) 复杂性可伸缩的视频编码和解码方法和设备
CN1939067B (zh) 用于复杂度可伸缩视频编码器的方法和设备
CN104813667B (zh) 用于可伸缩视频编码的帧间层预测方法及装置
CN101282479B (zh) 基于感兴趣区域的空域分辨率可调整编解码方法
CN103782598A (zh) 用于无损编码的快速编码方法
CN104919798B (zh) 量化矩阵编码的方法和装置
CN103959790A (zh) 高效视频编码中的预测残余的扫描
CN101895756B (zh) 视频图像块的编码、解码、重构方法及系统
CN103650496A (zh) 用于在hevc中编码的基于像素的帧内预测
CN101542926A (zh) 使用多个层进行可缩放编码及解码
CN104335585A (zh) 图像解码方法和使用其的装置
CN104054338A (zh) 位深和颜色可伸缩视频编码
KR20150129715A (ko) 향상 레이어 차분들에 대한 세컨더리 변환을 적용하기 위한 방법 및 장치
CN107580230A (zh) 视频解码方法和视频编码方法
CN103281531B (zh) 面向hevc的质量可伸缩层间预测编码
CN102055972B (zh) 视频图像编码处理、解码处理方法和装置及编解码系统
CN104126303A (zh) 用于高效率视频译码的统一分割结构和信令方法
CN104885453A (zh) 支持多个层的用于编码/解码图像的方法和设备
CN1575606A (zh) 空间可缩放的压缩
KR20070077059A (ko) 엔트로피 부호화/복호화 방법 및 장치
JP2020502960A (ja) Gcliのエントロピー符号化のためのサブバンドに依存する予測の適応を使用する符号化または復号のための装置および方法
CN101682787A (zh) 空间增强的变换编码

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: VERISILICON (SHANGHAI) INC. VERISILICON MICROELECT

Free format text: FORMER OWNER: VERISILICON (SHANGHAI) INC.

Effective date: 20130724

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130724

Address after: 100193 Information Center building A106, Zhongguancun Software Park, Beijing, Haidian District

Applicant after: VeriSilicon Microelectronics (Beijing) Co., Ltd.

Applicant after: VeriSilicon Microelectronics (Shanghai) Co., Ltd.

Applicant after: VERISILICON MICROELECTRONICS (CHENGDU) CO., LTD.

Address before: 100193 Information Center building A106, Zhongguancun Software Park, Beijing, Haidian District

Applicant before: VeriSilicon Microelectronics (Beijing) Co., Ltd.

Applicant before: VeriSilicon Microelectronics (Shanghai) Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Device and method for increasing coding speed of quality enhancement layer in scalable video coding

Effective date of registration: 20170621

Granted publication date: 20151202

Pledgee: National integrated circuit industry investment fund, Limited by Share Ltd

Pledgor: VeriSilicon Microelectronics (Beijing) Co., Ltd.|(Shanghai) virisilicon Microelectronics Co., Ltd.|virisilicon Microelectronics (Chengdu)

Registration number: 2017990000508

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20190415

Granted publication date: 20151202

Pledgee: National integrated circuit industry investment fund, Limited by Share Ltd

Pledgor: VeriSilicon Microelectronics (Beijing) Co., Ltd.|VeriSilicon Microelectronics (Shanghai) Co., Ltd.|VERISILICON MICROELECTRONICS (CHENGDU) CO., LTD.

Registration number: 2017990000508

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100193 Information Center Building A106, Zhongguancun Software Park, Haidian District, Beijing

Co-patentee after: Xinyuan Microelectronics (Shanghai) Co., Ltd.

Patentee after: VeriSilicon Microelectronics (Beijing) Co., Ltd.

Co-patentee after: VERISILICON MICROELECTRONICS (CHENGDU) CO., LTD.

Address before: 100193 Information Center Building A106, Zhongguancun Software Park, Haidian District, Beijing

Co-patentee before: VeriSilicon Microelectronics (Shanghai) Co., Ltd.

Patentee before: VeriSilicon Microelectronics (Beijing) Co., Ltd.

Co-patentee before: VERISILICON MICROELECTRONICS (CHENGDU) CO., LTD.