CN102832803A - 实现频率抖动控制功能的电路结构 - Google Patents
实现频率抖动控制功能的电路结构 Download PDFInfo
- Publication number
- CN102832803A CN102832803A CN2012103090157A CN201210309015A CN102832803A CN 102832803 A CN102832803 A CN 102832803A CN 2012103090157 A CN2012103090157 A CN 2012103090157A CN 201210309015 A CN201210309015 A CN 201210309015A CN 102832803 A CN102832803 A CN 102832803A
- Authority
- CN
- China
- Prior art keywords
- frequency
- xor gate
- frequency divider
- output
- circuit structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及一种实现频率抖动控制功能的电路结构,属于电路结构技术领域。该电路结构其包括参考电流源、振荡器、多级分频器、多级异或门、数模转换模块和多个晶体管。其中,多级分频器对振荡时钟信号进行分频处理获得多级低频信号;多级异或门根据多级低频信号得到多路开关控制数字信号;多路开关控制数字信号经数模转换控制各晶体管开关,产生的微扰电流连接振荡器的输入端,实现频率抖动控制,从而能够在有效地改良EMI特性的同时,解决现有技术中由于频率突变带来的系统输出纹波增大的问题,且本发明的实现频率抖动控制功能的电路结构的结构简单,成本低廉,应用范围也较为广泛。
Description
技术领域
本发明涉及电路结构技术领域,特别涉及集成电路技术领域,具体是指一种实现频率抖动控制功能的电路结构。
背景技术
开关电源由于较高的dv/dt和di/dt、电路中存在的寄生电容和寄生电感使开关电源的电磁干扰噪声难以消除。从傅氏级数展开可以从理论上证明这些谐波能量的相对集中性(只在有限的频点上存在能量)。在工程上通常这种缺陷可以在EMI测试时可以被发现,其表现为这些谐波噪声呈窄带分布,在某些频点上容易超出EMI规范限值,而在其他频点上却存在较大的裕量。传统的EMI解决方案是减小变压器漏感或者是减小分布电容或者是增加一些滤波电路等。这些方案在一般情况下也是有效的。但它存在缺点:工艺难以实现、造成较高的成本压力、即使解决了一部分问题,但是设计裕量通常有限,系统兼容性有限。针对这个问题人们开始从EMI设备的测试原理和EMI能量产生的角度去分析,设法让这部分谐波能量在频谱上相对连续分布,即能量在频谱上呈宽带分布,这样就可以有效的将相对集中的谐波能量“平均化”,以满足EMI测试的需求。由此产生了频率抖动技术,顾名思义,频率抖动就是开关并非工作在单一频点上,而是在不同时刻不断变化的,这样这些开关工作造成的离散的谐波能量就变得相对连续了起来,这种能量在频谱上相对集中到相对“平均化”的过程被称作“频谱搬移”。
如图1所示,为现有的抖频电路的示意图。其中,随机信号发生器产生随机信号SX(包括S1、S2、S3、S4)来控制开关管QX(包括Q1、Q2、Q3、Q4)的通断;Iref为振荡器充放电电流基准。振荡器的充放电电流与Iref成比例;XI(包括1I、2I、4I、8I)为微扰电流。通过开关控制微扰电流源的通断来与Iref求和给振荡器的充放电电流造成扰动;振荡器产生震荡时钟信号。它所产生的振荡时钟频率受Iref与XI的和的影响。
传统的频率抖动技术虽然较好地改善了EMI特性,但是由于频率抖动的存在也带来了一些不良的因素,例如,系统输出纹波的增大。由于系统工作时频率在不断的变化,而这种变化又是无规律可循的,这样就很容易造成频率的“突变”(指频率在极短的时间内有一个较大的变化),而系统的反馈又是有延时的,那么当频率发生突变时由于系统反馈的不及时就会带来更大的输出纹波。
振荡器工作频率的突变具体表现在,开关管QX的开通或者关断状态是随机的,它们可能是全部开通或者全部关断,也可能是部分开通部分关断,而这种部分开通和部分关断也是不确定的,所以微扰电流是在0~15I之内随机变化的,一次变化的最大幅度是15I,比如0变成15I或者15I变成0。
发明内容
本发明的目的是克服了上述现有技术中的缺点,提供一种能够在有效地改良EMI特性的同时,又可解决现有技术中由于频率突变带来的系统输出纹波增大的问题,且结构简单,成本低廉,应用范围较为广泛的一种实现频率抖动控制功能的电路结构。
为了实现上述的目的,本发明的实现频率抖动控制功能的电路结构具有如下构成:
该电路结构包括:参考电流源、振荡器、多级分频器、多级异或门、数模转换模块和多个晶体管。其中,参考电流源产生基准电流Iref;振荡器连接所述的参考电流源,产生振荡时钟信号;多级分频器连接所述的振荡器,对所述的振荡时钟信号进行分频处理,获得多级低频信号;多级异或门连接所述的多级分频器,根据所述的多级低频信号运算得到多路开关控制数字信号;数模转换模块连接所述的多级异或门,将所述的多路开关控制数字信号转换为多路开关控制模拟信号;多个晶体管中的各晶体管的基极均连接所述的多路开关控制模拟信号中的一路,各晶体管的集电极连接一路微扰电流,各晶体管的发射极均连接所述的振荡器的输入端。
该实现频率抖动控制功能的电路结构中,所述的多级分频器为五级分频器,包括顺序级联连接的第一分频器、第二分频器、第三分频器、第四分频器和第五分频器,所述的第一分频器的输入端连接所述的振荡时钟信号,且后级分频器的输入端连接前级分频器的第一路输出端,所述的第一分频器的第二路输出端DF1、第二分频器的第二路输出端DF2、第三分频器的第二路输出端DF3、第四分频器的第二路输出端DF4及所述的第五路分频器的输出端DF5均连接所述的多级异或门的输入端。
该实现频率抖动控制功能的电路结构中,所述的多级异或门包括第一异或门至第四异或门,所述的第一异或门的第一输入端、第二异或门的第一输入端、第三异或门的第一输入端和第四异或门的第一输入端依次对应连接所述的第一分频器第二路输出端DF1、第二分频器的第二路输出端DF2、第三分频器的第二路输出端DF3和第四分频器的第二路输出端DF4,所述的第一异或门的第二输入端、第二异或门的第二输入端、第三异或门的第二输入端、第四异或门的第二输入端均连接所述的第五路分频器的输出端DF5,所述的第一异或门的输出端DFS1、第二异或门的输出端DFS2、第三异或门的输出端DFS3、第四异或门的输出端DFS4均连接所述的数模转换模块的输入端。
该实现频率抖动控制功能的电路结构中,所述的数模转换模块包括四路数模转换单元,所述的第一异或门的输出端DFS1、第二异或门的输出端DFS2、第三异或门的输出端DFS3、第四异或门的输出端DFS4均分别通过四路数模转换模块对应连接四路模拟信号输出端DFSS1、DFSS2、DFSS3、DFSS4,所述的四路模拟信号输出端DFSS1、DFSS2、DFSS3、DFSS4分别对应连接一个所述的晶体管的基极。
该实现频率抖动控制功能的电路结构中,该电路结构包括四个晶体管,各晶体管的基极分别对应连接所述的数模转换模块的四路模拟信号输出端DFSS1、DFSS2、DFSS3、DFSS4,所述的四个晶体管的集电极分别对应连接第一微扰电流源Ia、第二微扰电流源Ib、第三微扰电流源Ic和第四微扰电流源Id,所述的四个晶体管的的发射极均连接所述的振荡器的输入端。
该实现频率抖动控制功能的电路结构中,所述的第一微扰电流源Ia、第二微扰电流源Ib、第三微扰电流源Ic和第四微扰电流Id满足以下条件:8Ia=4Ib=2Ic=1Id。
采用了该发明的实现频率抖动控制功能的电路结构,其包括参考电流源、振荡器、多级分频器、多级异或门、数模转换模块和多个晶体管。多级分频器对振荡时钟信号进行分频处理获得多级低频信号;多级异或门根据多级低频信号得到多路开关控制数字信号;多路开关控制数字信号经数模转换控制各晶体管开关,产生的微扰电流连接振荡器的输入端,实现频率抖动控制。从而能够在有效地改良EMI特性的同时,解决现有技术中由于频率突变带来的系统输出纹波增大的问题,且本发明的实现频率抖动控制功能的电路结构的结构简单,成本低廉,应用范围也较为广泛。
附图说明
图1为现有技术的抖频电路的示意图。
图2为本发明实现频率抖动控制功能的电路结构的电路结构示意图。
图3为本发明实现频率抖动控制功能的电路结构的控制时序图。
图4为本发明实现频率抖动控制功能的电路结构的频率变化示意图对比图。
具体实施方式
为了能够更清楚地理解本发明的技术内容,特举以下实施例详细说明。
请参阅图2所示,为本发明实现频率抖动控制功能的电路结构的电路结构示意图。
在一种实施方式中,该电路结构包括参考电流源、振荡器、多级分频器、多级异或门、数模转换模块和多个晶体管。其中,参考电流源产生基准电流Iref;振荡器连接所述的参考电流源,产生振荡时钟信号;多级分频器连接所述的振荡器,对所述的振荡时钟信号进行分频处理,获得多级低频信号;多级异或门连接所述的多级分频器,根据所述的多级低频信号运算得到多路开关控制数字信号;数模转换模块连接所述的多级异或门,将所述的多路开关控制数字信号转换为多路开关控制模拟信号;多个晶体管中的各晶体管的基极均连接所述的多路开关控制模拟信号中的一路,各晶体管的集电极连接一路微扰电流,各晶体管的发射极均连接所述的振荡器的输入端。
在一种优选的实施方式中,所述的多级分频器为五级分频器,包括顺序级联连接的第一分频器、第二分频器、第三分频器、第四分频器和第五分频器,所述的第一分频器的输入端连接所述的振荡时钟信号,且后级分频器的输入端连接前级分频器的第一路输出端,所述的第一分频器的第二路输出端DF1、第二分频器的第二路输出端DF2、第三分频器的第二路输出端DF3、第四分频器的第二路输出端DF4及所述的第五路分频器的输出端DF5均连接所述的多级异或门的输入端。
相应的,所述的多级异或门包括第一异或门至第四异或门,所述的第一异或门的第一输入端、第二异或门的第一输入端、第三异或门的第一输入端和第四异或门的第一输入端依次对应连接所述的第一分频器第二路输出端DF1、第二分频器的第二路输出端DF2、第三分频器的第二路输出端DF3和第四分频器的第二路输出端DF4,所述的第一异或门的第二输入端、第二异或门的第二输入端、第三异或门的第二输入端、第四异或门的第二输入端均连接所述的第五路分频器的输出端DF5,所述的第一异或门的输出端DFS1、第二异或门的输出端DFS2、第三异或门的输出端DFS3、第四异或门的输出端DFS4均连接所述的数模转换模块的输入端。
所述的数模转换模块包括四路数模转换单元,所述的第一异或门的输出端DFS1、第二异或门的输出端DFS2、第三异或门的输出端DFS3、第四异或门的输出端DFS4均分别连接四路数模转换模块的输入端,四路数模转换模块对应的输出端分别为DFSS1、DFSS2、DFSS3、DFSS4,所述的四路模拟信号输出端DFSS1、DFSS2、DFSS3、DFSS4分别对应连接一个所述的晶体管的基极。且该电路结构包括四个晶体管,四个晶体管基极分别对应连接所述的数模转换模块的四路模拟信号输出端DFSS1、DFSS2、DFSS3、DFSS4,所述的四个晶体管的集电极分别对应连接第一微扰电流源Ia、第二微扰电流源Ib、第三微扰电流源Ic和第四微扰电流源Id,所述的四个晶体管的的发射极均连接所述的振荡器的输入端。
在更为优选的实施方式中,所述的第一微扰电流源Ia、第二微扰电流源Ib、第三微扰电流源Ic和第四微扰电流Id满足以下条件:8Ia=4Ib=2Ic=1Id。
在实际应用中,本发明的电路结构如图2所示,Iref是振荡器充放电电流的参考电流源,由电流偏置电路产生,其作用是决定振荡器的工作频率;1I、2I、4I、8I是参考电流源的微扰电流源,由电流偏置电路产生的镜像微电流,其作用是给振荡器充放电电流添加一个微扰动电流;抖频的实现是靠在Iref上叠加微扰电流源来扰动振荡器的充放电电流来实现的。这样振荡器的振荡频率就会随着充放电电流的变化而变化,振荡器控制功率开关管工作,从而完成了频率抖动功能。
具体而言,分频器2的输入是分频器1的一路输出,分频器3的输入是分频器2的一路输出,分频器4输入是分频器3的一路输出,类似的,分频器5的输入是分频器4的一路输出;
分频器,将时钟信号进行分频处理以得到低频信号;
异或门,将分频器所得到的信号DF1、DF2、DF3、DF4和DF5进行运算得到开关控制所需要的信号;
数模转换模块,将数字信号做放大处理,得到比较好处理的模拟信号;
Iref为振荡器充放电电流基准。振荡器的充放电电流与Iref成比例;
XI,(代表1I、2I、4I、8I)为微扰电流。通过开关控制微扰电流源的通断来与Iref求和给振荡器的充放电电流造成扰动;
振荡器,产生震荡时钟信号。它所产生的振荡时钟频率受Iref与XI的和的影响。
本发明的实现频率抖动控制功能的电路结构包含了多级分频器,用来产生控制微扰电流通断的低频信号,并且最后一级分频器产生的信号需要与前面分频器所产生的低频信号进行运算从而实现频率的平稳变化;多级异或门,用来做上述运算的逻辑;数模转换模块用来做数字信号与模拟信号的转换处理;Iref与XI的和用作振荡器充放电电流的参考,并且带有微扰信号;振荡器,产生震荡时钟信号,并且振荡时钟信号的频率受Iref与XI的和控制。
本发明的实现频率抖动控制功能的电路结构的优点在于:
1、可以有效地改良系统的EMI特性;
2、具有特有的运算逻辑使得系统的工作频率变化总是在设定的范围内从高到低或者从低到高逐步变化的,避免了频率突变的发生,可以有效地解决传统抖频技术由于频率突变而带来的输出纹波增大的缺陷;
3、迭代的频率抖动使得系统工作在更多的频点上,EMI特性更优秀;
4、可以方便地改变频率抖动的范围和抖动的周期。
使用时,系统上电,振荡器充放电电流基准Iref建立,并给振荡器振荡电容充放电建立时钟信号。时钟信号进行分频处理得到DF1、DF2、DF3、DF4和DF5信号,DF5分别于DF1、DF2、DF3、DF4进行异或运算得到DFS1、DFS2、DFS3、DFS4再进行数模转换后控制对应的Q1、Q2、Q3、Q4的通断,这样XI进行微扰Iref的值来实现频率抖动。
DF5与DF1、DF2、DF3、DF4进行异或运算是为了实现频率的平稳过度,当DF5为0就传输DF1-DF4的本身信号,DF5为1就传输DF1-DF4的反向信号,也就是频率变化规律遵从从小到大逐步递增然后从大到小逐步递减,或者是频率变化规律遵从从大到小逐步递减然后从小到大逐步递增的规律的。
Q1、Q2、Q3、Q4控制的恒流源比例是1∶2∶4∶8,目的是频率变化过程中的步进是等间距的。
下表为DFX与DFSX的控制时序真值表:
表1DFX与DFSX的控制时序真值表
本发明的电路结构的控制时序图如图3所示。根据图3,微扰电流的大小变化顺序是:
0I→1I→2I→3I→4I→5I→6I→7I→8I→9I→10I→11I→12I→13I→14I→15I→14I→13I→12I→11I→10I→9I→8I→7I→6I→5I→4I→3I→2I→0I…。
本发明的电路结构的频率变化示意图如图4所示。其中,FOSCAV是频率抖动的平均值(中心值),FOSC是实际工作频率的变化曲线。
采用了该发明的实现频率抖动控制功能的电路结构,其包括参考电流源、振荡器、多级分频器、多级异或门、数模转换模块和多个晶体管。多级分频器对振荡时钟信号进行分频处理获得多级低频信号;多级异或门根据多级低频信号得到多路开关控制数字信号;多路开关控制数字信号经数模转换控制各晶体管开关,产生的微扰电流连接振荡器的输入端,实现频率抖动控制。从而能够在有效地改良EMI特性的同时,解决现有技术中由于频率突变带来的系统输出纹波增大的问题,且本发明的实现频率抖动控制功能的电路结构的结构简单,成本低廉,应用范围也较为广泛。
在此说明书中,本发明已参照其特定的实施例作了描述。但是,很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此,说明书和附图应被认为是说明性的而非限制性的。
Claims (6)
1.一种实现频率抖动控制功能的电路结构,其特征在于,所述的电路结构包括:
参考电流源,产生基准电流(Iref);
振荡器,连接所述的参考电流源,产生振荡时钟信号;
多级分频器,连接所述的振荡器,对所述的振荡时钟信号进行分频处理,获得多级低频信号;
多级异或门,连接所述的多级分频器,根据所述的多级低频信号运算得到多路开关控制数字信号;
数模转换模块,连接所述的多级异或门,将所述的多路开关控制数字信号转换为多路开关控制模拟信号;
多个晶体管,各晶体管的基极均连接所述的多路开关控制模拟信号中的一路,各晶体管的集电极连接一路微扰电流,各晶体管的发射极均连接所述的振荡器的输入端。
2.根据权利要求1所述的实现频率抖动控制功能的电路结构,其特征在于,所述的多级分频器为五级分频器,包括顺序级联连接的第一分频器、第二分频器、第三分频器、第四分频器和第五分频器,所述的第一分频器的输入端连接所述的振荡时钟信号,且后级分频器的输入端连接前级分频器的第一路输出端,所述的第一分频器的第二路输出端(DF1)、第二分频器的第二路输出端(DF2)、第三分频器的第二路输出端(DF3)、第四分频器的第二路输出端(DF4)及所述的第五路分频器的输出端(DF5)均连接所述的多级异或门的输入端。
3.根据权利要求2所述的实现频率抖动控制功能的电路结构,其特征在于,所述的多级异或门包括第一异或门至第四异或门,所述的第一异或门的第一输入端、第二异或门的第一输入端、第三异或门的第一输入端和第四异或门的第一输入端依次对应连接所述的第一分频器第二路输出端(DF1)、第二分频器的第二路输出端(DF2)、第三分频器的第二路输出端(DF3)和第四分频器的第二路输出端(DF4),所述的第一异或门的第二输入端、第二异或门的第二输入端、第三异或门的第二输入端、第四异或门的第二输入端均连接所述的第五路分频器的输出端(DF5),所述的第一异或门的输出端(DFS1)、第二异或门的输出端(DFS2)、第三异或门的输出端(DFS3)、第四异或门的输出端(DFS4)均连接所述的数模转换模块的输入端。
4.根据权利要求3所述的实现频率抖动控制功能的电路结构,其特征在于,所述的数模转换模块包括四路数模转换单元,所述的第一异或门的输出端(DFS1)、第二异或门的输出端(DFS2)、第三异或门的输出端(DFS3)、第四异或门的输出端(DFS4)均分别通过四路数模转换模块对应连接四路模拟信号输出端(DFSS1、DFSS2、DFSS3、DFSS4),所述的四路模拟信号输出端(DFSS1、DFSS2、DFSS3、DFSS4)分别对应连接一个所述的晶体管的基极。
5.根据权利要求4所述的实现频率抖动控制功能的电路结构,其特征在于,该电路结构包括四个晶体管,各晶体管的基极分别对应连接所述的数模转换模块的四路模拟信号输出端(DFSS1、DFSS2、DFSS3、DFSS4),所述的四个晶体管的集电极分别对应连接第一微扰电流源(Ia)、第二微扰电流源(Ib)、第三微扰电流源(Ic)和第四微扰电流源(Id),所述的四个晶体管的的发射极均连接所述的振荡器的输入端。
6.根据权利要求5所述的实现频率抖动控制功能的电路结构,其特征在于,所述的第一微扰电流源(Ia)、第二微扰电流源(Ib)、第三微扰电流源(Ic)和第四微扰电流(Id)满足以下条件:
8Ia=4Ib=2Ic=1Id。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012103090157A CN102832803A (zh) | 2012-08-28 | 2012-08-28 | 实现频率抖动控制功能的电路结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012103090157A CN102832803A (zh) | 2012-08-28 | 2012-08-28 | 实现频率抖动控制功能的电路结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102832803A true CN102832803A (zh) | 2012-12-19 |
Family
ID=47335809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012103090157A Pending CN102832803A (zh) | 2012-08-28 | 2012-08-28 | 实现频率抖动控制功能的电路结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102832803A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105027440A (zh) * | 2013-02-25 | 2015-11-04 | 先进微装置公司 | 用于高频时钟的低噪声计时的状态机 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070217481A1 (en) * | 2006-03-20 | 2007-09-20 | Jaehong Ko | Methods, circuits, and systems for generating delayed high-frequency clock signals used in spread-spectrum clocking |
CN101562442A (zh) * | 2009-03-30 | 2009-10-21 | Bcd半导体制造有限公司 | 抖频电路及低频三角波发生器 |
CN101635504A (zh) * | 2009-08-20 | 2010-01-27 | 杭州士兰微电子股份有限公司 | 频率抖动电路和方法及其在开关电源中的应用 |
CN101888176A (zh) * | 2010-07-07 | 2010-11-17 | 杭州士兰微电子股份有限公司 | 频率抖动电路及频率抖动产生方法 |
CN102361396A (zh) * | 2011-09-02 | 2012-02-22 | 陕西源能微电子有限公司 | 异形伪随机序列控制抖频振荡器 |
-
2012
- 2012-08-28 CN CN2012103090157A patent/CN102832803A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070217481A1 (en) * | 2006-03-20 | 2007-09-20 | Jaehong Ko | Methods, circuits, and systems for generating delayed high-frequency clock signals used in spread-spectrum clocking |
CN101562442A (zh) * | 2009-03-30 | 2009-10-21 | Bcd半导体制造有限公司 | 抖频电路及低频三角波发生器 |
CN101635504A (zh) * | 2009-08-20 | 2010-01-27 | 杭州士兰微电子股份有限公司 | 频率抖动电路和方法及其在开关电源中的应用 |
CN101888176A (zh) * | 2010-07-07 | 2010-11-17 | 杭州士兰微电子股份有限公司 | 频率抖动电路及频率抖动产生方法 |
CN102361396A (zh) * | 2011-09-02 | 2012-02-22 | 陕西源能微电子有限公司 | 异形伪随机序列控制抖频振荡器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105027440A (zh) * | 2013-02-25 | 2015-11-04 | 先进微装置公司 | 用于高频时钟的低噪声计时的状态机 |
CN105027440B (zh) * | 2013-02-25 | 2018-04-27 | 先进微装置公司 | 用于高频时钟的低噪声计时的状态机 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Liu et al. | Symmetric/asymmetric hybrid multilevel inverters integrating switched-capacitor techniques | |
Panda et al. | A reduced device count single DC hybrid switched-capacitor self-balanced inverter | |
Rawa et al. | Dual input switched‐capacitor‐based single‐phase hybrid boost multilevel inverter topology with reduced number of components | |
Siddique et al. | Dual asymmetrical dc voltage source based switched capacitor boost multilevel inverter topology | |
Peng et al. | A capacitor voltage balancing method with fundamental sorting frequency for modular multilevel converters under staircase modulation | |
Kakar et al. | New asymmetrical modular multilevel inverter topology with reduced number of switches | |
CN102361396B (zh) | 异形伪随机序列控制抖频振荡器 | |
Nguyen et al. | Trans‐switched boost inverters | |
Deliri et al. | Generalized diamond‐type single DC‐source switched‐capacitor based multilevel inverter with step‐up and natural voltage balancing capabilities | |
CN103490638A (zh) | 一种单相多模块级联固态变压器均压均功率控制方法 | |
CN102594272B (zh) | 一种用于降低d类音频功率放大器电磁干扰的电路 | |
CN104133166A (zh) | 一种大功率任意波发生装置及方法 | |
Jagabar Sathik et al. | Seven‐level boosting active neutral point clamped inverter using cross‐connected switched capacitor cells | |
Jain et al. | Matlab-based simulation & analysis of three-level SPWM inverter | |
Luong et al. | Single‐phase five‐level Z‐source T‐type inverter | |
Ghasimi et al. | A high‐gain IΓ‐source hybrid single‐phase multilevel inverter for photovoltaic application | |
Vosoughi Kurdkandi et al. | A new transformer‐less common grounded five‐level grid‐tied inverter with leakage current elimination and voltage boosting capability for photovoltaic applications | |
CN102832803A (zh) | 实现频率抖动控制功能的电路结构 | |
Anandababu et al. | Leakage current generation in view of circuit topology of non‐isolated full‐bridge neutral point clamped grid‐tied photovoltaic inverters | |
Singh et al. | A new symmetrical multilevel inverter with reduced components using carrier based PWM technique | |
Pandurangan et al. | Single‐phase common ground type 5L inverter with reduced capacitor voltage stress for photovoltaic applications | |
Nanda et al. | Hybridized symmetrical multilevel inverter topology with reduced number of switches and DC sources | |
Patiño et al. | Implementation a HERIC inverter prototype connected to the grid controlled by SOGI-FLL | |
Rubeena et al. | PWM control strategies for Switched-Capacitor inverters | |
Shyam et al. | Symmetrical and Asymmetrical Multilevel Inverter with configurational parameters for power quality applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20121219 |