CN102750580A - 卡片结构 - Google Patents

Abstract

本发明公开一种卡片结构，适用于设置于具有多个第一弹片与多个第二弹片的一插座结构。卡片结构包括一本体、多个第一垫部件与多个第二垫部件。本体包括一外表面。多个第一垫部件与多个第二垫部件以分别相对于插座结构的多个第一弹片与多个第二弹片而设置于本体的外表面之上。当卡片结构设置于插座结构时，卡片结构的多个第一垫部件与多个第二垫部件分别接触于插座结构的多个第一弹片与多个第二弹片。

Description

卡片结构

本发明是中国发明专利申请（申请号：200910246782.6申请日：2009年12月01日，发明名称：卡片结构、插座结构及其组合结构）的分案申请。

技术领域

本发明涉及一种卡片结构，特别是涉及USB 3.0规格使用下的一薄型记忆卡片结构。

背景技术

一般对于内部已设置有多个电子零件(未图示)的USB规格使用下的一薄型记忆卡片或一插头而言(例如：美国专利案第7,440,287号)，由于板上式连接芯片(Chip On Board,COB)装置已建置相当多的电子零件、芯片及焊接点，因而当进行一板上式连接芯片装置与一连接器之间的连接作业时，对于板上式连接芯片装置与连接器之间所进行的焊接程序下所产生的热量，将会造成板上式连接芯片装置中已建置的电子零件、芯片及焊接点的再次加热，如此将会造成板上式连接芯片装置中的电子零件、芯片的移位或损坏。

此外，市面上有许多的卡片型记忆装置或产品(例如：microSD、薄型USB Storage Card等)采用了半导体制作工艺来进行制作，这些卡片型记忆装置或产品所具有平面型金属垫片是可采用一体成型方式来生产，但非平面型金属片(例如：以冲压制成的立体簧片或弹片)则无法采用一体成型方式来生产。

发明内容

本发明的目的在于提供了一种卡片结构，在卡片结构中的已设置的电子零件不会因此焊接程序所产生的热量造成移位或损坏，明显地可大幅度地增加制作时的良率。此外，本发明是将一连接器与一电子电路分别以不同的设计与制作工艺来进行生产，除了将连接器与电子电路再以具备共同协定的(电子)接点进行连接之外，同时采用机构协定的配合、藉焊接或胶合的方式以达到两者的紧密结合，由此以达到所需的应用功能且可大幅缩短产品的尺寸。

本发明的一实施例在于提供一种卡片结构，此卡片结构包括一第一元件与一第二元件。第一元件包括至少一第一接点与一第一周边部，其中，至少一第一接点呈现于第一周边部。第二元件包括具有至少一第二接点与一第二周边部，其中，至少一第二接点以相对于第一元件的至少一第一接点且呈现于第二周边部。当第一元件与第二元件相互结合时，第一元件的第一周边部与第二元件的第二周边部相互邻接，如此使得第一元件的至少一第一接点与第二元件的至少一第二接点之间可相互并列。

此外，于本发明的一实施例在于提供一种组合结构，包括一插座结构与一卡片结构。插座结构包括一插座本体与一插座接触单元，其中，插座接触单元设置于插座本体。卡片结构以可分离方式设置于插座结构的插座本体之上。卡片结构包括一第一元件、一第二元件与一卡片接触单元。第一元件包括至少一第一接点与一第一周边部，至少一第一接点呈现于第一周边部。第二元件包括具有至少一第二接点与一第二周边部，至少一第二接点以相对于第一元件的至少一第一接点且呈现于第二周边部，当第一元件与第二元件相互结合时，第一元件的第一周边部与第二元件的第二周边部相互邻接，如此使得第一元件的至少一第一接点与第二元件的至少一第二接点之间可相互并列。卡片接触单元耦接于第二元件的至少一第二接点，卡片接触单元以可分离方式接触于插座结构的插座接触单元。当卡片结构设置于插座结构的插座本体时，卡片结构的卡片接触单元接触于插座结构的插座接触单元，如此使得卡片结构与插座结构之间达到耦接。

于本发明的一实施例在于提供一种卡片结构，适用于设置于具有多个第一弹片与多个第二弹片的一插座结构。卡片结构包括一本体、多个第一垫部件与多个第二垫部件。本体包括一外表面。多个第一垫部件与多个第二垫部件以分别相对于插座结构的多个第一弹片与多个第二弹片而设置于本体的外表面之上。当卡片结构设置于插座结构时，卡片结构的多个第一垫部件与多个第二垫部件分别接触于插座结构的多个第一弹片与多个第二弹片。

此外，于本发明的一实施例在于提供一种插座结构，适用于设置具有多个第一垫部件与多个第二垫部件的一卡片结构。插座结构包括一本体、多个第一弹片与多个第二弹片。本体包括具有一壁面与一开口的一插槽。多个第一弹片与多个第二弹片以分别相对于卡片结构的多个第一垫部件与多个第二垫部件而设置于本体的插槽的壁面之上。当卡片结构经由插槽的开口而设置于插座结构的本体时，卡片结构的多个第一垫部件与多个第二垫部件分别接触于插座结构的多个第一弹片与多个第二弹片。

于本发明的一实施例在于提供一种卡片结构，此卡片结构包括一第一基底、一第二基底与一连接器。第一基底包括一基面、至少一电子零件区与一端子区，至少一电子零件区与端子区设置于基面之上。第二基底设置于第一基底的基面之上且耦接于第一基底的端子区。连接器以并列于第二基底的方式而设置于第一基底的基面之上，连接器包括一接合面、一接触单元与多个接点区，其中，多个接点区设置于接合面，接触单元耦接于多个接点区，当连接器经由接合面连接于第一基底的基面时，连接器对于第一基底的至少一电子零件区进行覆盖且连接器的多个接点区耦接于第一基底的端子区，如此使得连接器的多个接点区可经由第一基底的端子区而耦接于第二基底。

于本发明的一实施例在于提供另一种卡片结构，包括一第一基底、一第二基底、一中间单元与一连接器。第一基底包括一基面。第二基底设置于第一基底的基面之上且耦接于第一基底。连接器以并列于第二基底的方式而经由中间单元而设置于第一基底的基面之上，连接器耦接于第一基底。

于本发明的一实施例在于提供又一种组合结构，此组合结构包括一外壳结构与一卡片结构。外壳结构包括具有一第一存取部与一第二存取部的一壳本体，第一存取部与第二存取部之间相互连接。卡片结构可经由外壳结构的壳本体的第一存取部或第二存取部而以可分离方式设置于外壳结构的壳本体。卡片结构包括一第一元件、一第二元件与一卡片接触单元。第一元件包括至少一第一接点与一第一周边部，至少一第一接点呈现于第一周边部。第二元件包括具有至少一第二接点与一第二周边部，至少一第二接点以相对于第一元件的至少一第一接点且呈现于第二周边部，当第一元件与第二元件相互结合时，第一元件的第一周边部与第二元件的第二周边部相互邻接，如此使得第一元件的至少一第一接点与第二元件的至少一第二接点之间可相互并列。卡片接触单元设置于第二元件且耦接于第二元件的至少一第二接点。当卡片结构经由外壳结构的壳本体的第一存取部或第二存取部而设置于外壳结构的壳本体时，卡片结构与外壳结构的壳本体之间形成一容室且卡片结构的卡片接触单元朝向于容室。

于本发明的一实施例在于提供又一种组合结构，此组合结构包括一外壳结构与一卡片结构。外壳结构包括具有一第一存取部与一第二存取部的一壳本体，第一存取部与第二存取部之间相互连接。卡片结构包括一卡片本体、多个第一垫部件与多个第二垫部件。卡片本体包括一外表面。多个第一垫部件与多个第二垫部件设置于卡片本体的外表面之上。当卡片结构经由外壳结构的壳本体的第一存取部或第二存取部而设置于外壳结构的壳本体时，卡片结构的卡片本体与外壳结构的壳本体之间形成一容室且卡片结构的多个第一垫部件与多个第二垫部件朝向于容室。

附图说明

图1A表示根据本发明的第一实施例的一卡片结构的分解图；

图1B表示根据图1A中的卡片结构的组合图；

图1C表示根据图1B中的卡片结构于进行焊接程序后的示意图；

图2表示根据本发明的第一实施例的卡片结构的一变化例的示意图；

图3A表示根据本发明的第二实施例的一组合结构的分解图；

图3B表示根据图3A中的组合结构的组合图；

图4表示根据本发明的第三实施例的一卡片结构的立体图；

图5A表示根据本发明的第四实施例的一组合结构的分解图；

图5B表示根据图5A中的组合结构的组合图；

图6A表示根据本发明的第五实施例的一卡片结构的分解图；

图6B表示根据图6A中的卡片结构的组合图；

图7A表示根据图6B中的卡片结构的侧视图；

图7B表示根据图6B中的卡片结构的上视图；

图8A表示根据本发明的第六实施例的一卡片结构的分解图；

图8B表示根据图8A中的卡片结构的组合图；

图9A表示根据图8B中的卡片结构的侧视图；

图9B表示根据图8B中的卡片结构的上视图；

图10A表示根据本发明的第七实施例的一卡片结构的示意图；

图10B表示根据图10A中的卡片结构的上视图；

图11A表示根据本发明的第八实施例的一卡片结构的示意图；

图11B表示根据图11A中的卡片结构的上视图；

图12A表示根据本发明的第九实施例的一卡片结构的示意图；

图12B表示根据图12A中的卡片结构的上视图；

图13A表示根据本发明的第十实施例的一卡片结构的一第一元件的示意图；

图13B表示根据本发明的第十实施例的一卡片结构的一第二元件的示意图；

图13C表示根据本发明的第十实施例的第一元件与第二元件于相互组合后形成的卡片结构的示意图；

图13D表示沿着图13C的一线段(z1-z1)进行卡片结构的切割下的剖视图；

图13E表示根据本发明的第十实施例的卡片结构的一变化例的示意图；

图14A表示根据本发明的第十一实施例的一卡片结构的一第一元件的示意图；

图14B表示根据本发明的第十一实施例的一卡片结构的一第二元件的示意图；

图14C表示根据本发明的第十一实施例的第一元件与第二元件于相互组合后形成的卡片结构的示意图；

图14D表示沿着图14C的一线段(z2-z2)进行卡片结构的切割下的剖视图；

图14E表示根据本发明的第十一实施例的卡片结构的一变化例的示意图；

图15A表示根据本发明的第十二实施例的一卡片结构的一第一元件的示意图；

图15B表示根据本发明的第十二实施例的一卡片结构的一第二元件的示意图；

图15C表示根据本发明的第十二实施例的第一元件与第二元件于相互组合后形成的卡片结构的示意图；

图15D表示沿着图15C的一线段(z3-z3)进行卡片结构的切割下的剖视图；

图15E表示根据本发明的第十二实施例的卡片结构的一变化例的示意图；

图16A表示根据本发明的第十三实施例的一卡片结构的一第一元件的示意图；

图16B表示根据本发明的第十三实施例的一卡片结构的一第二元件的示意图；

图16C表示根据本发明的第十三实施例的第一元件与第二元件于相互组合后形成的卡片结构的示意图；

图16D1表示沿着图16C的一线段(z41-z41)进行卡片结构的切割下的剖视图；

图16D2表示沿着图16C的一线段(z42-z42)进行卡片结构的切割下的剖视图；

图16E表示根据本发明的第十三实施例的卡片结构的一变化例的示意图；

图17A表示根据本发明的第十四实施例的一卡片结构的一第一元件的示意图；

图17B表示根据本发明的第十四实施例的一卡片结构的一第二元件的示意图；

图17C表示根据本发明的第十四实施例的第一元件与第二元件于相互组合后形成的卡片结构的示意图；

图17D1表示沿着图17C的一线段(z51-z51)进行卡片结构的切割下的剖视图；

图17D2表示沿着图17C的一线段(z52-z52)进行卡片结构的切割下的剖视图；

图17E表示根据本发明的第十四实施例的卡片结构的一变化例的示意图；

图18表示根据本发明的第十五实施例的一组合结构的示意图；

图19表示根据本发明的第十六实施例的一组合结构的示意图；

图20A表示根据本发明的第十七实施例的一卡片结构的分解图；

图20B表示根据本发明的第十七实施例的一卡片结构的组合图；

图21A表示根据本发明的第十八实施例的一卡片结构的分解图；

图21B表示根据本发明的第十八实施例的一卡片结构的组合图；

图22A表示根据本发明的第十九实施例的一卡片结构的分解图；

图22B表示根据本发明的第十九实施例的一卡片结构的组合图；

图23A表示根据本发明的第二十实施例的一组合结构的分解图；

图23B表示根据本发明的第二十实施例的一组合结构的组合图；

图24A表示根据本发明的第二十一实施例的一组合结构的组合图；

图24B表示根据本发明的第二十一实施例的一组合结构的分解图；

图24C表示根据本发明的第二十一实施例的一组合结构的另一分解图；

图25A表示根据本发明的第二十二实施例的一组合结构的组合图；

图25B表示根据本发明的第二十二实施例的一组合结构的分解图；以及

图25C表示根据本发明的第二十二实施例的一组合结构的另一分解图。

主要元件符号说明

1、1’、1a、1a’、1b、1b’、1c、1c’、1d、1d’、1e、1e’、1f、2f1、2f2、2f3~第一元件；

10、10a、10b、10c、10d、10e、10f～第一本体；

100a、100b、100c、100d、100e、100s~第一周边部；

101、101a、101b、101c、101d、101e、101f～第一接合部；

1121~并列接点；

11a、11a’、11b、11b’、11c、11c1、11c1’、11d1、11d2、11d1’、11d2’、11e1、11e2、11e1’、11e2’、11f～第一接点；

2、2’、2a、2a’、2b、2b’、2c、2c’、2d、2d’、2e、2e’~第二元件；

20、20a、20b、20c、20d、20e、20f1、20f2、20f3第二本体；

200a、200b、200c、200d、200e1、200s~第二周边部；

200e2~底表面；

201、201a、201b、201c、201d、201e、201f～第二接合部；

21a、21a’、21a1’、21b、  21b’、21c、21c1、21c1’、21d1、21d2、21d1’、21d2’、21e1、21e2、21e1’、21e2’、21f～第二接点；

3、3’、3a、3a’~第一基底；

30、30’~电子零件区；

300、300f～基面；

31、31’~端子区；

4、4’~连接器；

400、400’~接合面；

400a、400a’~第一段部；

400b、400b’~第二段部；

400f～接合面；

400r、400r’~收容部；

41c、42c~接点区；

4a～连接器；

5~第二基底；

6~中间单元；

61、62~连接部；

7~中间单元；

71、72~连接部；

8~中间单元；

as1、as2~第一、二存取部；

b0~外表面；

B1、B2~卡片本体；

B31、B51~插座本体；

B32、B52~定位部件；

B5a、B5b、B5c、B5d、B5e、B5f1、B5f2、B5f3~卡片本体；

C1、C1’、C2、C3、C3’、C4-1、C4-2、C4-3、C5a、C5a’、C5b、C5b’、C5c、C5c’、C5d、C5d’、C5e、C5e’、C5f1、C5f2、C5f3、C5x~卡片结构；

D1~电路单元；

D2、D2a~卡片接触单元；

D31、D31’~插座接触单元(第一接触单元)；

D32~插座接触单元(第二接触单元)；

D4~接触单元；

D51~插座接触单元；

D5a、D5b、D5c、D5d、D5d1、D5d2、D5e1、D5e2、D5f1、D5f2、D5f3~卡片接触单元；

E1、E2、E3、E4、E5、E6、E7~组合结构；

g21、g22~第一、二接触部件；

g41、g42~第一、二接触部件；

g51a、g51a’、g51b、g51c、g51d1、g51d1’、g51d2、g51e1、g51e1’、g51e2、g51f、g52f～接触部件；

h3、h4~本体；

h31、h32~第一、二定位部；

h41~定位部；

h42~导线；

J1~交界区域；

J1a、J1b、J1c、J1d、J1e~交界区域；

L1~第一导线；

L21、L22~第二导线；

L21a、L21b、L22a~导线；

L51a、L51b、L51c、L51d1、L51d2、L51e1、L51e2~导线；

Ma~外壳结构；

m1~壳本体；

m11、m12~第一、二部件；

p21、p22~第一、二垫部件；

p31a~第一接触部件；

p32a、p32a’~第二接触部件；

p31b、p32b~第三、四接触部件；

p51a、p52a~第一、二接触部件；

R0、R5~插槽；

r01、r51~开口；

r02、r52~壁面；

r100~内侧壁面；

s01~较长区段；

s01a、s01b、s01c、s01d、s01e~第一区段；

s02~较短区段；

s02a、s02b、s02c、s02d、s02e~第二区段；

S1、S1a、S1b、S1c、S1d~共同周边部；

T1~插座结构；

T3、T4~基底结构；

T5~插座结构；

W~金属焊接部；

z1-z1、z2-z2、z3-z3、z41-z41、z42-z42、z51-z51、z52-z52~线段。

具体实施方式

图1A、1B分别表示根据本发明的第一实施例的一卡片结构C1的分解图、组合图。在本实施例中，卡片结构C1为USB 3.0规格使用下的一薄型记忆卡片结构。

如图1A所示，卡片结构C1包括一第一元件1、一第二元件2、一电路单元D1与一卡片接触单元D2。第一元件1与第二元件2均为矩型状构件。在本实施例中，第一元件1与电路单元D1共同构成了一板上式连接芯片(Chip On Board,COB)装置。

第一元件1包括一第一本体10、多个第一接点11c、一第一接合部101、一第一周边部100s与多个第一导线L1。第一接合部101为第一本体10的一表面，第一周边部100s为第一本体10的周边表面且位于第一接合部101的外周围。电路单元D1设置于第一本体10之上或内部。多个第一接点11c呈现于第一周边部100s且经由多个第一导线L1而耦接于(或电连接于)电路单元D1。

第二元件2包括一第二本体20、多个第二接点21c、一第二接合部201、一第二周边部200s与多个第二导线L21、L22。第二接合部201为第二本体20的一表面且用以结合至第一元件1的第一接合部101，并且第二周边部200s为第二本体20的周边表面且位于第二接合部201的外周围。多个第二接点21c以相对于第一元件1的多个第一接点11c且呈现于第二周边部200s。第一元件1的第一本体10与第二元件2的第二本体20构成了卡片结构C1的一卡片本体B1。

卡片接触单元D2包括多个第一接触部件g21与多个第二接触部件g22，其中，多个第一接触部件g21与多个第二接触部件g22呈现于第二本体20的外部且分别经由多个第二导线L21、L22而耦接于第二元件2的多个第二接点21c。在本实施例中，多个第一接触部件g21为可导电的多个垫部件，多个第二接触部件g22为可导电的弹片或簧片。为便于说明，在本实施例的以下说明所配合的附图中将多个第一导线L1与多个第二导线L21、L22予以省略。

如图1B所示，当第一元件1的第一接合部101结合于第二元件2的第二接合部201时，第一元件1的第一周边部100s与第二元件2的第二周边部200s相互邻接，相互邻接的第一元件1的第一周边部100s与第二元件2的第二周边部200s共同形成一交界区域J1与一共同周边部S1，相互并列的第一元件1的多个第一接点11c与第二元件2的多个第二接点21c共同位在交界区域J1，如此使得第一元件1的多个第一接点11c与第二元件2的多个第二接点21c之间可相互并列而形成了多个并列接点1121。

图1C表示根据图1B中的卡片结构C1在进行焊接程序后的示意图。当第一元件1的第一接合部101结合于第二元件2的第二接合部201且第一元件1的多个第一接点11c与第二元件2的多个第二接点21c之间相互并列之后，相互组合的第一元件1与第二元件2在经过焊接程序(例如：锡炉)之后，在相互并列的第一元件1的多个第一接点11c与第二元件2的多个第二接点21c的外表面可分别经由金属焊接部W所覆盖，由此以确实达到电连接。

值得注意的是，就相互邻接的第一元件1的第一周边部100s与第二元件2的第二周边部200s所共同形成的共同周边部S1而言，此共同周边部S1包括相互连接的一成对较长区段(长边)s01与一成对较短区段(短边)s02，其中，较短区段(短边)s02的尺寸是根据卡片接触单元D2的多个第一接触部件g21与多个第二接触部件g22的排列距离而采最小化的设计。在本实施例中，较长区段s01的长度为较短区段s02的长度的两倍或两倍以上。位于一较长区段s01的多个并列接点1121的数目为5，而位于另一较长区段s01的多个并列接点1121的数目为4。

如此一来，对于内部已设置有多个电子零件(未图示)的第一元件1而言，由于仅需对于位在第一元件1与第二元件2的外周边表面上的相互并列的第一元件1的多个第一接点11c与第二元件2的多个第二接点21c之间进行焊接，在第一元件1内部的多个电子零件不会因此焊接程序所产生的热量造成移位及损坏，明显地可大幅度地增加制作时的良率。

图2表示根据本发明的第一实施例的卡片结构C1的一变化例的示意图。卡片结构C1’包括一第一元件1’、一第二元件2’及上述电路单元D1与卡片接触单元D2。在实质上，卡片结构C1’的第一元件1’、第二元件2’相同于卡片结构C1的第一元件1、第二元件2，卡片结构C1’主要不同于卡片结构C1之处仅在于：多个并列接点1121均位于单一较长区段s01或同一侧。在本实施例中，位于一较长区段s01的多个并列接点1121的数目为9。

图3A、3B表示根据本发明的第二实施例的一组合结构E1的分解图、组合图。

如图3A所示，组合结构E1包括一插座结构T1与上述卡片结构C1。因此，在下文中便不再对于卡片结构C1的结构提出详述。

插座结构T1包括一插座本体B31、一定位部件B32与两插座接触单元D31、D32(为便于说明，在下文中将两插座接触单元D31、D32分别指定为一第一接触单元D31与一第二接触单元D32)。第一接触单元D31包括多个第一接触部件p31a与多个第二接触部件p32a，第二接触单元D32包括多个第三接触部件p31b与多个第四接触部件p32b。在本实施例中，第一接触单元D31的多个第一接触部件p31a、第二接触单元D32的多个第三接触部件p31b为可导电的弹片或簧片，第一接触单元D31的多个第二接触部件p32a与第二接触单元D32的多个第四接触部件p32b为可导电的垫部件。

插座本体B31包括一插槽R0，插槽R0具有一开口r01与一壁面r02，其中，开口r01连接于壁面r02。定位部件B32延伸于插座本体B31且形成插座本体B3 1的插槽R0的开口r01与壁面r02。在本实施例中，定位部件B32为一悬臂部件。第一接触单元D31的多个第一接触部件p31a与多个第二接触部件p32a凸出于插座本体B31的插槽R0的壁面r02。第二接触单元D32的多个第三接触部件p31b凸出于插座本体B31的插槽R0的壁面r02，并且第二接触单元D32的多个第三接触部件p31b较第一接触单元D31的多个第一接触部件p31a、多个第二接触部件p32a更为接近插座本体B31的插槽R0的开口r01。第二接触单元D32的多个第四接触部件p32b凸出于插座本体B31的插槽R0的壁面r02，并且多个第四接触部件p32b较多个第三接触部件p31b更为接近插座本体B31的插槽R0的开口r01。

如图3B所示，当卡片结构C1经由插座结构T1的插座本体B31的开口r01而插入于插座结构T1的插槽R0时，卡片结构C1的多个第一接触部件g21与多个第二接触部件g22分别接触于插座结构T1的第一接触单元D31的多个第一接触部件p31a与多个第二接触部件p32a。在相互接触的卡片接触单元D2的多个第一接触部件g21(卡片结构C1)/第一接触单元D31的多个第一接触部件p31a(插座结构T1)、卡片接触单元D2的多个第二接触部件g22(卡片结构C1)/第一接触单元D31的多个第二接触部件p32a(插座结构T1)的作用下，如此便可达到卡片结构C1与插座结构T1之间的电连接关系。

就上述的第二接触单元D32的多个第三、四接触部件p31b、p32b而言是提供给具USB 2.0规格的一现有插头(未图示)的使用。换言之，当现有插头经由插座结构T1的插座本体B31的开口r01而插入时，此现有插头可电连接于第二接触单元D32的多个第三接触部件p31b与多个第四接触部件p32b且可通过插座本体B31与定位部件B32而达到定位。

图4表示根据本发明的第三实施例的一卡片结构C2的立体图。在本实施例中，卡片结构C2为USB 3.0规格使用下的一薄型记忆卡片结构。

卡片结构C2包括一卡片本体B2、一电路单元D1、多个第一垫部件p21、多个第二垫部件p22、多个导线L21a与L22a。多个第二垫部件p22、多个导线L21a与L22a构成了一卡片接触单元D2a。

卡片本体B2包括一外表面b0。电路单元D1设置于卡片本体B2。多个第一垫部件p21设置于卡片本体B2的外表面b0之上，并且多个第一垫部件p21经由多个导线L21a而耦接于电路单元D1。多个第二垫部件p22邻接于多个第一垫部件p21，并且多个第二垫部件p22经由多个导线L22a而耦接于电路单元D1。在本实施例中，多个第一垫部件p21的数量为4，多个第二垫部件p22的数量为5，多个第一垫部件p21与多个第二垫部件p22由导电材料所制成，并且电路单元D1为一芯片。

图5A、5B分别表示根据本发明的第四实施例的一组合结构E2的分解图、组合图。

如图5A所示，组合结构E2包括一插座结构T2与上述卡片结构C2。因此，在下文中便不再对于卡片结构C2的结构提出详述。

插座结构T2包括一插座本体B31、一定位部件B32与两插座接触单元D31’、D32(为便于说明，在下文中将两插座接触单元D31’、D32分别指定为一第一接触单元D31’与一第二接触单元D32)。

插座本体B31包括一插槽R0，插槽R0具有一开口r01与一壁面r02，其中，开口r01连接于壁面r02。定位部件B32延伸于插座本体B31且形成插座本体B31的插槽R0的开口r01与壁面r02。在本实施例中，定位部件B32为一悬臂部件。

第一接触单元D31’包括多个第一接触部件p31a与多个第二接触部件p32a’，第二接触单元D32包括多个第三接触部件p31b与多个第四接触部件p32b。第一接触单元D31’的多个第一接触部件p31a与多个第二接触部件p32a’凸出于插座本体B31的插槽R0的壁面r02。第二接触单元D32的多个第三接触部件p31b凸出于插座本体B31的插槽R0的壁面r02，并且第二接触单元D32的多个第三接触部件p31b较第一接触单元D31’的多个第一接触部件p31a、多个第二接触部件p32a’更为接近插座本体B31的插槽R0的开口r01。第二接触单元D32的多个第四接触部件p32b凸出于插座本体B31的插槽R0的壁面r02，并且多个第四接触部件p32b较多个第三接触部件p31b更为接近插座本体B31的插槽R0的开口r01。在本实施例中，第一接触单元D31’的多个第一接触部件p31a与多个第二接触部件p32a’、第二接触单元D32的多个第三接触部件p31b为可导电的弹片或簧片，第二接触单元D32的多个第四接触部件p32b为可导电的垫部件。为便于说明，以下将第一接触单元D31’的多个第一接触部件p31a与多个第二接触部件p32a’分别指定为多个第一弹片p31a与多个第二弹片p32a’。

如图5B所示，当卡片结构C2经由插座结构T2的插座本体B31的开口r01而插入于插座结构T2的插槽R0时，卡片结构C2的多个第一垫部件p21与多个第二垫部件p22分别接触于插座结构T2的第一接触单元D31’的多个第一弹片p31a与多个第二弹片p32a’。在相互接触的多个第一垫部件p21(卡片结构C2)/第一接触单元D31’的多个第一弹片p31a(插座结构T2)、多个第二垫部件p22(卡片结构C2)/第一接触单元D31’的多个第二弹片p32a’(插座结构T2)的作用下，如此便可达到卡片结构C2与插座结构T2之间的电连接关系。

就上述的第二接触单元D32的多个第三、四接触部件p31b、p32b而言是提供给具USB 2.0规格的一现有插头(未图示)的使用。换言之，当现有插头经由插座结构T2的插座本体B31的开口r01而插入时，此现有插头可电连接于第二接触单元D32的多个第三接触部件p31b与多个第四接触部件p32b且可通过插座本体B31与定位部件B32而达到定位。

图6A、6B分别表示根据本发明的第五实施例的一卡片结构C3的分解图、组合图。图7A、7B分别表示根据图6B中的卡片结构C3的侧视图、上视图。在本实施例中，卡片结构C3为USB 3.0规格使用下的一薄型记忆卡片结构。

如图6A、6B、7A、7B所示，卡片结构C3包括一第一基底3、一连接器4与一第二基底5。

第一基底3包括一基面300、一电子零件区30(如图7A所示)与一端子区31(如图7A所示)，其中，零件区30与端子区31设置于基面300之上。在本实施例中，第一基底3可为一电路单元。

第二基底5设置于第一基底3的基面300之上且耦接于第一基底3的端子区31。在本实施例中，第二基底5为一板上式连接芯片装置。

连接器4以并列于第二基底5的方式而设置于第一基底3的基面300之上。连接器4包括一接合面400、一接触单元D4、多个接点区41c/42c与一收容部400r。多个接点区41c、42c设置于接合面400。接触单元D4包括多个第一接触部件g41与多个第二接触部件g42，其中，多个第一接触部件g41、多个第二接触部件g42耦接于多个接点区41c、42c。收容部400r设置于接合面400之上。连接器4的接合面400在实质上为具有一第一段部400a与两第二段部400b的一似U型接合面，其中，两第二段部400b以相互平行方式连接于第一段部400a，并且第一段部400a在实质上是位在两第二段部400b与第二基底5之间(如图7B所示)，或可说是由第一段部400a与两第二段部400b所构成的U型接合面的U型开口是背向于第二基底5，以及多个接点区41c、42c设置于似U型接合面400的第一段部400a之上。在本实施例中，收容部400r为一凹部，接触单元D4的多个第一接触部件g41由导电材料所制成的垫部件，多个第二接触部件g42为可导电的弹片或簧片。

当连接器4经由接合面400连接于第一基底3的基面300时，连接器4对于第一基底3的零件区30进行覆盖且经由其收容部400r容纳第一基底3的零件区30，并且连接器4的多个接点区41c、42c耦接于第一基底3的端子区31，如此使得连接器4的多个接点区41c、42c可经由第一基底3的端子区31而耦接于第二基底5。

图8A、8B分别表示根据本发明的第六实施例的一卡片结构C3’的分解图、组合图，图9A、9B分别表示根据图8B中的卡片结构C3’的侧视图、上视图。在本实施例中，卡片结构C3’为USB 3.0规格使用下的一薄型记忆卡片结构。

如图8A、8B、9A、9B所示，与第五实施例的卡片结构C3的主要不同处在于：第六实施例的卡片结构C3’的连接器4’的收容部400r’的结构不同于卡片结构C3的连接器4。由于本实施例中所提出的第二基底5均相同于第五实施例，在下文中便不再对于第二基底5的结构提出详述。

卡片结构C3’包括一第一基底3’、一连接器4’与一第二基底5。

第一基底3’包括一基面300、一电子零件区30’(如图9A所示)与一端子区31’(如图9A所示)，其中，零件区30’与端子区31’设置于基面300之上。

连接器4’包括一接合面400’、多个第一接触部件g41、多个第二接触部件g42、多个接点区41c/42c与一收容部400r’。接合面400’在实质上为具有一第一段部400a’与两第二段部400b’的一似U型接合面，两第二段部400b’以相互平行方式连接于第一段部400a’，两第二段部400b’在实质上是位在第一段部400a’与第二基底5之间(如图9B所示)，或可说是由第一段部400a与两第二段部400b所构成的U型接合面的U型开口是朝向于第二基底5，并且多个接点区41c、42c设置于似U型接合面400’的第一段部400a’之上。

当连接器4’经由接合面400’连接于第一基底3’的基面300时，连接器4’对于第一基底3’的零件区30’进行覆盖且经由其收容部400r’容纳第一基底3’的零件区30’，并且连接器4’的多个接点区41c、42c耦接于第一基底3’的端子区31’，如此使得连接器4’的多个接点区41c、42c可经由第一基底3’的端子区31’而耦接于第二基底5。

图10A表示根据本发明的第七实施例的一卡片结构C4-1的示意图，图10B表示根据图10A中的卡片结构C4-1的上视图。在本实施例中，卡片结构C4-1为USB 3.0规格使用下的一薄型记忆卡片结构。

如图10A、10B所示，卡片结构C4-1包括一第一基底3a、一连接器4a、一第二基底5、具有多个连接部61/62的一中间单元6。

第一基底3a包括一基面300f。在本实施例中，第一基底3a为一电路单元。

第二基底5设置于第一基底3a的基面300f之上且耦接于第一基底3a。在本实施例中，第二基底5为一板上式连接芯片装置。

连接器4a包括一接合面400f与一接触单元D4。接触单元D4包括多个第一接触部件g41、多个第二接触部件g42。连接器4a以并列于第二基底5且经由中间单元6的多个连接部61、62的支承而设置于第一基底3a的基面300f之上，并且连接器4a的接触单元D4的多个第一接触部件g41、多个第二接触部件g42分别经由中间单元6的多个连接部61、62而耦接于第一基底3a。在本实施例中，接触单元D4的多个第一接触部件g41由导电材料所制成的垫部件，多个第二接触部件g42为可导电的弹片或簧片，中间单元6的多个连接部61、62为可导电的柱状结构。

图11A表示根据本发明的第八实施例的一卡片结构C4-2的示意图，图11B表示根据图11A中的卡片结构C4-2的上视图。在本实施例中，卡片结构C4-2为USB 3.0规格使用下的一薄型记忆卡片结构。

如图11A、11B所示，卡片结构C4-2包括一第一基底3a、一连接器4a、一第二基底5及具有多个连接部71、72的一中间单元7。于第八实施例的卡片结构C4-2的第一基底3a、连接器4a、第二基底5完全相同于第七实施例的卡片结构C4-1的第一基底3a、连接器4a、第二基底5，在此便不再对于这些元件及其连接关系进行赘述。

与第七实施例的卡片结构C4-1的主要差异之处在于：第八实施例的卡片结构C4-2的中间单元7的多个连接部71、72仅是做为第一基底3a与连接器4a之间的支承用的非导电柱状结构，在第一基底3a与连接器4a之间的导电连接方式采用相同于上述图7A的第五实施例的卡片结构C3或图9A的第六实施例的卡片结构C3’中的耦接方式(但未图示)。

图12A表示根据本发明的第九实施例的一卡片结构C4-3的示意图，图12B表示根据图12A中的卡片结构C4-3的上视图。在本实施例中，卡片结构C4-3为USB 3.0规格使用下的一薄型记忆卡片结构。

如图12A、12B所示，卡片结构C4-3包括一第一基底3a’、一连接器4a、一第二基底5与一中间单元8。于第九实施例的卡片结构C4-3的连接器4a、第二基底5完全相同于第八实施例的卡片结构C4-2中的连接器4a、第二基底5，在此便不再对于这些元件及其连接关系进行赘述。

与第八实施例的卡片结构C4-2的主要差异之处在于：第九实施例的卡片结构C4-3的中间单元8以一体成型于第一基底3a’且凸出于第一基底3a’的基面300f之上，连接器4a以并列于第二基底5且经由中间单元8的直接支承而设置于第一基底3a’之上，并且连接器4a可选择方式而经由中间单元8耦接于第一基底3a’。在本实施例中，中间单元8为一体成型于第一基底3a’的一电子零件区。在其它实施例中，基于不同尺寸的中间单元8之下，在第一基底3a’与连接器4a之间的导电连接方式可采用相同于上述图7A的第五实施例的卡片结构C3或图9A的第六实施例的卡片结构C3’中的耦接方式(但未图示)。

图13A、13B分别表示根据本发明的第十实施例的一卡片结构C5a的一第一元件1a、一第二元件2a的示意图，图13C表示根据本发明的第十实施例的第一元件1a与第二元件2a在相互组合后形成的卡片结构C5a的示意图，图13D表示沿着图13C的一线段z1-z1进行卡片结构C5a的切割下的剖视图。在本实施例中，卡片结构C5a为USB 2.0规格使用下的一4-pin薄型记忆卡片结构。

如图13A、13B、13C、13D所示，卡片结构C5a包括第一元件1a、第二元件2a、一电路单元D1与一卡片接触单元D5a，其中，第一元件1a与第二元件2a均为矩型状构件。在本实施例中，第一元件1a与电路单元D1共同构成了一板上式连接芯片装置或一电子电路，而第二元件2a与卡片接触单元D5a共同构成了一连接器。

如图13A所示，第一元件1a包括一第一本体10a、多个第一接点11a、一第一接合部101a与一第一周边部100a。第一接合部101a为第一本体10a的一表面，第一周边部100a为第一本体10a的周边表面且位于第一接合部101a的外周围。电路单元D1设置于第一元件1a的第一本体10a之上或内部。多个第一接点11a呈现于第一接合部101a之上且经由多个导线(未图示)而耦接于位在第一本体10a的电路单元D1。

如图13B所示，第二元件2a包括一第二本体20a、多个第二接点21a、一第二接合部201a与一第二周边部200a，其中，第二接合部201a为第二本体20a的一表面且用以结合至第一元件1a的第一接合部101a，第二周边部200a为第二本体20a的周边表面且位于第二接合部201a的外周围，多个第二接点21a以相对于第一元件1a的多个第一接点11a且呈现于第二接合部201a。第一元件1a的第一本体10a与第二元件2a的第二本体20a构成了卡片结构C5a的一卡片本体B5a。

如图13B、13C、13D所示，卡片接触单元D5a包括多个接触部件g51a、多个接触部件g51a’与多个导线L51a(如图13D所示)，其中，多个接触部件g51a、g51a’呈现于第二元件2a的第二本体20a的外部且分别经由多个导线L51a而耦接于第二元件2a的多个第二接点21a。在本实施例中，多个接触部件g51a的数目为2，多个接触部件g51a’的数目为2，多个接触部件g51a/g51a’均为可导电的矩形状垫部件，多个接触部件g51a的长度大于多个接触部件g51a’的长度。

如图13C、13D所示，当第一元件1a的第一接合部101a与第二元件2a的第二接合部201a相互结合时，第一元件1a的第一周边部100a与第二元件2a的第二周边部200a相互邻接，相互邻接的第一元件1a的第一周边部100a与第二元件2a的第二周边部200a共同形成一交界区域J1a与一共同周边部S1a，并且第一元件1a的多个第一接点11a分别耦接于第二元件2a的多个第二接点21a，如此便可形成卡片结构C5a。

值得注意的是，就相互邻接的第一元件1a的第一周边部100a与第二元件2a的第二周边部200a所共同形成的共同周边部S1a而言，此共同周边部S1a包括相互连接的一成对第一区段s01a与一成对第二区段s02a，其中，第二区段s02a的尺寸根据卡片接触单元D5a的多个接触部件g51a/g51a’的排列距离而采最小化的设计。在本实施例中，第一区段s01a的长度近似于或略小于第二区段s02a的长度。

图1 3E表示根据本发明的第十实施例的卡片结构C5a的一变化例C5a’的示意图。卡片结构C5a’不同于第十实施例的卡片结构C5a之处在于：第一元件1a’的多个第一接点11a’、第二元件2a’的多个第二接点21a’之间以相互对应方式而分别以外露方式设置于第一元件1a’的第一周边部100a、第二元件2a’的第二周边部200a，并且当第一元件1a’的第一接合部101a与第二元件2a’的第二接合部201a相互结合时可造成了第一元件1a’的多个第一接点11a’、第二元件2a’的多个第二接点21a’之间的相互并列，相互并列的第一元件1a’的多个第一接点11a’与第二元件2a’的多个第二接点21a’共同位在交界区域J1a，于相互并列的第一元件1a’的多个第一接点11a’与第二元件2a’的多个第二接点21a’的外表面可分别经由金属焊接部W所覆盖，由此以确实达到电连接。

图14A表示根据本发明的第十一实施例的一卡片结构C5b的一第一元件1b的示意图，图14B表示根据本发明的第十一实施例的一卡片结构C5b的一第二元件2b的示意图，图14C表示根据本发明的第十一实施例的第一元件1b与第二元件2b在相互组合后形成的卡片结构C5b的示意图，图14D表示沿着图14C的一线段z2-z2进行卡片结构C5b的切割下的剖视图。在本实施例中，卡片结构C5b为USB 3.0规格使用下的一5-pin薄型记忆卡片结构。

如图14B所示，矩型状第二元件2b包括一第二本体20b、多个第二接点21b、一第二接合部201b与一第二周边部200b，其中，第二接合部201b为第二本体20b的一表面且用以结合至第一元件1b的第一接合部101b，第二周边部200b为第二本体20b的周边表面且位于第二接合部201b的外周围，多个第二接点21b是以相对于第一元件1b的多个第一接点11b且呈现于第二接合部201b。第一元件1b的第一本体10b与第二元件2b的第二本体20b构成了卡片结构C5b的一卡片本体B5b。

如图14A、14B、14C、14D所示，卡片结构C5b包括第一元件1b、第二元件2b、一电路单元D1与一卡片接触单元D5b，其中，第一元件1b与第二元件2b均为矩型状构件。在本实施例中，第一元件1b与电路单元D1共同构成了一板上式连接芯片装置或一电子电路，而第二元件2b与卡片接触单元D5b共同构成了一连接器。

如图14A所示，第一元件1b包括一第一本体10b、多个第一接点11b、一第一接合部101b、一第一周边部100b。第一接合部101b为第一本体10b的一表面，第一周边部100b为第一本体10b的周边表面且位于第一接合部101b的外周围。电路单元D1设置于第一元件1b的第一本体10b之上或内部。多个第一接点11b呈现于第一接合部101b之上且经由多个导线(未图示)而耦接于位在第一本体10b的电路单元D1。

如图14B、14C、14D所示，卡片接触单元D5b包括多个接触部件g51b与多个导线L51b(如图14D所示)，其中，多个接触部件g51b呈现于第二元件2b的第二本体20b的外部且分别经由多个导线L51b而耦接于第二元件2b的多个第二接点21b。在本实施例中，多个接触部件g51b的数目为5，并且多个接触部件g51b为可导电的似T形状垫部件。

当第一元件1b的第一接合部101b与第二元件2b的第二接合部201b相互结合时，第一元件1b的第一周边部100b与第二元件2b的第二周边部200b相互邻接，相互邻接的第一元件1b的第一周边部100b与第二元件2b的第二周边部200b共同形成一交界区域J1b与一共同周边部S1b，并且第一元件1b的多个第一接点11b分别耦接于第二元件2b的多个第二接点21b，如此便可形成卡片结构C5b。

值得注意的是，就相互邻接的第一元件1b的第一周边部100b与第二元件2b的第二周边部200b所共同形成的共同周边部S1b而言，此共同周边部S1b包括相互连接的一成对第一区段s01b与一成对第二区段s02b，其中，第二区段s02b的尺寸是根据卡片接触单元D5b的多个接触部件g51b的排列距离而采最小化的设计。在本实施例中，第一区段s01b的长度近似于或略小于第二区段s02b的长度。

图14E表示根据本发明的第十一实施例的卡片结构C5b的一变化例C5b’的示意图。卡片结构C5b’不同于第十一实施例的卡片结构C5b之处在于：第一元件1b’的多个第一接点11b’、第二元件2b’的多个第二接点21b’之间以相互对应方式而分别以外露方式设置于第一元件1b’的第一周边部100b、第二元件2b’的第二周边部200b，并且当第一元件1b’的第一接合部101b与第二元件2b’的第二接合部201b相互结合时可造成了第一元件1b’的多个第一接点11b’、第二元件2b’的多个第二接点21b’之间的相互并列，相互并列的第一元件1b’的多个第一接点11b’与第二元件2b’的多个第二接点21b’共同位在交界区域J1b，于相互并列的第一元件1b’的多个第一接点11b’与第二元件2b’的多个第二接点21b’的外表面可分别经由金属焊接部W所覆盖，由此以确实达到电连接。

图15A表示根据本发明的第十二实施例的一卡片结构C5c的一第一元件1c的示意图，图15B表示根据本发明的第十二实施例的一卡片结构C5c的一第二元件2c的示意图，图1 5C表示根据本发明的第十二实施例的第一元件1c与第二元件2c于相互组合后形成的卡片结构C5c的示意图，图15D表示沿着图15C的一线段z3-z3进行卡片结构C5c的切割下的剖视图。在本实施例中，卡片结构C5c为eSATA规格使用下的一7-pin薄型记忆卡片结构。

如图15A、15B、15C、15D所示，卡片结构C5c包括第一元件1c、第二元件2c、一电路单元D1与一卡片接触单元D5c，其中，第一元件1c与第二元件2c均为矩型状构件。在本实施例中，第一元件1c与电路单元D1共同构成了一板上式连接芯片装置或一电子电路，而第二元件2c与卡片接触单元D5c共同构成了一连接器。

如图15A所示，第一元件1c包括一第一本体10c、多个第一接点11c1、一第一接合部101c与一第一周边部100c。第一接合部101c为第一本体10c的一表面，第一周边部100c为第一本体10c的周边表面且位于第一接合部101c的外周围。电路单元D1设置于第一元件1c的第一本体10c之上或内部。多个第一接点11c1呈现于第一接合部101c之上且经由多个导线(未图示)而耦接于位在第一本体10c的电路单元D1。

如图15B所示，矩型状第二元件2c包括一第二本体20c、多个第二接点21c、一第二接合部201c与一第二周边部200c，其中，第二接合部201c为第二本体20c的一表面且用以结合至第一元件1c的第一接合部101c，第二周边部200c为第二本体20c的周边表面且位于第二接合部201c的外周围，多个第二接点21c是以相对于第一元件1c的多个第一接点11c且呈现于第二接合部201c。第一元件1c的第一本体10c与第二元件2c的第二本体20c构成了卡片结构C5c的一卡片本体B5c。

如图15B、15C、15D所示，卡片接触单元D5c包括多个接触部件g51c与多个导线L51c(如图15D所示)，其中，多个接触部件g51c呈现于第二元件2c的第二本体20c的外部且分别经由多个导线L51c而耦接于第二元件2c的多个第二接点21c1。在本实施例中，多个接触部件g51c的数目为7，并且多个接触部件g51c为可导电的矩形状垫部件。

当第一元件1c的第一接合部101c与第二元件2c的第二接合部201c相互结合时，第一元件1c的第一周边部100c与第二元件2c的第二周边部200c相互邻接，相互邻接的第一元件1c的第一周边部100c与第二元件2c的第二周边部200c共同形成一交界区域J1c与一共同周边部S1c，并且第一元件1c的多个第一接点11c1分别耦接于第二元件2c的多个第二接点21c1，如此便可形成卡片结构C5c。

值得注意的是，就相互邻接的第一元件1c的第一周边部100c与第二元件2c的第二周边部200c所共同形成的共同周边部S1c而言，此共同周边部S1c包括相互连接的一成对第一区段s01c与一成对第二区段s02c，其中，第二区段s02c的尺寸是根据卡片接触单元D5c的多个接触部件g51c的排列距离而采最小化的设计。在本实施例中，第一区段s01c的长度近似于或略小于第二区段s02c的长度。

图15E表示根据本发明的第十二实施例的卡片结构C5c的一变化例C5c’的示意图。卡片结构C5c’不同于第十二实施例的卡片结构C5c之处在于：第一元件1c’的多个第一接点11c1’、第二元件2c’的多个第二接点21c1’之间以相互对应方式而分别以外露方式设置于第一元件1c’的第一周边部100c、第二元件2c’的第二周边部200c，并且当第一元件1c’的第一接合部101c与第二元件2c’的第二接合部201c相互结合时可造成了第一元件1c’的多个第一接点11c1’、第二元件2c’的多个第二接点21c1’之间的相互并列，相互并列的第一元件1c’的多个第一接点11c1’与第二元件2c’的多个第二接点21c1’共同位在交界区域J1c，于相互并列的第一元件1c’的多个第一接点11c1’与第二元件2c’的多个第二接点21c1’的外表面可分别经由金属焊接部W所覆盖，由此以确实达到电连接。

图16A表示根据本发明的第十三实施例的一卡片结构C5d的一第一元件1d的示意图，图16B表示根据本发明的第十三实施例的一卡片结构C5d的一第二元件2d的示意图，图16C表示根据本发明的第十三实施例的第一元件1d与第二元件2d于相互组合后形成的卡片结构C5d的示意图，图16D1表示沿着图16C的一线段z41-z41进行卡片结构C5d的切割下的剖视图，图16D2表示沿着图16C的一线段z42-z42进行卡片结构C5d的切割下的剖视图。在本实施例中，卡片结构C5d为USB 2.0、USB 3.0规格使用下的一多重介面(multiple interface)薄型记忆卡片结构。

如图16A、16B、16C、16D1、16D2所示，卡片结构C5d包括第一元件1d、第二元件2d、一电路单元D1与一卡片接触单元D5d，其中，第一元件1d与第二元件2d均为矩型状构件。在本实施例中，第一元件1d与电路单元D1共同构成了一板上式连接芯片装置或一电子电路，而第二元件2d与卡片接触单元D5d共同构成了一连接器。

如图16A所示，第一元件1d包括一第一本体10d、多个第一接点11d1/11d2、一第一接合部101d、一第一周边部100d。第一接合部101d为第一本体10d的一表面，第一周边部100d为第一本体10d的周边表面且位于第一接合部101d的外周围。电路单元D1设置于第一元件1d的第一本体10d之上或内部。多个第一接点11d1/11d2呈现于第一接合部101d之上且经由多个导线(未图示)而耦接于位在第一本体10d的电路单元D1。

如图16B所示，第二元件2d包括一第二本体20d、多个第二接点21d1/21d2、一第二接合部201d与一第二周边部200d，其中，第二接合部201d为第二本体20d的一表面且用以结合至第一元件1d的第一接合部101d，第二周边部200d为第二本体20d的周边表面且位于第二接合部201d的外周围，多个第二接点21d1/21d2以相对于第一元件1d的多个第一接点11d1/11d2且呈现于第二接合部201d。第一元件1d的第一本体10d与第二元件2d的第二本体20d构成了卡片结构C5d的一卡片本体B5d。

如图16B、16C、16D1、16D2所示，卡片接触单元D5d包括多个接触部件g51d1/g51d1’、多个接触部件g51d2与多个导线L51d1/L51d2(如图16D1、16D2所示)，其中，多个接触部件g51d1/g51d1’、g51d2呈现于第二元件2d的第二本体20d的外部且分别经由多个导线L51d1、L51d2而耦接于第二元件2d的多个第二接点21d1、21d2。在本实施例中，多个接触部件g51d1的数目为2，多个接触部件g51d1’的数目为2，多个接触部件g51d2的数目为5，多个接触部件g51d1/g51d1’为可导电的矩形状垫部件，多个接触部件g51d2均为可导电的似T形状垫部件，多个接触部件g51d1的长度大于多个接触部件g51d1’的长度。

当第一元件1d的第一接合部101d与第二元件2d的第二接合部201d相互结合时，第一元件1d的第一周边部100d与第二元件2d的第二周边部200d相互邻接，相互邻接的第一元件1d的第一周边部100d与第二元件2d的第二周边部200d共同形成一交界区域J1d与一共同周边部S1d，并且第一元件1d的多个第一接点11d分别耦接于第二元件2d的多个第二接点21d1/21d2，如此便可形成卡片结构C5d。

值得注意的是，就相互邻接的第一元件1d的第一周边部100d与第二元件2d的第二周边部200d所共同形成的共同周边部S1d而言，此共同周边部S1d包括相互连接的一成对第一区段s01d与一成对第二区段s02d，其中，第二区段s02d的尺寸根据卡片接触单元D5d的多个接触部件g51d1/g51d2的排列距离而采最小化的设计。在本实施例中，第一区段s01d的长度近似于或略小于第二区段s02d的长度。

图16E表示根据本发明的第十三实施例的卡片结构C5d的一变化例C5d’的示意图。卡片结构C5d’不同于第十三实施例的卡片结构C5d之处在于：第一元件1d’的多个第一接点11d1’/11d2’、第二元件2d’的多个第二接点21d1’/21d2’之间以相互对应方式而分别以外露方式设置于第一接点11d1’/11d2’的第一周边部100d、第二元件2d’的第二周边部200d，并且当第一元件1d’的第一接合部101d与第二元件2d’的第二接合部201d相互结合时可造成了第一元件1d’的多个第一接点11d1’/11d2’、第二元件2d’的多个第二接点21d1’/21d2’之间的相互并列，相互并列的第一元件1d’的多个第一接点11d’与第二元件2d’的多个第二接点21d1’/21d2’共同位在交界区域J1d，在相互并列的第一元件1d’的多个第一接点11d1’/11d2’与第二元件2d’的多个第二接点21d1’/21d2’的外表面可分别经由金属焊接部W所覆盖，由此以确实达到电连接。

图17A表示根据本发明的第十四实施例的一卡片结构C5e的一第一元件1e的示意图，图17B表示根据本发明的第十四实施例的一卡片结构C5e的一第二元件2e的示意图，图17C表示根据本发明的第十四实施例的第一元件1e与第二元件2e在相互组合后形成的卡片结构C5e的示意图，图17D1表示沿着图17C的一线段z51-z51进行卡片结构C5e的切割下的剖视图，图17D2表示沿着图17C的一线段z52-z52进行卡片结构C5e的切割下的剖视图。在本实施例中，卡片结构C5e为USB 2.0、USB 3.0规格使用下的一多重介面薄型记忆卡片结构。

如图17A、17B、17C、17D1、17D2所示，卡片结构C5e包括第一元件1e、第二元件2e、一电路单元D1与一卡片接触单元D5e，其中，第一元件1e与第二元件2e均为矩型状构件。在本实施例中，第一元件1e与电路单元D1共同构成了一板上式连接芯片装置或一电子电路，而第二元件2e与卡片接触单元D5e共同构成了一连接器。

如图17A所示，第一元件1e包括一第一本体10e、多个第一接点11e1/11e2、一第一接合部101e、一第一周边部100e。第一接合部101e为第一本体10e的一表面，第一周边部100e为第一本体10e的周边表面且位于第一接合部101e的外周围。电路单元D1设置于第一元件1e的第一本体10e之上或内部。多个第一接点11e1/11e2呈现于第一接合部101e之上且经由多个导线(未图示)而耦接于位在第一本体10e的电路单元D1。

如图17B所示，第二元件2e包括一第二本体20e、多个第二接点21e1/21e2、一第二接合部201e与一第二周边部200e1，其中，第二接合部201e形成于第二本体20e之上，多个第二接点21e1/21e2以相对于第一元件1e的多个第一接点11e1/11e2而形成于第二接合部201e之上。在本实施例中，第二接合部201e为对应于第一元件1e的第一本体10e且形成于第二本体20e的具有一底表面200e2的一凹槽，而第二周边部200e1为凹槽的一内侧壁面，多个第二接点21e1/21e2形成于凹槽的底表面200e2。第一元件1e的第一本体10e与第二元件2e的第二本体20e构成了卡片结构C5e的一卡片本体B5e。

如图17B、17C、17D1、17D2所示，卡片接触单元D5e包括多个接触部件g51e1/g51e1’、多个接触部件g51e2与多个导线L51e1/L51e2(如第17D1、17D2图所示，其中，多个接触部件g51e1/g51e1’、多个接触部件g51e2呈现于第二元件2e的第二本体20e的外部且分别经由多个导线L51d1、L51d2而耦接于第二元件2e的多个第二接点21e1、21e2。在本实施例中，多个接触部件g51e1的数目为2，多个接触部件g51e1’的数目为2，多个接触部件g51e2的数目为5，多个接触部件g51e1/g51e1’为可导电的矩形状垫部件，多个接触部件g51e2均为可导电的似T形状垫部件，多个接触部件g51e1的长度大于多个接触部件g51e1’的长度。

如图17C、17D1、17D2所示，当第一元件1e与第二元件2e相互组合时，第一元件1e的第一本体10e以配合方式而设置于第二元件2e的第二接合部201e之中，如此使得第一元件1e的第一周边部100e与第二元件2e的第二周边部200e1相互邻接而可共同形成一交界区域J1e，并且同时可使得第一元件1e的多个第一接点11e1、11e2分别耦接于第二元件2e的多个第二接点21e1、21e2，如此便可形成卡片结构C5e。

图17E表示根据本发明的第十四实施例的卡片结构C5e的一变化例C5e’的示意图。卡片结构C5e’不同于第十四实施例的卡片结构C5e之处在于：卡片结构C5e’的第一元件1e’的多个第一接点11e1’/11e2’、第二元件2e’的多个第二接点21e1’/21e2’之间以相互对应方式而分别以外露方式设置于第一元件1e’的第一周边部100e、第二元件2e’的第二周边部200e1所共同形成交界区域J1e的两侧表面上。当第一元件1e’的第一接合部101e与第二元件2e的第二接合部201e相互结合时，第一元件1e’的多个第一接点11e1’/11e2’、第二元件2e’的多个第二接点21e1’/21e2’之间相互并列，在各相互并列的第一元件1e’的多个第一接点11e1’/11e2’与第二元件2e’的多个第二接点21e1’/21e2’的外表面可分别经由金属焊接部W所覆盖，由此以确实达到电连接。

图18表示根据本发明的第十五实施例的一组合结构E3的示意图。组合结构E3主要包括一基底结构T3与一卡片结构C5x，其中，基底结构T3包括具有一第一定位部h31与一第二定位部h32的一本体h3，卡片结构C5x以可分离方式设置于基底结构T3的本体h3的第一定位部h31。在本实施例中，卡片结构C5x可为上述实施例中的卡片结构C5a、C5b、C5c、C5d、C5e中的任一者，基底结构T3为一钥匙圈结构，第一定位部h31为对应于卡片结构C5x的一凹槽，第二定位部h32为用以定位一钥匙或一环圈(均未图示)的一孔洞。

图19表示根据本发明的第十六实施例的一组合结构E4的示意图。组合结构E4主要包括一基底结构T4与一卡片结构C5x，其中，基底结构T4包括具有一定位部h41与一导线h42的一本体h4，卡片结构C5x以可分离方式设置于基底结构T4的本体h4的定位部h41。在本实施例中，卡片结构C5x可为上述实施例中的卡片结构C5a、C5b、C5c、C5d、C5e中的任一者，基底结构T4为一连结线，定位部h41为对应于卡片结构C5x的一凹槽。

图20A表示根据本发明的第十七实施例的一卡片结构C5f1的分解图，图20B表示根据本发明的第十七实施例的一卡片结构C5f1的组合图。

卡片结构C5f1包括一第一元件1f、一第二元件2f1、一电路单元D1、具有多个接触部件g51f的一卡片接触单元D5f1。在本实施例中，第一元件1f与电路单元D1共同构成了一板上式连接芯片装置或一电子电路，第二元件2f1与卡片接触单元D5f1共同构成了一连接器卡片接触单元D5f1的多个接触部件g51f为平坦状垫部件。

如图20A所示，第一元件1f包括一第一本体10f、多个第一接点11f与一第一接合部101f。第一接合部101f为第一本体10f的一表面。电路单元D1设置于第一元件1f的第一本体10f之上或内部。多个第一接点11f呈现于第一接合部101f之上且经由多个导线(未图示)而耦接于位在第一本体10f的电路单元D1。

第二元件2f1包括一第二本体20f1、多个第二接点21f与一第二接合部201f，其中，第二接合部201f为第二本体20f1的一表面且用以结合至第一元件1f的第一接合部101f，多个第二接点21f以相对于第一元件1f的多个第一接点11f且呈现于第二接合部201f。卡片接触单元D5f1的多个接触部件g51f设置于第二本体20f1之上且耦接于第二本体20f1的多个第二接点21f。第一元件1f的第一本体10f与第二元件2f1的第二本体20f1构成了卡片结构C5f的一卡片本体B5f1。

如图20B所示，当第一元件1f与第二元件2a之间进行组合时，第一元件1f的第一接合部101f与第二元件2a的第二接合部201f相互结合而使得第一元件1f的多个第一接点11f与第二本体20f1的多个第二接点21f之间的相互耦接，如此便可形成卡片结构C5f1。

图21A表示根据本发明的第十八实施例的一卡片结构C5f2的分解图，图21B表示根据本发明的第十八实施例的一卡片结构C5f2的组合图。

卡片结构C5f2包括一第一元件1f、一第二元件2f2、一电路单元D1、具有多个接触部件g52f的一卡片接触单元D5f2。第十八实施例的卡片结构C5f2不同于第十七实施例的卡片结构C5f1之处在于：第十八实施例的卡片结构C5f2以具有多个接触部件g52f的一卡片接触单元D5f2取代了第十七实施例的卡片结构C5f1的具有多个接触部件g51f的卡片接触单元D5f1。在本实施例中，设置于卡片本体B5f2的第二本体20f2的卡片接触单元D5f2的多个接触部件g52f为可导电的弹片或簧片。第十八实施例的卡片结构C5f2的其它结构完全相同于第十七实施例的卡片结构C5f1且采用与其相同的符号，在此便不再针对相同的结构及其说明进行赘述。

图22A表示根据本发明的第十九实施例的一卡片结构C5f3的分解图，图22B表示根据本发明的第十九实施例的一卡片结构C5f3的组合图。

卡片结构C5f3包括一第一元件1f、一第二元件2f3、一电路单元D1、具有多个接触部件g51f/g52f的一卡片接触单元D5f3。第十九实施例的卡片结构C5f3不同于第十七实施例的卡片结构C5f1与第十八实施例的卡片结构C5f2之处在于：第十九实施例的卡片结构C5f3同时采用了第十七实施例的卡片结构C5f1的具有多个接触部件g51f的卡片接触单元D5f1与第十八实施例的卡片结构C5f2的具有多个接触部件g52f的卡片接触单元D5f2。在本实施例中，设置于卡片本体B5f3的第二本体20f3的卡片接触单元D5f3的多个接触部件g51f为平坦状垫部件、多个接触部件g52f为可导电的弹片或簧片。第十九实施例的卡片结构C5f3的其它结构完全相同于第十七实施例的卡片结构C5f1、第十八实施例的卡片结构C5f2且采用与其相同的符号，在此便不再针对相同的结构及其说明进行赘述。

图23A表示根据本发明的第二十实施例的组合结构E5的分解图，图23B表示根据本发明的第二十实施例的组合结构E5的组合图。

组合结构E5包括一插座结构T5与上述第十九实施例的卡片结构C5f3。

插座结构T5包括一插座本体B51、一定位部件B52与一插座接触单元D51。插座接触单元D51包括多个第一接触部件p51a与多个第二接触部件p52a。在本实施例中，插座接触单元D51的多个第一接触部件p51a为可导电的弹片或簧片，插座接触单元D51的多个第二接触部件p52a为可导电的垫部件。

插座本体B51包括一插槽R5，插槽R5具有一开口r51与一壁面r52，其中，开口r51连接于壁面r52。定位部件B52延伸于插座本体B51且形成插座本体B51的插槽R5的开口r51与壁面r52。在本实施例中，定位部件B52为一悬臂部件。插座接触单元D51的多个第一接触部件p51a与多个第二接触部件p52a凸出于插座本体B51的插槽R5的壁面r52，并且多个第二接触部件p52a较多个第一接触部件p51a更为接近插座本体B51的插槽R5的开口r51。

如图23B所示，当卡片结构C5f3经由插座结构T5的插座本体B51的开口r51而插入于插座结构T5的插槽R5时，卡片结构C5f3的多个第一接触部件g51f与多个第二接触部件g52f分别接触于插座结构T5的插座接触单元D51的多个第一接触部件p51a与多个第二接触部件p52a。在相互接触的卡片接触单元D53f3的多个第一接触部件g51f(卡片结构C5f3)/插座接触单元D51的多个第一接触部件p51a(插座结构T5)、卡片接触单元D53f3的多个第二接触部件g52f(卡片结构C5f3)/第一接触单元D51的多个第二接触部件p52a(插座结构T5)的作用下，如此便可达到卡片结构C5f3与插座结构T5之间的电连接关系。

图24A表示根据本发明的第二十一实施例的一组合结构E6的组合图，图24B、24C分别表示图24A的组合结构E6在不同组装方式下的两分解图。

如图24A-24C所示，组合结构E6包括一外壳结构Ma与一卡片结构C1。

外壳结构Ma包括一壳本体m1与一定位装置(例如：弹簧件或扣件等，但未附图)，此定位装置设置于壳本体m1之中。壳本体m1包括了相互连接的一第一部件m11与一第二部件m12，其中，第一部件m11为具有相互连接的一第一存取部as1与一第二存取部as2的一中空部件，第二部件m12为具有一内侧壁面r100的一U型部件，第一部件m11的第一存取部as1朝向于第二部件m12的内侧壁面r100。在本实施例中，第一存取部as1与第二存取部as2为两矩形状开口。

本实施例中的卡片结构C1完全相同于第1A-1C图的第一实施例中的卡片结构C1，在此便不再进行赘述。卡片结构C1可经由外壳结构Ma的壳本体m1的第一存取部as1或第二存取部as2而以可分离方式设置于外壳结构Ma的壳本体m1之中。

当卡片结构C1经由外壳结构Ma的壳本体m1的第一存取部as1或第二存取部as2而设置于外壳结构Ma的壳本体m1之中且经由定位装置而达到定位时，卡片结构C1的第二元件2与外壳结构Ma的壳本体m1的第二部件m12的内侧壁面r100之间形成一容室，并且卡片结构C1的卡片接触单元D2的多个第一接触部件g21与多个第二接触部件g22朝向于容室。

图25A表示根据本发明的第二十二实施例的一组合结构E7的组合图，图25B、25C分别表示图25A中的组合结构E7在不同组装方式下的两分解图。

如图25A-25C所示，组合结构E7包括了外壳结构Ma(如第24A-24C图所示)与一卡片结构C2。本实施例中的卡片结构C2完全相同于图4的第三实施例中的卡片结构C2，并且组合结构E7的外壳结构Ma与卡片结构C2的组合方式完全相同于图24A-图24C的组合结构E6的外壳结构Ma与卡片结构C1的组合方式，在此便不再进行赘述。

虽然已结合以上较佳实施例揭露了本发明，然而其并非用以限制本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，可做更动与润饰，因此本发明的保护范围应以附上的权利要求所界定的为准。

Claims (6)

1.一种卡片结构，适用于设置于具有多个第一弹片与多个第二弹片的一插座结构，该卡片结构包括：

本体，包括一外表面；以及

多个第一垫部件与多个第二垫部件，以分别相对于该插座结构的该多个第一弹片与该多个第二弹片而设置于该本体的该外表面之上；

当该卡片结构设置于该插座结构时，该卡片结构的该多个第一垫部件与该多个第二垫部件分别接触于该插座结构的该多个第一弹片与该多个第二弹片。

2.如权利要求1所述的卡片结构，还包括一电路单元，该电路单元耦接于该多个第一垫部件与该多个第二垫部件。

3.如权利要求2所述的卡片结构，其中，该电路单元包括一芯片。

4.如权利要求1所述的卡片结构，其中，该多个第一垫部件的数量为4。

5.如权利要求1所述的卡片结构，其中，该多个第二垫部件的数量为5。

6.如权利要求1所述的卡片结构，其中，该多个第一垫部件与该多个第二垫部件由导电材料所制成。

Images