CN102738385B - 三轴磁传感器的封装方法及其封装结构 - Google Patents
三轴磁传感器的封装方法及其封装结构 Download PDFInfo
- Publication number
- CN102738385B CN102738385B CN201110087325.4A CN201110087325A CN102738385B CN 102738385 B CN102738385 B CN 102738385B CN 201110087325 A CN201110087325 A CN 201110087325A CN 102738385 B CN102738385 B CN 102738385B
- Authority
- CN
- China
- Prior art keywords
- magnetic sensor
- asic
- disk
- chip
- sensor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明涉及一种三轴磁传感器的封装方法及其封装结构,其封装方法包括有以下步骤。提供ASIC圆片及三轴磁传感器芯片,将ASIC圆片上涂覆一层光刻材料,通过选择性曝光,形成两边高于中央的结构;将ASIC圆片位于两边的输出/输入的焊盘进行再分布,同时对中央裸露的布线进行覆盖保护。将三轴磁传感器芯片通过芯片到晶圆的方式倒装到ASIC圆片的表面;在ASIC圆片两边的输出/输入焊盘进行植球。本发明采用先进的晶圆级封装技术,可制造出超小尺寸晶圆级的三轴磁传感器封装结构,同时也实现了成本的最低化。
Description
技术领域
本发明涉及一种三轴磁传感器的封装方法及其封装结构。
背景技术
随着智能手机的热销,尤其是苹果公司的Iphone系列手机,以及GPS的逐步普及,磁传感器成为了MEMS领域在加速度计后的又一个热点产品。
目前,业界仅有为数不多的几家公司拥有生产磁传感器的能力,其所采用的生产磁传感器的技术主要有AMR、GMR以及Hall效应等方法。而由以上方法制造出来的磁传感器往往只有单轴或者双轴,需要通过特殊的封装工艺才能实现三轴磁传感器的集成。
采用特殊的工艺集成三轴磁传感器,容易造成产品生产成本的提升以及最终封装产品的尺寸增加。这不仅不利于产品的大范围推广普及,而且也远不能满足电子产品小型化、大众化的要求。
发明内容
本发明所要解决的技术问题是,现有三轴磁传感器封装结构尺寸大、成本高等缺点,本发明旨在提供一种三轴磁传感器的封装方法,其采用先进的晶圆级封装技术,可制造出超小尺寸晶圆级的三轴磁传感器封装结构,同时也可实现成本的最低化。
为了解决上述技术问题,本发明所提出的技术方案是:一种三轴磁传感器的封装方法,其包括有以下步骤:
提供ASIC圆片,其上设置有焊盘;
提供三轴磁传感器芯片,对三轴磁传感器芯片进行凸点工艺处理;
将ASIC圆片上的焊盘进行再分布;
将ASIC圆片上涂覆一层光刻材料,通过选择性曝光,形成两边高于中央的结构;
将ASIC圆片位于两边的输出/输入的焊盘进行再分布,同时对中央裸露的布线进行覆盖保护;
将三轴磁传感器芯片通过芯片到晶圆的方式倒装到ASIC圆片的表面;
在ASIC圆片两边的输出/输入焊盘进行植球。
进一步的,在不同实施方式中,其中ASIC圆片的焊盘分布在ASIC圆片的两边或者四边靠边缘的位置。
进一步的,在不同实施方式中,其中三轴磁传感器芯片是基于AMR技术,能探测X、Y及Z三个方向地磁分量的单芯片传感器。
进一步的,在不同实施方式中,其中对三轴磁传感器芯片进行凸点工艺处理的步骤中,对三轴磁传感器芯片进行柱式凸点工艺(pillar bumping)处理。
进一步的,在不同实施方式中,其中将ASIC圆片上的焊盘进行再分布的步骤中,将ASIC圆片上用于与三轴磁传感器芯片相连的焊盘再分布到圆片的中央位置,其排布与三轴磁传感器成镜像关系。
进一步的,在不同实施方式中,其中对三轴磁传感器芯片进行凸点工艺处理的步骤之后,将ASIC圆片上的焊盘进行再分布的步骤之前,还包括对三轴磁传感器芯片的减薄处理。
进一步的,在不同实施方式中,其中将三轴磁传感器芯片通过芯片到晶圆的方式倒装到ASIC圆片的表面的步骤中,还包括使用底部填充材料进行填充保护。
进一步的,本发明的又一个方面,还提供了一种由本发明涉及的三轴磁传感器封装方法得到的三轴磁传感器的封装结构,其包括有ASIC圆片以及倒装设置于其表面上的三轴磁传感器芯片;所述三轴磁传感器设置于ASIC圆片的中部,ASIC圆片的两端表面设置有由光刻材料构成的突出部,其上设置有输出/输入焊盘,焊盘上设置有焊球。
进一步的,在不同实施方式中,其中ASIC圆片与三轴磁传感器芯片之间填充有底部填充材料。
进一步的,在不同实施方式中,其中三轴磁传感器芯片是基于AMR技术,能探测X、Y及Z三个方向地磁分量的单芯片传感器。
与现有技术相比,本发明的有益效果是:本发明涉及的晶圆级三轴磁传感器的封装方法,运用先进的晶圆级封装技术,既制造出晶圆级的三轴磁传感器的封装结构,同时又降低了制造成本。且在制造过程中,使用光刻材料改变芯片表面的结构,使得芯片到晶圆(chip to wafer)成为可能,并有效控制了底部填充材料的流动。
附图说明
图1为本发明涉及的一种三轴磁传感器封装结构的结构示意图。
具体实施方式
下面结合附图详细说明本发明的具体实施方式。
在本发明的一个实施方式中,其提供了一种晶圆级的三轴磁传感器封装方法,其采用先进的晶圆级封装技术,可制造出超小尺寸的晶圆级的三轴磁传感器封装结构,同时也实现了成本的最低化。其包括有以下步骤:
1. 提供ASIC圆片,圆片尺寸为1.5X1.5mm(不计划片槽),圆片拥有若干焊盘,焊盘分布在圆片的两边或者四边靠边缘的位置。
2. 提供三轴磁传感器芯片,其尺寸为1.3X0.5mm,在不同实施方式中,芯片长度尺寸需要小于等于1.3mm,宽度尺寸小于0.6mm为佳。进一步的,提供三轴磁传感器芯片是基于AMR技术,并同时集成了能探测X、Y及Z三个方向地磁分量的传感器于一体。
3. 对磁传感器芯片进行凸点工艺(bumping)处理,其中凸点工艺采用柱式凸点工艺(pillar bumping)方式以满足小间距的要求。
4. 减薄磁传感器芯片到100um或更薄,并进行划片,包装在卷带(Tape&Reel)中备用或直接保存在贴片环(wafer ring)上备用。
5. 对ASIC圆片上的焊盘进行再分布,将用于与磁传感器芯片相连的焊盘再分布到圆片的中央位置,其排布与传感器成镜像关系。
6. 在ASIC圆片上涂覆一层光刻材料,通过选择性曝光,形成两边高于中央的结构。在一个实施方式中,两者高度差大于40um。
7. 将位于ASIC圆片两边的输出/输入的焊盘进行再分布,同时对中央裸露的布线进行覆盖保护。
8. 将磁传感器芯片通过芯片到晶圆(Chip-to-wafer)的方式倒装到ASIC圆片的表面,并用底部填充(underfill)材料进行填充保护。ASIC圆片两侧高出的部分限制了底部填充材料的乱流。
9. 植球,对ASIC圆片两边的输出/输入的焊盘进行植球,BGA (Ball Grid Array, 球形触点陈列)焊球的高度大于250um,保证了后续SMT(Surface Mounted Technology,表面组装技术)有足够的焊锡连接。
10. 圆片减薄到所需的厚度,并选择性进行背面涂布(coating)、打标,最终切割成型,形成1.5X1.5X0.9mm的产品。
进一步的,请参阅图1所示,其显示了由以上本发明涉及的晶圆级三轴磁传感器封装方法所封装出的晶圆级的三轴磁传感器封装结构100,其包括有ASIC圆片10以及倒装设置于其表面上的三轴磁传感器芯片20。
其中三轴磁传感器20通过焊盘22设置于ASIC圆片10的中部,ASIC圆片10的两端表面设置有由光刻材料构成的突出部12,其上设置有输出/输入焊盘14,焊盘上设置有BGA焊球16。
进一步的,在不同实施方式中,其中ASIC圆片表面与三轴磁传感器芯片间还填充有底部填充(underfill)材料(未图示)进行保护。且ASIC圆片10两侧的突出部12可限制底部填充材料的乱流。
进一步的,其中在本发明中,涉及使用的底部填充材料,可以是业界已知的各种合适的材料,例如,环氧树脂材料等等。
进一步的,其中在本发明中,涉及使用的三轴磁传感器芯片是基于AMR技术,能探测X、Y及Z三个方向地磁分量的单芯片传感器。
本发明涉及的晶圆级三轴磁传感器的封装方法及其封装结构,运用先进的晶圆级封装技术,既制造出超小尺寸的晶圆级的三轴磁传感器封装结构,同时又降低了制造成本。
以上所述仅为本发明的较佳实施方式,本发明的保护范围并不以上述实施方式为限,但凡本领域普通技术人员根据本发明揭示内容所作的等效修饰或变化,皆应纳入权利要求书中记载的保护范围内。
Claims (9)
1.一种三轴磁传感器的封装方法,其特征在于:其包括有以下步骤:
提供ASIC圆片,其上设置有焊盘;
提供三轴磁传感器芯片,对三轴磁传感器芯片进行凸点工艺处理;
将ASIC圆片上的焊盘进行再分布,将ASIC圆片上用于与三轴磁传感器芯片相连的焊盘再分布到圆片的中央位置;
将ASIC圆片上涂覆一层光刻材料,通过选择性曝光,形成两边高于中央的结构;
将ASIC圆片位于两边的焊盘进行再分布,同时对中央裸露的布线进行覆盖保护;
将三轴磁传感器芯片通过芯片到晶圆的方式倒装到ASIC圆片的表面;
在ASIC圆片两边的焊盘上进行植球。
2.如权利要求1所述三轴磁传感器的封装方法,其特征在于:所述ASIC圆片的焊盘分布在ASIC圆片的两边或者四边靠边缘的位置。
3.如权利要求1所述三轴磁传感器的封装方法,其特征在于:所述三轴磁传感器芯片是基于AMR技术,能探测X、Y及Z三个方向地磁分量的单芯片传感器。
4.如权利要求1所述三轴磁传感器的封装方法,其特征在于:所述对三轴磁传感器芯片进行凸点工艺处理的步骤中,对三轴磁传感器芯片进行柱式凸点工艺处理。
5.如权利要求1所述三轴磁传感器的封装方法,其特征在于:所述对三轴磁传感器芯片进行凸点工艺处理的步骤之后,将ASIC圆片上的焊盘进行再分布的步骤之前,还包括对三轴磁传感器芯片的减薄处理。
6.如权利要求1所述三轴磁传感器的封装方法,其特征在于:所述将三轴磁传感器芯片通过芯片到晶圆的方式倒装到ASIC圆片的表面的步骤中,还包括使用底部填充材料进行填充保护。
7.一种采用权利要求1所述三轴磁传感器的封装方法得到的封装结构,其特征在于:其包括有ASIC圆片以及倒装设置于其表面上的三轴磁传感器芯片;所述三轴磁传感器设置于ASIC圆片的中部,ASIC圆片的两端表面设置有由光刻材料构成的突出部,其上设置有输出/输入焊盘,焊盘上设置有焊球。
8.如权利要求7所述的三轴磁传感器的封装结构,其特征在于:所述ASIC圆片与三轴磁传感器芯片之间填充有底部填充材料。
9.如权利要求7所述的三轴磁传感器的封装结构,其特征在于:所述三轴磁传感器芯片是基于AMR技术,能探测X、Y及Z三个方向地磁分量的单芯片传感器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110087325.4A CN102738385B (zh) | 2011-04-08 | 2011-04-08 | 三轴磁传感器的封装方法及其封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110087325.4A CN102738385B (zh) | 2011-04-08 | 2011-04-08 | 三轴磁传感器的封装方法及其封装结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102738385A CN102738385A (zh) | 2012-10-17 |
CN102738385B true CN102738385B (zh) | 2014-11-05 |
Family
ID=46993502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110087325.4A Active CN102738385B (zh) | 2011-04-08 | 2011-04-08 | 三轴磁传感器的封装方法及其封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102738385B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103954920B (zh) * | 2014-04-17 | 2016-09-14 | 江苏多维科技有限公司 | 一种单芯片三轴线性磁传感器及其制备方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101813479A (zh) * | 2010-04-01 | 2010-08-25 | 王建国 | Tmr电子罗盘 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6251528B1 (en) * | 1998-01-09 | 2001-06-26 | International Business Machines Corporation | Method to plate C4 to copper stud |
US20070209437A1 (en) * | 2005-10-18 | 2007-09-13 | Seagate Technology Llc | Magnetic MEMS device |
US8362579B2 (en) * | 2009-05-20 | 2013-01-29 | Infineon Technologies Ag | Semiconductor device including a magnetic sensor chip |
-
2011
- 2011-04-08 CN CN201110087325.4A patent/CN102738385B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101813479A (zh) * | 2010-04-01 | 2010-08-25 | 王建国 | Tmr电子罗盘 |
Also Published As
Publication number | Publication date |
---|---|
CN102738385A (zh) | 2012-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9550670B2 (en) | Stress buffer layer for integrated microelectromechanical systems (MEMS) | |
CN106169452A (zh) | 半导体封装组件及其制造方法 | |
CN104716103B (zh) | 具有间隙的底部填充图案 | |
KR20180064401A (ko) | 임베디드 PoP(package on package) 디바이스를 포함하는 통합된 디바이스 | |
JP2018523315A (ja) | シリコン基板に埋め込まれたファンアウト型パッケージ構造及びその製造方法 | |
CN103681374A (zh) | 封装件的制法 | |
CN101998213A (zh) | 一种mems麦克风的封装结构及晶圆级封装方法 | |
CN105206539A (zh) | 扇出型封装制备方法 | |
US9527727B2 (en) | Packages for semiconductor devices and methods for assembling same | |
JP2006119042A (ja) | 加速度センサチップパッケージ及びその製造方法 | |
CN103011050B (zh) | 半导体封装件及其制法 | |
JP2017028271A (ja) | 積層ダイのための応力隔離特徴 | |
CN103681458B (zh) | 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法 | |
CN110459553A (zh) | 镜头组件及形成方法、光学传感器和封装结构及封装方法 | |
US9177903B2 (en) | Enhanced flip-chip die architecture | |
US20080315406A1 (en) | Integrated circuit package system with cavity substrate | |
CN102738385B (zh) | 三轴磁传感器的封装方法及其封装结构 | |
TWI556402B (zh) | 封裝堆疊結構及其製法 | |
CN103545277B (zh) | 半导体封装件及其制法 | |
CN202601616U (zh) | 红外传感器封装结构 | |
US9054098B2 (en) | Integrated circuit packaging system with redistribution layer and method of manufacture thereof | |
WO2017024846A1 (zh) | 晶圆级芯片封装方法 | |
JP6192859B2 (ja) | カプセル封止層の中にビアとしてワイヤを備える集積デバイス | |
CN109087896B (zh) | 电子封装件及其制法 | |
CN103367287A (zh) | 半导体封装件及其制法与其封装基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |