CN102723967B - 基于匹配滤波的相关运算电路 - Google Patents

Abstract

本发明提出的一种基于匹配滤波的相关运算电路，在匹配滤波运算电路的移位寄存器的输入端，连接有一个先对接收数据作预累加处理的预累加电路和对预累加数据重新排序成奇数部分和偶数部分的数据缓存电路。其中，预累加电路，用于根据捕获精度的要求对接收数据作预累加运算；数据缓存电路，用于对累加后的数据进行存储，以便按奇偶顺序进行匹配滤波运算；匹配滤波电路，用于对接收信号和本地伪码做相关运算，并通过搜索相关峰值完成直扩/跳频的伪码相位捕获。本发明通过引入预累加电路对接收数据做预先处理，再进行相关运算，完成对接收数据伪码相位的搜索与捕获，有效解决了传统相关运算电路逻辑资源消耗过大，难于工程应用的问题。

Description

基于匹配滤波的相关运算电路

技术领域

本发明涉及一种主要用于直扩/跳频混合扩频系统伪随机码相位快速捕获的基于匹配滤波的相关运算电路。

背景技术

在直扩/跳频混合扩频系统中，为了有效建立通信链路，需要对接收信号进行解跳/解扩处理，而解跳/解扩处理的前提是在本地捕获到接收信号的伪码相位。捕获伪码相位要利用伪码的自相关特性，通过对接收信号与本地伪码作滑动相关运算，并搜索相关峰值来完成伪码相位的捕获。其中，相关运算多采用匹配滤波的方式实现。目前，对码相位捕获的精度为1/2个码片，这就要求每个码片周期内采样两个点的接收数据，然后采样的接收数据与本地伪码作相关运算，公式为：

$r\left(k\right)=\underset{n=0}{\overset{N-1}{}}S(2n+k)+S(2n+1+k)P\left(n\right)---\left(2\right)$

在式(2)中，P(n)是本地伪码，S(2n)和S(2n+1)是采样的接收数据，k是滑动的点数。

从(2)式可以看出，采用传统的匹配滤波方式存在如下三个方面的缺点：一是为了搜索N点长度的码相位。如图2所示需要2倍的移位寄存器资源，即需要2N个移位寄存器用于滑动采样的接收数据；二是为了搜索N点长度的码相位，如图2所示需要2倍的乘法器资源，即需要2N个乘法器用于相乘运算；三是若码相位捕获精度进一步提高，所需要的移位寄存器和乘法器资源还会成倍增加。

发明内容

为了克服现有码捕获相关运算电路存在的上述缺陷，本发明提供一种能够减小资源消耗，易于工程应用，且不削弱相关运算性能，资源消耗量与捕获码相位精度无关，基于匹配滤波的相关运算电路。

本发明解决其技术问题所采用的技术方案是：一种基于匹配滤波的相关运算电路，包括，匹配滤波运算电路，其特征在于，在匹配滤波运算电路的移位寄存器的输入端，连接有一个先对接收数据作预累加处理的预累加电路和对预累加数据重新排序成奇数部分和偶数部分的数据缓存电路。

本发明相比于现有技术具有如下有益效果：

本发明在传统匹配滤波的相关运算电路基础上，基于匹配滤波的相关运算电路增加一个预累加电路，将匹配滤波之后的部分累加运算提前到匹配滤波之前进行，有效地减小了基于匹配滤波相关运算电路的资源消耗，使得移位寄存器和乘法器资源使用量，仅与搜索的伪随机码相位长度有关，而与码相位捕获精度无关。由于先进行预累加处理，用于相关运算的匹配滤波运算电路资源消耗将大为减小，所用资源仅为传统方法的一半。可达到成倍减小资源消耗的效果。

本发明通过引入预累加电路对接收数据做预先处理，再进行相关运算的方法，完成对接收数据伪码相位的搜索与捕获，有效解决了传统相关运算电路逻辑资源消耗过大，难于工程应用的问题，而且克服了传统基于匹配滤波的相关运算电路资源消耗过大，不利于工程应用的问题，同时也克服了传统基于匹配滤波的相关运算电路无法进一步提高捕获精度的问题。

附图说明

下面结合附图和实施例对本专利进一步说明。

图1是本发明用于伪随机码相位捕获的相关运算电路原理示意图。

图2是现有的基于匹配滤波的相关运算电路原理示意图。

具体实施方式

在图1描述的用于直扩/跳频伪码捕获的相关运算实施例中，基于匹配滤波的相关运算电路，包括，预累加电路。该相关运算电路由相连预累加电路的数据缓存电路和匹配滤波运算电路组成，其中，预累加电路相连数据缓存电路，用于根据捕获精度的要求对接收数据作预累加运算，以减小匹配滤波运算电路的资源消耗；数据缓存电路相连于移位寄存器的输入端，用于对累加后的数据进行存储，以便按奇偶顺序进行匹配滤波运算；匹配滤波电路，用于对接收信号和本地伪码做相关运算，并通过搜索相关峰值完成直扩/跳频的伪码相位捕获。接收数据与本地伪码的滑动相关运算是通过匹配滤波运算电路完成的。数据缓存电路和匹配滤波运算电路，进行基于匹配滤波的相关运算之前，先对接收数据作预累加处理，然后通过数据缓存电路对预累加数据重新排序。在进行匹配滤波运算之前，预累加电路对接收数据进行预累加处理。预累加的数据先送入数据缓存电路缓存，待存满所需长度后，再送入匹配滤波运算电路做相关运算。送入的顺序为，先写入偶数部分预累加数据，再写入奇数部分预累加数据。

预累加处理的过程为，当前时刻的数据与后一时刻的数据直接相加，满足关系公式

Sa(n)=S(n)+S(n+1)(1)

在上式中，Sa(n)为预累加后数据，S(n)为当前时刻接收数据，S(n+1)为下一时刻接收数据，n为自然数。

数据缓存电路将公式(2) $r\left(k\right)=\underset{n=0}{\overset{N-1}{}}S(2n+k)+S(2n+1+k)$ P(n)所描述的相关运算，分解为奇数和偶数两部分，且满足公式：

$r\left(2k\right)=\underset{n=0}{\overset{N-1}{}}S(2n+2k)+S(2n+1+2k)P\left(n\right)---\left(3\right)$

$r(2k+1)=\underset{n=0}{\overset{N-1}{}}S(2n+1+2k)+S(2n+2+2k)P\left(n\right)---\left(4\right)$

式中：n为采样点，k为相关点，r为相关函数、N为积分点数。

考虑到(1)式对接收数据所作的预累加运算，那么预累加数据的偶数部分Sa(2n+2k)可由S(2n+2k)+S(2n+1+2k)求得，预累加数据的奇数部分Sa(2n+1+2k)可由S(2n+1+2k)+S(2n+2+2k)求得。因此，公式(2)所描述的相关运算可表示为预累加数据的求和形式，满足公式：

$r\left(2k\right)=\underset{n=0}{\overset{N-1}{}}\mathrm{Sa}(2n+2k)P\left(n\right)---\left(5\right)$

$r(2k+1)=\underset{n=0}{\overset{N-1}{}}\mathrm{Sa}(2n+1+2k)P\left(n\right)---\left(6\right)$

最后将排序好的数据与本地伪随机码做基于匹配滤波的相关运算。此时所需要的移位寄存器资源和乘法器资源仅为传统相关运算的一半。只是需要在求相关运算时，先计算相关结果的偶数部分，再计算相关结果的奇数部分。只是需要一个缓存电路先存储预累加结果，然后按先偶后奇的顺序向匹配滤波电路送入数据，使得接收数据相对于本地伪随机码滑动，从而求得接收数据与本地伪随机码的相关值。

上述整个电路作为伪码相位捕获的一部分，可以在可编程门阵列芯片FPGA芯片中实现，也可在专用集成电路ASIC芯片中实现，其结构简单，占用硬件资源少，易于工程应用。

Claims (7)

1.一种基于匹配滤波的相关运算电路，包括，匹配滤波运算电路，其特征在于，在匹配滤波运算电路的移位寄存器的输入端，电连接有一个先对接收数据作预累加处理的预累加电路和对预累加数据重新排序，分成奇数部分和偶数部分的数据暂存电路,匹配滤波运算电路用于对接收信号和本地伪码做相关运算，并通过搜索相关峰值完成直扩/跳频的伪码相位捕获；数据暂存电路将预累加数据重新排序成奇数部分和偶数部分，再分别将所述奇数部分和偶数部分输入至匹配滤波器中的移位寄存器中；所述数据暂存电路在将所述奇数部分和偶数部分输入至之前，将所述奇数部分和偶数部分存满所需长度后分别输入移位寄存器中，待存满所需长度后，再送入匹配滤波运算电路做相关运算；送入的顺序为，先写入偶数部分预累加数据，再写入奇数部分预累加数据。

2.按权利要求1所述的基于匹配滤波的相关运算电路，其特征在于：接收数据与本地伪码的滑动相关运算是通过匹配滤波运算电路完成的。

3.按权利要求1或2所述的基于匹配滤波的相关运算电路，其特征在于：相关运算电路由相连预累加电路的数据暂存电路和匹配滤波运算电路组成，其中，预累加电路相连数据暂存电路，用于根据捕获精度的要求对接收数据作预累加运算；数据暂存电路相连于移位寄存器的输入端，用于对累加后的数据进行存储，以便按奇偶顺序进行匹配滤波运算。

4.按权利要求1所述的基于匹配滤波的相关运算电路，其特征在于：在进行匹配滤波运算之前，预累加电路对接收数据进行预累加处理，预累加处理的过程为，当前时刻的数据与后一时刻的数据直接相加，满足关系公式

Sa(k)＝S(k)+S(k+1)(1)

在上式中，k为相关点，S(k)为当前时刻接收数据，S(k+1)为后一时刻接收数据，Sa(k)为预累加后数据。

5.按权利要求4所述的基于匹配滤波的相关运算电路，其特征在于：数据暂存电路将公式(2)所描述的相关运算，分解为奇数和偶数两部分，且满足公式：

式中，n为采样点，P(n)是本地伪码,m是滑动的点数，k为相关点，r为相关函数、N为积分点数。

6.按权利要求5所述的基于匹配滤波的相关运算电路，其特征在于：公式(2)所描述的相关运算可表示为预累加数据的求和形式，满足公式：

7.按权利要求1所述的基于匹配滤波的相关运算电路，其特征在于：预累加的数据先送入数据暂存电路暂存，待存满所需长度后，再送入匹配滤波运算电路做相关运算。