CN102709324B - 一种低功耗高压驱动电路及其使用的双向p型开关管 - Google Patents

Abstract

本发明公开了一种低功耗高压驱动电路及其使用的双向P型开关管。双向P型开关管因为具有两个左右对称的漂移区和较薄的场氧作为栅氧化层，所以该开关管可以实现高效率耐高压双向传输。低功耗高压驱动电路采用在传统高压驱动电路的输出端加了一个本发明的双向P型开关管，并在系统应用时外接一个电容C。通过双向P型开关管的开启，使传统高压驱动电路对外接电容C充电，再由充完电的电容C对高压驱动电路放电，使其工作，从而减少了整个电路的能量损耗。本发明与现有技术相比，有效的提高了整个电路的能量恢复效率，同时减少了整个电路的能量损耗。

Description

一种低功耗高压驱动电路及其使用的双向P型开关管

技术领域

本发明涉及PDP驱动芯片用的高压驱动电路以及其内部使用的双向P型开关管（DPLDMOS，Dual-channel P-type Lateral Double-diffused Metal Oxide Semiconductor）。 

背景技术

平板显示器具有完全平面化、轻、薄、省电等特点,符合未来图像显示器发展的必然趋势，近年来发展迅猛。作为在21世纪仍被广泛使用的主流平板显示技术之一，等离子技术其实已经走过了80多年的历程。全球第一台等离子显示设备诞生于1964年的美国。由于等离子技术自身具有的巨大优势，其在各领域迅速得到了长足发展，其中PDP等离子电视就是一个方面。

在平板电视领域，等离子技术较液晶技术更优秀。从技术原理角度，等离子技术在多方面超越液晶，更适合作为电视使用。比如在屏幕的响应时间方面，等离子是微秒级（百万分之一秒），液晶处于毫秒级（千分之一秒），所以，等离子电视播放快速变化的画面时不存在“拖影现象”；在颜色的表现力上，等离子电视迄今最高可以达到5490亿色，而液晶只可以达到10.7亿色，因此等离子画面的真实度更胜一筹。

在各类显示电路系统中，高压驱动电路是比较关键的部分，出色的驱动电路甚至可以弥补显示屏的性能缺陷，提高显示效果。高压驱动电路包括寻址驱动电路、扫描驱动电路和维持驱动电路等。

彩色PDP是电容性显示器件，它的工作波形主要是脉冲电压信号。虽然显示屏的寄生电容并不消耗能量, 但是它们的充电与放电将导致在电路的电阻及电极引线电阻中存在能量耗损。这样系统的功耗会大幅增加，并且与如今社会提倡绿色节能环保相违背。

芯片功耗主要包括逻辑部分功耗和高压驱动功耗部分。一般要求逻辑部分功耗小于20mW，高压部分功耗小于200mW。随着芯片输出路数的增加以及频率的提高，功耗也显著增加，高压部分的功耗已经远大于200mW。由于显示器件长期工作在高压状态，功耗过大会导致电路过热，引起系统不稳定。能量恢复技术在彩色显示系统的低功耗驱动方面已占据了非常重要的地位，不使用能量恢复的驱动系统已经几乎不能安全工作。

为了减少能量损耗，提高系统可靠性，能量恢复技术已被所有的彩色PDP等电路系统所采用。最初，能量恢复技术只是应用于维持驱动电路，但随着寻址速度的不断提高, 寻址驱动电路的功耗已经比较显著了, 因此, 近年来寻址驱动电路也逐渐开始采用能量恢复技术。另外，由于能量恢复电路技术比较成熟，芯片制造商们开始将原做在系统中的能量恢复技术使用在芯片内，以提高降低功耗的效率，简化系统。

发明内容

本发明所要解决的技术问题是现有技术中存在的问题，为了解决存在的问题，本发明设计了一种双向P型开关管和采用这种开关管设计的低功率高压驱动电路。

本发明为解决以上技术问题，采用以下技术方案：

一种双向P型开关管，该双向P型开关管包括一个P型衬底，在P型衬底上设有N型埋层，在N型埋层的两端设有两个对称的N型外延层，在所述两个N型外延层之间形成N型阱，在N型阱内设有左右对称的第一P型漂移区、第二P型漂移区，在第一P型漂移区内设有第一P型阱，在第一P型阱上设有P型源，在第二P型漂移区内设有第二P型阱，在第二P型阱上设有P型漏； 

在N型阱位于第一P型漂移区、第二P型漂移区的上方设有第一场氧化层，在N型阱两端靠近N型外延层的位置分别对称设有第一N型接触孔、第二N型接触孔；所述第一、第二N型接触孔，P型源，P型漏以及第一场氧化层在同一水平面上并且彼此隔离；

在P型源延续至第一场氧化层之间设有第二场氧化层，在P型漏延续至第一场氧化层之间设有第三场氧化层；在P型源延续至第一N型接触孔之间设有第四场氧化层；在P型漏延续至第二N型接触孔之间设有第五场氧化层；

在第一场氧化层、第二场氧化层、第三场氧化层的上方设有多晶硅栅；在多晶硅栅、第一N型接触孔、在第二N型接触孔、P型源、P型漏上均连接有金属引线；

在P型源、P型漏、第一至第二N型接触孔、第二至第五场氧化层以及多晶硅栅的上方设有介质氧化层。

进一步的，本发明的一种双向P型开关管，第一场氧化层作为栅氧化层，其厚度均小于第二场氧化层、第三场氧化层、第四场氧化层、第五场氧化层。

一种采用本发明的双向P型开关管在高压驱动电路中的应用，在传统高压驱动电路的输出端连接一个如权利要求1所述的双向P型开关管，并在系统应用时，将多个相同高压驱动电路中的双向P型开关管的漏极分别与公共端EC的一端连接，所述公共端EC的另一端连接一个共享电容C后接地；通过双向P型开关管的开启，使传统高压驱动电路对外接电容C充电，再由充完电的共享电容C对高压驱动电路放电，使高压驱动电路工作，从而减少整个高压驱动电路的能量损耗。

本发明还提出一种包含该双向P型开关管的低功耗高压驱动电路，所述低功耗高压驱动电路包括电平转换级、缓冲级、输出级以及控制电路；所述电平转换级的输出端与所述缓冲级的输入端连接，所述缓冲级的输出端、所述控制电路的输出端均与所述输出级的输入端连接；其中，

所述电平转换级由第一P型LDMOS晶体管、第二P型LDMOS晶体管、第一N型LDMOS晶体管和第二N型LDMOS晶体管组成；

其中第一P型LDMOS晶体管的源极和衬底、第二P型LDMOS晶体管的源极和衬底均与电源VPP连接，第一P型LDMOS晶体管的漏极、第一N型LDMOS晶体管的漏极分别与第一高压输出点QS1连接，第二P型LDMOS晶体管的漏极、第二N型LDMOS晶体管的漏极分别与第二高压输出点QS2连接；第一P型LDMOS晶体管的栅极与第二高压输出点QS2连接，第二P型LDMOS晶体管的栅极与第一高压输出点QS1连接；

第一N型LDMOS晶体管源极和衬底、第二N型LDMOS晶体管的源极和衬底均接地，第一N型LDMOS晶体管的栅极连接第一控制信号LV1，第二N型LDMOS晶体管的栅极连接第二控制信号LV2；

所述缓冲级由第三P型LDMOS晶体管和第三N型LDMOS晶体管组成，其中所述第三P型LDMOS晶体管的源极和衬底均与电源VPP连接，第三P型LDMOS晶体管的栅极与电平转换级的输出信号即第二高压输出点QS2连接，第三P型LDMOS晶体管的漏极与第三N型LDMOS晶体管的漏极连接；所述第三N型LDMOS晶体管的源极和衬底均接地，第三N型LDMOS晶体管的栅极接第三控制信号LV3；

所述输出级由第四P型LDMOS晶体管、第四N型LDMOS晶体管、一个输出端口，以及本发明的双向P型开关管DPLDMOS组成；其中第四P型LDMOS晶体管的源极与衬底均连接电源VPP, 第四P型LDMOS晶体管的栅极与缓冲级的输出信号QS3连接，第四P型LDMOS晶体管的漏极分别与第四N型LDMOS晶体管的漏极、输出端口的一端以及双向P型开关管DPLDMOS的源极相连接；

第四N型LDMOS晶体管的栅极与第四控制信号LV4连接，第四N型LDMOS晶体管的源极和衬底均接地；所述输出端口的另一端与负载电容CL的一端连接，负载电容CL的另一端接地；

所述双向P型开关管的栅极接控制信号Q, 双向P型开关管的衬底接电源VPP, 所述双向P型开关管的漏极连接到高压驱动电路的公共端EC；所述控制信号Q由控制电路产生；

所述控制电路由第一控制单元和第二控制单元组成，所述第一控制单元由第五P型LDMOS晶体管、第六P型LDMOS晶体管、第五N型LDMOS晶体管和第六N型LDMOS晶体管组成，其中第五P型LDMOS晶体管的源极和衬底、第六P型LDMOS晶体管的源极和衬底均与电源VPP连接，第五P型LDMOS晶体管的漏极分别与第五N型LDMOS晶体管的漏极、第六P型LDMOS晶体管的栅极连接，第六P型LDMOS晶体管的漏极分别与第六N型LDMOS晶体管的漏极、第五P型LDMOS晶体管的栅极连接，第五N型LDMOS晶体管的源极和衬底、第六N型LDMOS晶体管的源极和衬底均接地，第五N型LDMOS晶体管的栅极连接第五控制信号LVD1，第六N型LDMOS晶体管的栅极连接第六控制信号LVD2；

所述第二控制单元由第七P型LDMOS晶体管和第七N型LDMOS晶体管组成，其中所述第七P型LDMOS晶体管的源极和衬底均与电源VPP连接，所述第七P型LDMOS晶体管的栅极与所述电平转换级的输出信号即所述第六N型LDMOS晶体管的漏极连接，所述第七P型LDMOS晶体管的漏极与所述第七N型LDMOS晶体管的漏极连接；所述第七N型LDMOS晶体管的源极和衬底均接地，所述第七N型LDMOS晶体管的栅极接第七控制信号LVD3；

所述第一控制信号LV1、第二控制信号LV2、第三控制信号LV3、第四控制信号LV4、第五控制信号LVD1、第六控制信号LVD2和第七控制信号LVD3均由前级低压电路提供。

本发明采用以上技术方案与现有技术相比，具有以下技术效果：

由于该双向P型开关管采用较薄的场氧化层作为栅氧化层，减小了单位面积栅氧化层电容，从而减弱了衬底偏置效应的影响，同时因为双向P型开关管具有左右完全对称的P型漂移区、P型阱和P型源（漏），所以能够实现双向耐压，双向传输，有效的提高了整个电路的能量恢复效率。

本发明所述的高压驱动电路各输出通过该双向p型开关管与公共端EC相连，因为此高压输出级公共端EC外接的电容C可以储存电路中的一部分能量，在需要时，电容C再将储存的能量供给电路工作，从而减少了整个系统的能量消耗。

附图说明

图1是双向P型开关管的剖面结构图；

图2是单路传统高压驱动电路结构图；

图3是单路低功耗高压驱动电路结构图；

图4是两路低功耗高压驱动电路结构图；

图5是控制信号与输出端输出波形的关系图。

图中标号解释：

1-P型衬底，2-N型埋层，3-N型外延层，4-N型阱，5、6-P型漂移区，7、8-P型阱，9-P型源，10-P型漏，11、12-N型接触孔，13、14、15、16、17-场氧化层，18、19、20、21、22-金属引线，23-多晶硅栅，24-介质氧化层。

pLDMOS1～pLDMOS7-第一P型LDMOS晶体管至第七P型LDMOS晶体管；nLDMOS1～nLDMOS7-第一N型LDMOS晶体管至第七N型LDMOS晶体管；DPLDMOS-双向P型开关管；VPP-电源；QS1、QS2、QS3-第一至第三高压输出点；LV1、LV2、LV3、LV4、LVD1、LVD2、LVD3-前级低压电路的控制信号；OUT-高压驱动电路的输出端；EC-公共端；CL-屏电容（负载电容）；C-共享电容。

具体实施方式

下面结合附图对本发明的技术方案做进一步的详细说明：

图1是双向P型开关管的剖面结构图，该开关管有P型衬底1，在P型衬底1上设有N型埋层2，在N型埋层2上设有N型外延层3，在N型外延层3上设有N型阱4，在N型阱4上设有左右完全对称的P型漂移区5、P型漂移区6和N型接触孔11、N型接触孔12，在P型漂移区5内设有P型阱7，在P型阱7设有P型源9，而在P型漂移区6内设有P型阱8，在P型阱8设有P型漏10，在N型埋层2、N型阱4、P型漂移区5的上方设有氧化层13，在N型接触孔11上连接有金属引线18，在N型接触孔12上连接有金属引线21，在P型源9上连接有金属引线19，在P型漏10上连接有金属引线20，在N型阱4、P型漂移区5、P型漂移区6、P型阱7、P型阱8之间设有薄场氧化层13、场氧化层14、场氧化层15、场氧化层16、场氧化层17，场氧化层13位于N型阱4、P型漂移区5、P型漂移区6上方，场氧化层14自P型源9延续至场氧化层13，场氧化层15自场氧化层13延续至P型漏10，场氧化层16自N型接触孔11延续至P型源9，场氧化层17自P型漏10延续至N型接触孔12，在氧化层13、场氧化层14、场氧化层15上方设有多晶硅栅23，在多晶硅栅23上连接有金属引线22。在N型外延层3、N型阱4、P型漂移区5、P型漂移区6、P型源9、P型漏10、N型接触孔11、N型接触孔12、场氧化层14、场氧化层15、场氧化层16、场氧化层17及多晶硅栅23的上方设有介质氧化层24。由于该双向P型开关管采用较薄的场氧13作为栅氧化层，减小了单位面积栅氧化层电容，从而减弱了衬底偏置效应的影响，同时因为源区和漏区结构左右完全对称，即都存在耐压的漂移区，故源区和漏区均能承受高压，并可以实现双向传输。

由于本发明主要用于高压驱动电路，因此其制备工艺与高压驱动芯片的制备工艺完全一致。

图2是PDP用单路传统高压驱动电路结构图，此结构同样适用于其它驱动电路。每一路输出都连接到显示屏,每路输出对应的显示屏负载在电路图中用CL表示。高压驱动电路主要由三部分组成：电平转换级Ⅰ、缓冲级Ⅱ、输出级Ⅲ，其三部分的工作原理如下： 

当初始状态低压控制信号LV1为高电平、LV2为低电平，则nLDMOS1为开启态而nLDMOS2为关闭态，此刻pLDMOS4开启，QS2与VPP存在通路。当低压控制信号LV1变为低电平，使nLDMOS1关闭，然后LV2变为高电平，使nLDMOS2开启，则节点QS2的电位降低，使pLDMOS4开启而pLDMOS5关闭。电平转换级Ⅰ产生的电压控制信号QS2作为pLDMOS6的栅极输入，当QS2为低电平时，pLDMOS6开启，QS3与VPP存在通路，低压驱动电路产生的控制信号LV3作为其栅极输入，当LV3为高电平时，nLDMOS3开启，节点QS3的点位降低。QS3、LV4为低电平，输出级上管pLDMOS7开启，下管nLDMOS8关闭，输出端电位上升；QS3、LV4为高电平，输出级上管pLDMOS4关闭，下管nLDMOS4开启，输出端电位下降。

图3是单路低功耗高压驱动电路结构图，此结构同样适用于其它驱动电路。该结构在传统耐高压驱动电路结构的基础上，增加了一个双向P型开关管，并在系统应用时添加了一个大的共享电容，在传统耐高压驱动电路的输出端OUT的另一端与上述双向P型开关管的源极连接，栅极接入控制信号Q,衬底接电源Vpp,漏极与公共端EC的一端连接，公共端EC的另一端与电容C的一端串联，电容C的另一端接地。其中电容C的电容值要比输出端的屏电容CL大的多，控制信号Q由控制电路Ⅳ产生。控制电路Ⅳ由与电平转换级Ⅰ和缓冲级Ⅱ相同的器件与连接方式组成，其中输入该电路的控制信号为LVD1，LVD2和LVD3。

控制信号LV1至LV4、LVD1至LVD3均为前级低压电路产生，各个控制信号分别用于控制与其相连接的晶体管，前级低压电路属于常规电路，在本申请中省略提及，输入低功耗高压驱动电路的控制信号LV1,LV2，LV3，LV4，LVD1，LVD2，LVD3与输出端OUT的输出波形的关系如图5所示，其工作原理如下：

当QS3和LV4为低电平时，输出端OUT的电位上升，同时将控制电路Ⅳ的控制信号LVD1和LVD3设为高电平，LVD2设为低电平，控制电路Ⅳ产生的控制信号Q使双向P型开关管开启，由于此时输出端负载电容CL两端的电压要比共享电容C两端的电压高，所以，负载电容CL通过开关管对共享电容C充电，当负载电容CL两端的电压降到一定值时，双向P型开关管关断；当LV4变为高电平时，开启正常高压输出级下管nLDMOS8，负载电容CL通过高压接地管对地继续放电，直到变为零电位。低功效高压驱动电路输出端输出波形如图5所示，Tf_ERC是双向P型开关管开启的时间，也是负载电容CL从电源电压Vpp降低到某一电压值的时间，因此，双向开关管的电流能力，直接影响到负载电容CL向共享电容C充电的速度，双向开关管电流能力越强，负载电容CL向共享电容C充电的速度越快，Tf_ERC时间越短，达到电荷平衡所需的时间越短。在一定的控制时间内（双向管开启的时间），能量恢复效率越高。

当LV3变为低电平时，QS3为高电平，同时将控制电路Ⅳ的控制信号LVD1和LVD3设为高电平，LVD2设为低电平，控制电路Ⅳ产生的控制信号Q使双向P型开关管开启，由于此时公共端EC的共享电容C两端的电压要比负载电容CL两端的电压高，所以，共享电容C通过开关管对负载电容CL放电，当负载电容CL两端的电压升到一定值时，双向P型开关管关断，LV3升高，相应的QS3降低，开启正常高压输出级上管pLDMOS7，通过电源Vpp继续对负载电容CL充电，直到变为高电位Vpp。高压驱动电路高压端输出波形如图5所示，Tr_ERC是双向高压开关管开启的时间，也是负载电容CL从地低压升高到某一电压值的时间，因此，双向P型开关管的电流能力，直接影响到共享电容C向负载电容CL的充电速度，双向P型开关管电流能力越强，共享电容C向负载电容CL的充电速度越快，Tr_ERC时间越短，达到电荷平衡所需的时间越短。在一定的控制时间内（双向P型开关管开启的时间），能量恢复效率越高。因此，相比较传统电路，在上升沿Tr_ERC时间内，输出上的电压升高所需能量不是由电源提供，而是通过内部的能量共享来实现，从而降低了整个工作区间的能量损耗。

由于共享电容C的容值要远远大于输出端负载电容CL的容值，所以，在多次充放电后，在负载电容CL两端的电压由零电位上升到某一值或者由高电位Vpp下降到某一值时，共享电容C两端的电压变化幅度不大，基本维持在Vpp/2附近。

通过以上分析可以看出，在某几路输出由高电平转换为低电平时，释放的部分能量由共享电容C储存；在某几路输出由低电平转换为高电平时，先前储存在共享电容C上的能量先对负载电容CL充电，电源Vpp再对负载电容CL充电，从而使得输出由低电平转换为高电平时，负载电容CL不是全部从外部电源获取电荷，减小了从外部电源获取的能量，使得芯片总功耗得以显著降低，达到能量恢复的目的。

图4为两路低功耗高压驱动电路的结构图，本发明设计的低功耗高压驱动电路适用于多路低功耗高压驱动电路，只需将每个单路低功耗高压驱动电路中的双向P性开关管的一端接在公共端口EC上即可。其工作原理与单路低功耗高压驱动电路一样。其实现方法是分别将两个（或多个）单路低功耗高压驱动电路的EC端共享。通过以上分析可以看出，在某几路输出由高电平转换为低电平时，释放的部分能量由共享电容C储存；在某几路输出由低电平转换为高电平时，先前储存在共享电容C上的能量先对负载电容CL充电，电源VPP再对负载电容CL充电，从而使得输出由低电平转换为高电平时，负载电容CL不是全部从外部电源获取电荷，减小了从外部电源获取的能量，使得芯片总功耗得以显著降低，达到能量恢复的目的。

Claims (4)

1.一种双向P型开关管，其特征在于：该双向P型开关管包括一个P型衬底（1），在P型衬底（1）上设有N型埋层（2），在N型埋层（2）的两端设有两个对称的N型外延层（3），在所述两个N型外延层（3）之间形成N型阱（4），在N型阱（4）内设有左右对称的第一P型漂移区（5）、第二P型漂移区（6），在第一P型漂移区（5）内设有第一P型阱（7），在第一P型阱（7）上设有P型源（9），在第二P型漂移区（6）内设有第二P型阱（8），在第二P型阱（8）上设有P型漏（10）； 

在N型阱（4）位于第一P型漂移区（5）、第二P型漂移区（6）的上方设有第一场氧化层（13），在N型阱（4）两端靠近N型外延层的位置分别对称设有第一N型接触孔（11）、第二N型接触孔（12）；所述第一、第二N型接触孔，P型源（9），P型漏（10）以及第一场氧化层（13）在同一水平面上并且彼此隔离；

在P型源（9）延续至第一场氧化层（13）之间设有第二场氧化层（14），在P型漏（10）延续至第一场氧化层（13）之间设有第三场氧化层（15）；在P型源（9）延续至第一N型接触孔（11）之间设有第四场氧化层（16）；在P型漏（10）延续至第二N型接触孔（12）之间设有第五场氧化层（17）；

在第一场氧化层（13）、第二场氧化层（14）、第三场氧化层（15）的上方设有多晶硅栅（23）；在多晶硅栅（23）、第一N型接触孔（11）、在第二N型接触孔（12）、P型源（9）、P型漏（10）上均连接有金属引线；

在P型源（9）、P型漏（10）、第一至第二N型接触孔、第二至第五场氧化层以及多晶硅栅（23）的上方设有介质氧化层（24）。

2.根据权利要求1所述的一种双向P型开关管，其特征在于：第一场氧化层（13）作为栅氧化层，其厚度均小于第二场氧化层（14）、第三场氧化层（15）、第四场氧化层（16）或第五场氧化层（17）的厚度。

3.一种如权利要求1所述的双向P型开关管在高压驱动电路中的应用，其特征在于：在传统高压驱动电路的输出端连接一个如权利要求1所述的双向P型开关管，并在系统应用时，将多个相同高压驱动电路中的双向P型开关管的漏极分别与公共端EC的一端连接，所述公共端EC的另一端连接一个共享电容C后接地；通过双向P型开关管的开启，使传统高压驱动电路对外接电容C充电，再由充完电的共享电容C对高压驱动电路放电，使高压驱动电路工作，从而减少整个高压驱动电路的能量损耗。

4.一种包含如权利要求1所述的双向P型开关管的低功耗高压驱动电路，其特征在于，所述低功耗高压驱动电路包括电平转换级（Ⅰ）、缓冲级（Ⅱ）、输出级（Ⅲ）以及控制电路(Ⅳ)；其特征在于：所述电平转换级（Ⅰ）的输出端与所述缓冲级（Ⅱ）的输入端连接，所述缓冲级（Ⅱ）的输出端、所述控制电路(Ⅳ)的输出端均与所述输出级（Ⅲ）的输入端连接；其中，

所述电平转换级（Ⅰ）由第一P型LDMOS晶体管、第二P型LDMOS晶体管、第一N型LDMOS晶体管和第二N型LDMOS晶体管组成；

其中第一P型LDMOS晶体管的源极和衬底、第二P型LDMOS晶体管的源极和衬底均与电源VPP连接，第一P型LDMOS晶体管的漏极、第一N型LDMOS晶体管的漏极分别与第一高压输出点QS1连接，第二P型LDMOS晶体管的漏极、第二N型LDMOS晶体管的漏极分别与第二高压输出点QS2连接；第一P型LDMOS晶体管的栅极与第二高压输出点QS2连接，第二P型LDMOS晶体管的栅极与第一高压输出点QS1连接；

第一N型LDMOS晶体管源极和衬底、第二N型LDMOS晶体管的源极和衬底均接地，第一N型LDMOS晶体管的栅极连接第一控制信号LV1，第二N型LDMOS晶体管的栅极连接第二控制信号LV2；

所述缓冲级（Ⅱ）由第三P型LDMOS晶体管和第三N型LDMOS晶体管组成，其中所述第三P型LDMOS晶体管的源极和衬底均与电源VPP连接，第三P型LDMOS晶体管的栅极与电平转换级（Ⅰ）的输出信号即第二高压输出点QS2连接，第三P型LDMOS晶体管的漏极与第三N型LDMOS晶体管的漏极连接；所述第三N型LDMOS晶体管的源极和衬底均接地，第三N型LDMOS晶体管的栅极接第三控制信号LV3；

所述输出级（Ⅲ）由第四P型LDMOS晶体管、第四N型LDMOS晶体管、一个输出端口（OUT）以及权利要求1所述的双向P型开关管(DPLDMOS)组成；其中第四P型LDMOS晶体管的源极与衬底均连接电源VPP, 第四P型LDMOS晶体管的栅极与缓冲级（Ⅱ）的输出信号QS3连接，第四P型LDMOS晶体管的漏极分别与第四N型LDMOS晶体管的漏极、输出端口（OUT）的一端以及双向P型开关管（DPLDMOS）的源极相连接；

第四N型LDMOS晶体管的栅极与第四控制信号LV4连接，第四N型LDMOS晶体管的源极和衬底均接地；所述输出端口（OUT）的另一端与负载电容CL的一端连接，负载电容CL的另一端接地；

所述双向P型开关管的栅极接控制信号Q, 双向P型开关管的衬底接电源VPP, 所述双向P型开关管的漏极连接到高压驱动电路的公共端EC；所述控制信号Q由控制电路(Ⅳ)产生；

所述控制电路（Ⅳ）由第一控制单元和第二控制单元组成，所述第一控制单元由第五P型LDMOS晶体管、第六P型LDMOS晶体管、第五N型LDMOS晶体管和第六N型LDMOS晶体管组成，其中第五P型LDMOS晶体管的源极和衬底、第六P型LDMOS晶体管的源极和衬底均与电源VPP连接，第五P型LDMOS晶体管的漏极分别与第五N型LDMOS晶体管的漏极、第六P型LDMOS晶体管的栅极连接，第六P型LDMOS晶体管的漏极分别与第六N型LDMOS晶体管的漏极、第五P型LDMOS晶体管的栅极连接，第五N型LDMOS晶体管的源极和衬底、第六N型LDMOS晶体管的源极和衬底均接地，第五N型LDMOS晶体管的栅极连接第五控制信号LVD1，第六N型LDMOS晶体管的栅极连接第六控制信号LVD2；

所述第二控制单元由第七P型LDMOS晶体管和第七N型LDMOS晶体管组成，其中所述第七P型LDMOS晶体管的源极和衬底均与电源VPP连接，所述第七P型LDMOS晶体管的栅极与所述电平转换级的输出信号即所述第六N型LDMOS晶体管的漏极连接，所述第七P型LDMOS晶体管的漏极与所述第七N型LDMOS晶体管的漏极连接；所述第七N型LDMOS晶体管的源极和衬底均接地，所述第七N型LDMOS晶体管的栅极接第七控制信号LVD3；

所述第一控制信号LV1、第二控制信号LV2、第三控制信号LV3、第四控制信号LV4、第五控制信号LVD1、第六控制信号LVD2和第七控制信号LVD3均由前级低压电路提供。