CN102693213B - 应用于片上网络的系统级传输延时模型的建立方法 - Google Patents

应用于片上网络的系统级传输延时模型的建立方法 Download PDF

Info

Publication number
CN102693213B
CN102693213B CN201210150549.XA CN201210150549A CN102693213B CN 102693213 B CN102693213 B CN 102693213B CN 201210150549 A CN201210150549 A CN 201210150549A CN 102693213 B CN102693213 B CN 102693213B
Authority
CN
China
Prior art keywords
network
transmission delay
packet
dir
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210150549.XA
Other languages
English (en)
Other versions
CN102693213A (zh
Inventor
周芳
吴宁
张肖强
周磊
张颖
葛芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Zhilian Memory Information Technology Co ltd
Original Assignee
Nanjing University of Aeronautics and Astronautics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Aeronautics and Astronautics filed Critical Nanjing University of Aeronautics and Astronautics
Priority to CN201210150549.XA priority Critical patent/CN102693213B/zh
Publication of CN102693213A publication Critical patent/CN102693213A/zh
Application granted granted Critical
Publication of CN102693213B publication Critical patent/CN102693213B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种应用于片上网络的系统级传输延时模型的建立方法,该方法是运用排队论将片上网络路由节点输入/输出端口抽象为M/G/1队列,并同时考虑了路由节点有限缓冲区与虚拟通道技术对网络传输延时的影响,采用顺推思想求解网络中数据流的平均传输延时。本发明提出的传输延时模型的建立方法,降低了运算复杂度,实现简单,能够针对具体应用,在片上网络系统级设计初期快速准确的评估网络传输延时性能。可以用于片上网络的传输延时性能统计、传输延时优化、面向传输延时的IP核映射等方面的研究和应用。

Description

应用于片上网络的系统级传输延时模型的建立方法
技术领域
本发明属于片上网络技术领域,具体涉及一种应用于片上网络的系统级传输延时模型的建立方法。
背景技术
为解决传统的总线互连结构在可扩展性、通信效率、功耗等方面的不足,相关研究者提出了一种全新的片上通信结构——片上网络(Network-on-Chip, NoC),它借鉴了并行计算和计算机网络的设计思想,以实现大量微处理器、DSP和存储器等IP核之间的高效数据通信。
在NoC的设计中,网络中的数据传输延时被认为是网络中QoS(服务质量)的重要组成部分,被广泛用于评估网络通信结构的性能。这就要求设计者在系统设计初期能够对系统的延时性能进行准确评估,以选择出具有较好延时性能的方案进行进一步的设计。设计人员通常使用模拟器来评估片上网络的传输延时,如Noxim。采用模拟器仿真的方法可以得到准确的传输延时,但是仿真耗时较长,而且需要大量的测试向量。特别是在一些算法的研究上,如映射算法、缓冲分配算法,仿真方法并不适用。
运用排队论可以快速有效地对传输延时性能进行评估。排队论已经广泛应用于宏观网络的性能分析,随着片上网络研究的逐渐深入,一些基于排队论的延时模型相继被提出。然而这些模型或是假设路由节点缓冲区的深度为无限大或者所传数据包为单个微片,没有考虑路由节点的有限缓存对延时的影响;或是模型不支持采用虚拟通道的片上网络。因此,如何建立一个高精度、低复杂度的传输延时模型,已成为了片上网络体系结构设计中急需解决的问题。
发明内容
本发明的目的在于克服上述现有技术的不足,针对具有虫孔路由结构的片上网络,提供一种系统级传输延时模型的建立方法,该方法同时考虑了路由节点有限缓冲区与虚拟通道技术对网络传输延时的影响。
本发明的目的是通过以下技术方案实现的:
    一种应用于片上网络的系统级传输延时模型的建立方法,包括以下步骤:
    (1)向传输延时模型输入片上网络体系结构和具体应用的相关参数;
(2)根据具体应用,从中选出一条数据流,从该数据流的源节点出发,沿传输路径递推到目的节点,计算所经各路由节点的阻塞延迟时间B x,y,dir 和数据包微片头在源节点的等待时间W Si ,最后得到该数据流在片上网络中的传输延时;
(3)如果具体应用中仍有数据流的传输延时未计算,则重复执行步骤(2);
(4)如果具体应用中的所有数据流的传输延时都已计算完毕,则将每条数据流的传输延时求和平均,以此计算出片上网络的平均传输延时。
本发明所述的延时模型建立方法可以与一些映射算法相结合,实现面向传输延时的IP核映射,还可以被用于片上网络的传输延时性能统计、传输延时优化和缓冲区资源分配等方面,用以提高片上网络的通信性能。   
    以下结合附图,通过具体实施方式对本发明进行详细描述。
附图说明
图1是计算片上网络平均传输延时的流程图;
图2是虫孔路由传输示例;
图3是虚拟通道分配机制;
图4是MPEG4解码通信任务图;
图5是采用GA-MMAS算法得到的映射结果;
图6是不同映射方案下延时性能比较。
具体实施方式
    对于运行在片上网络平台上的特定应用,它通常有多个数据流组成。片上网络的平均延时即为这些数据流延时的平均值,所以可得到平均传输延时:
    式中的m为数据流的个数;T Li 为第i个数据流中的数据包在片上网络中的传输延时。平均传输延时的具体计算步骤如图1所示。
首先向传输延时模型输入片上网络体系结构和特定应用的相关参数(如二维Mesh网络大小、数据流个数、每条数据流路径和源节点注入率等);然后根据该应用,从中选出一条数据流,由该数据流的源节点出发,沿传输路径递推到目的节点,计算所经各路由节点的阻塞延迟时间B x,y,dir 和数据包微片头在源节点的等待时间W Si ,最后得到该数据流在片上网络中的传输延时;重复以上步骤,一直到具体应用中的所有数据流的传输延时都已计算完毕,最后再将每条数据流的传输延时求和平均,以此计算出片上网络的平均传输延时。
计算特定应用中的第i个数据流的传输延时可以采用如下公式:
    式中的T b 为一个微片无阻塞的通过一个路由节点的时间;为包头微片在该数据流第j个路由节点的dir方向输入缓冲区阻塞延迟时间;d为数据包从源节点到目的节点所经过的跳数;M为数据包中所包含的微片个数;W Si 为微片头在源节点的等待时间。所以计算传输延时的关键是计算数据包微片经过各路由节点的阻塞延迟时间B x,y,dir 和微片头在源节点的等待时间W Si
    (1)计算路由节点输入通道的阻塞延迟时间B x,y,dir 采用如下式子:
式中的为一个数据包被阻塞在路由节点(x,y)dir方向缓冲区的概率;为数据包由于阻塞需要在路由节点(x,y)dir方向缓冲区中等待的平均时间。
    (2)平均等待时间可以根据M/G/1排队模型得到:
式中的表示路由节点(x,y)的dir方向输入通道的数据包到达率,即
    其中,为源节点(s, t)的数据包注入率;为源节点(s, t)向目的节点()发送数据包的概率;R(s, t, x, y, dir )为路由函数,当源节点(s, t)向目的节点()发送的数据包通过路由节点(x, y)的dir方向通道时,该函数值为1,否则为0。
为数据包在路由节点(x, y)的dir方向上的平均服务时间。在采用虫孔交换的片上网络中,一个数据包分散在多条链路上,数据包在某条链路的占用时间从包头进入该条链路开始直到最后一个微片离开该链路,一个数据包对链路的占用情况如图2所示。
在图2中,假设每个路由节点的缓冲区长度为2,数据包长度为6个微片,数据包从路由节点1传输到路由节点6,再从6号路由节点进入目的节点。在图2(a)中,在当整个数据包离开2号路由节点时,包头微片还未到达目的节点,所以只有2号路由节点的下游3个路由节点影响它的平均服务时间;而在图2(b)中,当数据包还未离开5号路由节点时,包头微片已经进入目的节点,所以下游的所有路由节点将影响它的服务时间。由此,可以得到从源节点开始沿传输路径顺推第j个路由节点的平均服务时间:
其中,B l 为微片经过第l个路由节点的阻塞延迟时间,A j 为影响平均服务时间的下游路由节点个数,具体可以表示为:
式中的H为缓冲区长度,d为数据包从源节点到目的节点所经过的跳数。 
(3)计算,首先需要计算转发概率矩阵F,以2D Mesh结构为例,其转发概率矩阵F采用以下计算公式:
 
式中的转发概率f dir,dir’ 为数据包从dir方向进入路由节点且从dir’方向离开的概率。可表示为:
    其中,表示从dir方向输入缓冲转发到dir’方向的数据包的到达率,E、S、W、N分别表示东、南、西、北四个方向,
    以dir=E(东)为例计算阻塞概率,则有:
式中,表示为数据包从dir方向输入缓冲转发到本地端口阻塞的概率,阻塞发生时,本地输出端口正在为来自其它方向输入缓冲服务,所以可得:
    式中,表示从dir’方向输入缓冲转发到本地端口的数据包的到达率。
    而P x,y, 表示路由节点(x,y)中转发到方向上的缓冲区被占用的概率。对于采用虚拟通道技术的路由节点,P x,y, 的大小与虚拟通道数以及虚拟通道分配机制有关。路由节点采用的虚拟通道分配机制如图3所示。对于路由节点B的西输入端(W)而言,只可能有来自路由节点A的南(S)、西(W)、北(N)和本地(L)这四路输入端缓冲区中的数据。采用静态的虚拟通道分配方法,将B的四条虚拟通道固定的分配给A的可能到来的四个输入方向。当有从路由节点A北输入端口过来的数据向路由节点B的西输入端缓冲区发送写请求时,如果与路由节点A北输入端口对应的虚拟通道已经被占用,那么即使其它虚拟通道未被占用,该请求也不能得到响应。因此,在计算缓冲区被占用概率P x,y, 时,只需考虑相对应的虚拟通道,可得以下公式:
    其中,表示从路由节点(x,y)的dir方向输入转发到dir’方向输出的数据包到达率。
   (4)计算在源节点的平均等待时间W Si
    计算在源节点的平均等待时间与计算网络中的平均等待时间类似,把源节点网络接口的缓冲通道看成是一个M/G/1的队列模型,可得:
    式中,T R 为网络延时,为从源节点输入到网络的数据包到达率。
    为了示例本发明所述的传输延时模型在片上网络IP核映射中的作用,将延时模型应用于基于蚁群和遗传算法(GA-MMAS)的片上网络IP核映射算法中,作为优化传输延时的目标函数,并比较了不同映射优化方案下的模型预测值与实测值,以进一步验证延时模型的有效性。
实验以MPEG4解码器为例进行分析,MPEG4解码器的任务图如图4所示。圆圈代表各模块,连线代表各模块之间的通信量,单位是MB/s。实验中,首先将图4中的12个IP核随机地映射到4x4的二维Mesh结构的NoC中;然后根据各IP核之间的通信关系及在网络中的路由节点位置,采用XY路由算法,确定网络中的13条数据流路径和每条数据流的源节点注入率;再用延时模型计算在当前映射下的网络平均传输延时。以此为基础,采用GA-MMAS优化算法,以平均传输延时为优化目标进行映射优化,最终映射结果如图5所示。不同映射优化算法的比较结果如图6所示。
实验结果显示传输延时模型能较准确的反映了平均延时的实际情况,平均误差为8%。与随机映射相比,采用GA-MMAS算法映射的平均延时降低了28%,使片上网络的通信性能得到了大大提高。
本发明所述的延时模型除了可以与一些映射算法相结合,实现面向传输延时的IP核映射,还可以被用于片上网络的传输延时性能统计、传输延时优化和缓冲区资源分配等方面,用以提高片上网络的通信性能。

Claims (4)

1.一种应用于片上网络的系统级传输延时模型的建立方法,其特征在于包括以下步骤:
(1)输入片上网络体系结构和具体应用的相关参数;
(2)根据具体应用,从中选出一条数据流,从该数据流的源节点出发,沿传输路径递推到目的节点,计算所经各路由节点的阻塞延迟时间Bx,y,dir和数据包微片头在源节点的等待时间WSi,最后得到该数据流在片上网络中的传输延时;
阻塞延迟时间Bx,y,dir的计算包括以下步骤:
a)首先计算路由节点(x,y)的dir方向输入通道的数据包到达率λx,y,dir
b)接着计算数据包在路由节点(x,y)的dir方向上的平均服务时间Tsx,y,dir
c)然后由平均服务时间和数据包到达率得到数据包被阻塞在缓冲区中的平均等待时间ωx,y,dir和数据包被阻塞在缓冲区中的概率θx,y,dir
d)最后由数据包被阻塞在缓冲区中的平均等待时间和被阻塞在缓冲区中的概率得到阻塞延迟时间;
(3)如果具体应用中仍有数据流的传输延时未计算,则重复执行步骤(2);
(4)如果具体应用中的所有数据流的传输延时都已计算完毕,则将每条数据流的传输延时求和平均,以此计算出片上网络的平均传输延时。
2.根据权利要求1所述的应用于片上网络的系统级传输延时模型的建立方法,其特征在于,所述的步骤a)中数据包到达率λx,y,dir通过以下式子实现:
λ x , y , dir = Σ ∀ s ′ , t ′ Σ ∀ s , t α s , t D ( s , t ) ( s ′ , t ′ ) R ( s , t , s ′ , t ′ , x , y , dir )
式中,αs,t为源节点(s,t)的数据包注入率;D(s,t)(s',t')为源节点(s,t)向目的节点(s',t')发送数据包的概率;R(s,t,s',t',x,y,dir)为路由函数,当源节点(s,t)向目的节点(s',t')发送的数据包通过路由节点(x,y)的dir方向通道时,该函数值为1,否则为0。
3.根据权利要求1所述的应用于片上网络的系统级传输延时模型的建立方法,其特征在于,所述的步骤b)中从源节点开始沿传输路径顺推第j个路由节点的平均服务时间Tsj通过以下式子实现:
Ts j = M × T b + Σ l = j + 1 j + A j B l j = 1,2,3 , . . .
式中,Bl为微片经过第l个路由节点的阻塞延迟时间,M为数据包中所包含的微片个数,Tb为一个微片无阻塞地通过一个路由节点的时间,Aj为影响平均服务时间的下游路由节点个数。
4.根据权利要求1所述的方法,其特征在于,所述的步骤2)中数据包微片头在源节点的等待时间WSi的计算通过以下式子实现:
W Si = λ x , y , L 2 ( 1 - λ x , y , L T R ) [ 1 + ( T R - M × T b ) 2 T R 2 ]
式中,TR为网络延时,λx,y,L为从源节点输入到网络的数据包到达率,M为数据包中所包含的微片个数,Tb为一个微片无阻塞地通过一个路由节点的时间。
CN201210150549.XA 2012-05-16 2012-05-16 应用于片上网络的系统级传输延时模型的建立方法 Active CN102693213B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210150549.XA CN102693213B (zh) 2012-05-16 2012-05-16 应用于片上网络的系统级传输延时模型的建立方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210150549.XA CN102693213B (zh) 2012-05-16 2012-05-16 应用于片上网络的系统级传输延时模型的建立方法

Publications (2)

Publication Number Publication Date
CN102693213A CN102693213A (zh) 2012-09-26
CN102693213B true CN102693213B (zh) 2015-02-04

Family

ID=46858671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210150549.XA Active CN102693213B (zh) 2012-05-16 2012-05-16 应用于片上网络的系统级传输延时模型的建立方法

Country Status (1)

Country Link
CN (1) CN102693213B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102917399B (zh) * 2012-11-19 2015-09-16 无锡清华信息科学与技术国家实验室物联网技术中心 一种无线传感器网络的时延测量方法
CN110556841B (zh) * 2019-08-29 2022-11-04 天津大学 一种计及无线通信时延的孤岛微电网频率控制器设计方法
CN113868109B (zh) * 2021-09-30 2024-04-19 山东云海国创云计算装备产业创新中心有限公司 多处理器互连的性能评估的方法、装置、设备及可读介质
CN114398303B (zh) * 2022-01-19 2022-10-28 扬州万方科技股份有限公司 一种实现低延时的数据传输方法及系统
CN114448870B (zh) * 2022-01-28 2023-03-03 西安电子科技大学 路由器延时模型、搭建方法及基于其的片上网络路由算法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101420372A (zh) * 2008-10-16 2009-04-29 电子科技大学 一种片上网络缓存分配方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU3883499A (en) * 1998-05-07 1999-11-23 Aprisma Management Technologies, Inc. Multiple priority buffering in a computer network

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101420372A (zh) * 2008-10-16 2009-04-29 电子科技大学 一种片上网络缓存分配方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《片上网络仿真与性能评估》;王祺、吴宁、葛芬;《计算机技术与应用进展》;20080701;全文 *

Also Published As

Publication number Publication date
CN102693213A (zh) 2012-09-26

Similar Documents

Publication Publication Date Title
Hu et al. Application-specific buffer space allocation for networks-on-chip router design
US8711867B2 (en) Credit flow control scheme in a router with flexible link widths utilizing minimal storage
US8798038B2 (en) Efficient header generation in packetized protocols for flexible system on chip architectures
CN102693213B (zh) 应用于片上网络的系统级传输延时模型的建立方法
Min et al. A performance model for wormhole-switched interconnection networks under self-similar traffic
CN106936645B (zh) 基于排队论的树形网络拓扑结构的优化方法
TWI531187B (zh) 晶片上網路之時序功率估算裝置與方法
Chen et al. Reducing wire and energy overheads of the SMART NoC using a setup request network
Xin et al. A low-latency NoC router with lookahead bypass
Qian et al. A comprehensive and accurate latency model for network-on-chip performance analysis
CN104320341B (zh) 路由自适应异步2D‑Torus片上网络系统及其设计方法
Guo et al. A novel IP-core mapping algorithm in reliable 3D optical network-on-chips
Bakhouya et al. Analytical modeling and evaluation of on-chip interconnects using network calculus
Bhattacharya et al. Analytical modeling of the SMART NoC
Gao et al. Reliability-and performance-driven mapping for regular 3D NoCs using a novel latency model and Simulated Allocation
Li et al. Performance enhancement and optimized analysis of the worst case end-to-end delay for AFDX networks
Lei et al. Vertical-mesh-conscious-dynamic routing algorithm for 3D NoCs
Somisetty et al. Congestion aware negative first routing with fair arbitration for network on chip
Zhang et al. A performance analytical approach based on queuing model for network-on-chip
Lai et al. An accurate and highly-efficient performance evaluation approach based on queuing model for on-chip network
CN114448870B (zh) 路由器延时模型、搭建方法及基于其的片上网络路由算法
Zhang et al. The buffer depth analysis of 2-Dimension mesh topology Network-on-Chip with Odd-Even routing algorithm
He et al. Establishing performance evaluation model with queuing theory in NOC
Ren et al. Evaluation of buffer organizations for network-on-chip
Xu et al. A multi-objective architecture optimization method for application-specific NoC design

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220329

Address after: 210000 c501-12, Kechuang building, science and Technology Park, Southeast University, No. 371, Heyan Road, Yanziji street, Qixia District, Nanjing, Jiangsu Province

Patentee after: Nanjing Zhilian memory information technology Co.,Ltd.

Address before: Yudaojie Baixia District of Nanjing City, Jiangsu Province, No. 29 210016

Patentee before: Nanjing University of Aeronautics and Astronautics