CN102693199A

CN102693199A - Idma接口及其控制方法

Info

Publication number: CN102693199A
Application number: CN2012101811476A
Authority: CN
Inventors: 马涛; 王勇; 徐进
Original assignee: HI-TREND TECHNOLOGY (SHANGHAI) Co Ltd
Current assignee: HI-TREND TECHNOLOGY (SHANGHAI) Co Ltd
Priority date: 2012-06-04
Filing date: 2012-06-04
Publication date: 2012-09-26
Anticipated expiration: 2032-06-04
Also published as: CN102693199B

Abstract

本发明提供一种应用于存储器访问的IDMA接口及其控制方法，其中，所述IDMA接口包括：片选引脚，用于接收片选信号；控制引脚，用于输出执行包括地址锁存、读、写中的任一操作的控制信号；根据所述控制信号，藉以供主设备对从设备进行相应的数据操作。相比于现有技术，本发明提供的IDMA将控制线引脚进行了精简，节省了布线资源，并通过改良控制协议缩短了操作周期并提高了总线效率。

Description

IDMA接口及其控制方法

技术领域

本发明涉及一种应用于存储器访问的IDMA接口及其控制方法。

背景技术

IDMA（Internal Direct Memory Access，内部直接存储器访问）接口是一种并行的I/O接口。主机可以通过该接口读/写处理器的内部存储器。

请参看表1，其显示了现有技术中IDMA接口的引脚定义。

表1IDMA引脚定义

名称	I/O	功能
			Sel_i	I	片选信号，低有效
Al_i	I	地址锁存信号
			Rd_i	I	读请求信号
Wr_i	I	写请求信号
			Ack_o	O	Slave应答信号
Data_addr[N-1:0]	I/O	数据/地址IO复用信号

如表1所示，现有的IDMA接口一般包括有分别对应片选信号Sel_i、地址锁存信号Al_i、读请求信号Rd_i、写请求信号Wr_i的4个引脚。

以下对IDMA接口中的各个协议进行详细说明：

一、读操作

图1显示了现有技术IDMA接口中的读操作协议中各个引脚所对应的信号线的时序图。

如图1所示，Data_addr数据/地址复用信号实际为双向IO接口，在芯片内部由接口电路将其分为输入（Dat_i）和输出（Dat_o）两组总线。为方便表达，本文以Dat_i和Dat_o分别表示Data_addr在输入和输出状态下的信号。

由图1可得出在IDMA读操作中的时序特性（如下表2所示）。

表2IDMA读操作时序特性

标号

描述

MIN

MAX

单位

SYMBOL	DESCRIPTION		UNITS
				t1	Al_i在Sel_i下降沿之后的保持时间	0	clk
t2	Al_i持续时间	2	clk
				t3	Addr在McuAl_i上升沿之前的建立时间	0	clk
t4	Addr在McuAl_i上升沿之后的保持时间	5	clk
				t5	地址译码周期	4	clk
t6	Rd_i持续时间	2	clk
				t7	Sel_i在Rd_i下降沿之后的保持时间	5	clk

如图1所示，IDMA读操作分为地址锁存过程和数据读取过程两个步骤：

1.地址锁存过程（Address Latching Process）

在空闲状态下，IDMA信号线的状态如表3所示：

表3IDMA接口空闲状态

名称	I/O	空闲时的状态
			Sel_i	I	1
Al_i	I	0
			Rd_i	I	0
Wr_i	I	0
			Ack_o	O	0
Dat_i[N-1:0]	I	无约束
			Dat_o[N-1:0]	O	无约束

当主设备Master希望发起读操作时，设置片选信号Sel_i为低，并将希望写入的地址（假设为Addr_r）送到输入信号Dat_i上。然后，在T1时刻，将地址锁存信号Al_i置高，则从设备Slave将在T2时刻将地址值Addr_r锁存。倘若目标地址存在，从设备Slave将在T3时刻将应答信号Ack_o置高；否则，应答信号Ack_o仍保持低。如果从设备已经应答，将应答信号Ack_o置高，则主设备Master在T4时刻将地址锁存信号Al_i拉低，然后继续读操作；否则，主设备Master在T4时刻将Al_i拉低，然后重新发起地址锁存过程。

2.数据读取过程（Data Reading Process）

主设备Master在T5时刻将读请求信号Rd_i拉高，再在T6时刻将其拉低。读出的数据将在T7时刻在输出数据线Dat_o上稳定。主设备Master可在T8时刻将片选信号Sel_i置高，以结束本次操作。同时，片选信号Sel_i被置高后，从设备Slave将在T9时刻将应答信号Ack_o拉低。至此，一次IDMA读操作即已结束。

二、写操作

图2显示了现有技术IDMA接口中的写操作协议中各个引脚所对应的信号线的时序图。

如图2所示，IDMA写操作也分为地址锁存过程和数据写入过程两个步骤：

由图2可得出在IDMA读操作中的时序特性（如下表4所示）。

表4IDMA写操作时序特性

1.地址锁存过程（Address Latching Process）

该过程与读操作中的地址锁存过程相同，具体可参见前述说明。

2.数据写入过程（Data Writing Process）。

主设备Master在T5时刻将写请求信号Wr_i信号拉高，再在T7时刻将其拉低。而期望写入的数据（假设为Data_w）则在T6时刻送到输入数据信号Dat_i上，其中，T6和T7之间必须满足t5的时序约束，但T6和T5之间没有约束关系。在之后的T8时刻，数据Data_w被写入Addr_w所对应的存储空间。然后，主设备Master可以在T9时刻将片选信号Sel_i拉高，以结束本次IDMA写操作。而片选信号Sel_i被拉高后，从设备Slave在T10时刻将应答信号Ack_o拉低。至此，本次IDMA写操作即已完成。

由上可知，现有的口配置有4个引脚作为控制信号线（Sel_i、Al_i、Rd_i、Wr_i），存在占用总线较多、控制协议复杂、操作周期较长等问题。

发明内容

本发明的目的在于提供一种IDMA接口及其控制方法，用于解决现有技术中在控制信号线较多的情况下，占用总线较多、控制协议稍显复杂及操作周期较长等问题。

为解决上述目的及其他目的，本发明在一方面提供种IDMA接口，包括：一个片选引脚，用于接收片选信号；一个应答引脚，用于向主设备输出应答信号；一个数据/地址复用引脚，用于输入和/或输出数据或地址；一个控制引脚，用于输出执行包括地址锁存、读、写中的任一操作的控制信号；根据所述控制信号，藉以供主设备对从设备进行相应的数据读操作和/或数据写操作。

可选地，所述片选信号为低电位有效。

可选地，所述控制信号中的读/写操作控制指令是通过对控制信号进行跳变沿的捕捉而得到的。

本发明在另一方面提供一种应用如前所述的IDMA接口的控制方法，包括：检测所述控制引脚的控制信号；根据所述控制引脚的控制信号，确定主设备与从设备之间的数据操作方式；所述数据操作方式包括地址锁存、读、写中的任一种；根据所述控制信号，藉以供主设备对从设备进行相应的数据读操作和/或数据写操作。

可选地，所述数据读操作包括地址锁存过程和数据读取过程；所述地址锁存过程包括：当主设备希望发起读操作时，设置所述控制引脚输出为低电平的控制信号，并将希望写入的地址送到所述数据/地址复用引脚上以作为输入信号；之后，将所述控制信号置为高电平，则从设备将地址值锁存；所述数据读取过程包括：主设备在收到从设备利用所述应答引脚向主设备输出的为高电平的应答信号后，启动数据读取过程，将所述片选引脚的片选信号置为高电平，并保持所述控制信号为低电平，则期望读出的数据在所述数据/地址复用引脚上的输出数据信号稳定；从设备将所述应答引脚上的应答信号置为低电平，从而完成本次数据读操作。

可选地，所述数据写操作包括地址锁存过程和数据写入过程；所述地址锁存过程包括：当主设备希望发起读操作时，设置所述控制引脚输出为低电平的控制信号，并将希望写入的地址送到所述数据/地址复用引脚上以作为输入信号；之后，将所述控制信号置为高电平，则从设备将地址值锁存；所述数据写入过程包括：主设备将所述控制引脚的控制信号置为高电平，将要写入的数据在所述数据/地址复用引脚上的输入数据信号准备好，并将所述片选引脚上的片选信号置为高电平；待从设备成功接收数据后，将所述应答引脚上的应答信号置为低电平，以表示数据接收成功。

可选地，所述数据写入过程还包括：在从设备成功接收数据后，主设备将所述控制引脚的控制信号置为低电平，并更新输入数据信号

本发明对现有IDMA接口进行了优化，将控制信号线对应的引脚数目从原先的4个减少为2个，通过精简控制信号线而节省布线资源，通过改良控制协议缩短了操作周期并提高了总线效率。

附图说明

图1为现有技术IDMA接口中的读操作协议中各个引脚所对应的信号线的时序图。

图2为现有技术IDMA接口中的写操作协议中各个引脚所对应的信号线的时序图。

图3为本发明IDMA接口中的读操作协议中各个引脚所对应的信号线的时序图。

图4为本发明IDMA接口中的写操作协议中各个引脚所对应的信号线的时序图。

具体实施方式

鉴于现有的IDMA接口由于配置了4个独立的引脚作为控制信号线（Sel_i、Al_i、Rd_i、Wr_i），存在占用总线较多、控制协议稍显复杂及操作周期较长等问题。本发明的发明人对现有技术进行了改进，提出了一种新型的IDMA接口及其控制方法，将IDMA接口的控制信号线对应的引脚数目从原先的4个减少为2个，通过精简控制信号线而节省布线资源，通过改良控制协议缩短了操作周期并提高了总线效率。

以下通过特定的具体实例说明本发明乘法器进行详细说明，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

本发明提供了一种应用于存储器访问的IDMA接口及其控制方法，IDMA接口为一种并行接口，可供主设备（例如主机）通过IDMA接口读/写从设备（例如DSP处理器的内部存储器）等。在本发明中，所述IDMA接口包括：应答引脚，用于向主设备输出应答信号；数据/地址复用引脚，用于输入和/或输出数据或地址；片选引脚，用于接收片选信号；控制引脚，用于输出执行包括地址锁存、读、写中的任一操作的控制信号；根据所述控制信号，藉以供主设备对从设备进行相应的数据操作。其中，所述片选引脚和所述控制引脚共同作为控制信号线的引脚。

具体地，请参看表5，其显示了本发明所提供的IDMA接口的引脚定义。

表5本发明IDMA引脚定义

名称	I/O	功能
			Sel_i	I	片选信号
Ctrl_i	I	地址锁存/读/写控制信号
			Ack_o	O	Slave应答信号
Data_addr[N-1:0]	I/O	数据/地址IO复用引脚

由表5可知，本发明将IDMA的控制信号线由4个精简至2个，其中，控制引脚Ctrl_i即集成了“地址锁存”、“读”、“写”等操作的相应控制信号。其他引脚对应的信号线的定义与现有IDMA接口相似，故，在此不再赘述。

相对于现有的IDMA接口中，每一个引脚对应于一种操作命令，即，对应于“地址锁存”、“读”、“写”的3种操作命令需要配置3个引脚。而在本发明，对现有的引脚配置作了改进，即，则将对应于“地址锁存”、“读”、“写”的3种操作命令整合在1个引脚。

以下对本发明提供IDMA接口及其控制方法进行详细说明。

一、读操作

图3显示了本发明IDMA接口中的读操作协议中各个引脚所对应的信号线的时序图。

如图3所示，Data_addr数据/地址复用信号实际为双向IO接口，在芯片内部由接口电路将其分为输入（Dat_i）和输出（Dat_o）两组总线。为方便表达，本文以Dat_i和Dat_o分别表示Data_addr在输入和输出状态下的信号。

由图3可得出在IDMA读操作中的时序特性（如下表6所示）。

表6IDMA读操作时序特性

如图3所示，IDMA读操作分为地址锁存过程和数据读取过程两个步骤：

1.地址锁存过程（Address Latching Process）

当主设备Master希望发起读操作时，设置控制信号Ctrl_i为低，并将希望写入的地址（假设为Addr_r）送到输入信号Dat_i上。然后，在T1时刻，将控制信号Ctrl_i置高，则从设备Slave将在T2时刻将地址值Addr_r锁存。倘若目标地址存在，从设备Slave将在T3时刻将应答信号Ack_o置高；否则，Ack_o仍保持低。如果从设备Slave已经应答，将应答信号Ack_o置高，则主设备Master在T4时刻将Ctrl_i拉低，然后继续读操作；否则，主设备Master在T4时刻将控制信号Ctrl_i拉低，并在T5时刻将应答信号Sel_i信号拉高，然后重新发起地址锁存过程。

2.数据读取过程（Data Reading Process）

若已经收到从设备Slave发出的Ack_o信号（高电平），则主设备Master可启动数据读取过程。主设备Master在T5时刻将片选信号Sel_i拉高，并保持控制信号Ctrl_i为低。则期望读出的数据在T6时刻在输出数据线Dat_o上稳定。然后，从设备Slave将应答信号Ack_o信号拉低，从而完成本次读操作。

特别需要说明的是：若从设备Slave在地址锁存过程之后未应答，应答信号Ack_o信号一直为低，则主设备Master在T4时刻将控制信号Crtl_i拉低，并在T5时刻将片选信号Sel_i拉高，然后重新发起地址锁存过程。此处的T4和T5可以不满足表6所示的时序要求。而且，不管此处的T4和T5是否满足时序要求，都不会产生有效的读信号。这样可以避免在从设备Slave未应答时，产生误操作而返回不期望的值。

由上述可见，相比于现有IDMA接口的读操作，本发明IDMA接口的读操作具有如下优点：

（1）、操作简单。在现有技术中，需要读请求信号（Rd_i）被拉高又拉低；而在本发明中，只需要通过片选信号（Sel_i）的一次动作（由低电平向高电平转换）。

（2）节省时间。在现有技术中，读操作的读取过程耗时为t5-t2+t7，其最小值为4-2+5=7（clk，时钟周期）；而在本发明中，读操作的读取过程的耗时为t5-t2+t6，其最小值为4clk；本发明可明显地节省操作时间（节省了（7-4）/7=43%）。

另外，需说明的是：与现有的IDMA接口类似，本发明所提供的IDMA接口，也是对控制信号进行跳变沿的捕捉，以作为读/写控制信号。因为控制信号由4个减少为2个，所以，用于控制信号跳变沿捕捉的逻辑资源也相应减少50%。

图4显示了本发明IDMA接口中的写操作协议中各个引脚所对应的信号线的时序图。

由图4可得出在IDMA写操作中的时序特性（如下表7所示）。

表7IDMA写操作时序特性

如图4所示，IDMA写操作也分为地址锁存过程和数据写入过程两个步骤：

1.地址锁存过程（Address Latching Process）

2.数据写入过程（Data Writing Process）。

主设备Master在T5时刻将控制信号Ctrl_i拉高，在T6时刻将要写入的数据（假设为Data_w）在输入数据信号Dat_i准备好，并在T7时刻将片选信号Sel_i拉高。此处，T5、T6、T7可以根据时序约束进行，并不一定要按图4所示的先后顺序。待从设备Slave成功接收数据后，将在T8时刻将应答信号Ack_o信号拉低，以表示数据接收成功。主设备Master可在T10时刻将控制信号Ctrl_i信号拉低，并可以在T9时刻更新输入数据信号Data_i（非必要）。此处的T9和T10可以根据时序约束进行，并不一定与图4所示顺序一致。

特别需要说明的是：如果从设备Slave未应答，则主设备Master可以将片选信号Sel_i拉高，并重新启动地址锁存过程；也可以按照图4所示发出数据写入过程的数据和控制信号。但以上两种情况，均不会产生有效的写操作，这样，就可可以避免在从设备Slave未应答的情况下，产生不期望的写操作。

由上述可见，相比于现有IDMA接口的写操作，本发明IDMA接口的写操作具有如下优点：节省时间。在现有技术中，写操作的数据写入过程所需的最小时间为（t7-t2+t9）=7clk，而在本发明中，写操作的数据写入过程所需的最小时间为（t7-t2+t10）=6clk。因此，本发明可相对节省操作时间（节省了（7-6）/7=14%）。

综上所述，本发明提供了一种新型的IDMA接口及其控制方法，主要在于对现有IDMA接口进行了优化，将IDMA接口中控制信号线对应的引脚数目由原先的4个减少为现有的2个，通过精简控制信号线而节省布线资源，减少了控制逻辑相关的资源；更进一步地，通过改良控制协议使得应用所述IDMA接口的控制方法降低了操作复杂度，缩短了操作周期，并提高了总线效率。

上述实施例仅列示性说明本发明的原理及功效，而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下，对上述实施例进行修改。因此，本发明的权利保护范围，应如权利要求书所列。

Claims

1.一种IDMA接口，其特征在于，包括：

一个片选引脚，用于接收片选信号；

一个应答引脚，用于向主设备输出应答信号；

一个数据/地址复用引脚，用于输入和/或输出数据或地址；

一个控制引脚，用于输出执行包括地址锁存、读、写中的任一操作的控制信号；根据所述控制信号，藉以供主设备对从设备进行相应的数据读操作和/或数据写操作。

2.根据权利要求1所述的IDMA接口，其特征在于，所述片选信号为低电位有效。

3.根据权利要求1所述的IDMA接口，其特征在于，所述控制信号中的读/写操作控制指令是通过对控制信号进行跳变沿的捕捉而得到的。

4.一种应用如权利要求1至3中任一项所述的IDMA接口的控制方法，其特征在于，所述控制方法包括：

检测所述控制引脚的控制信号；

根据所述控制引脚的控制信号，确定主设备与从设备之间的数据操作方式；所述数据操作方式包括地址锁存、读、写中的任一种；

根据所述控制信号，藉以供主设备对从设备进行相应的数据读操作和/或数据写操作。

5.根据权利要求4所述的IDMA接口的控制方法，其特征在于，所述数据读操作包括地址锁存过程和数据读取过程；

所述地址锁存过程包括：

当主设备希望发起读操作时，设置所述控制引脚输出为低电平的控制信号，并将希望写入的地址送到所述数据/地址复用引脚上以作为输入信号；

之后，将所述控制信号置为高电平，则从设备将地址值锁存；

所述数据读取过程包括：

主设备在收到从设备利用所述应答引脚向主设备输出的为高电平的应答信号后，启动数据读取过程，将所述片选引脚的片选信号置为高电平，并保持所述控制信号为低电平，则期望读出的数据在所述数据/地址复用引脚上的输出数据信号稳定；

从设备将所述应答引脚上的应答信号置为低电平，从而完成本次数据读操作。

6.根据权利要求4或5所述的IDMA接口的控制方法，其特征在于，所述数据写操作包括地址锁存过程和数据写入过程；

所述地址锁存过程包括：

所述数据写入过程包括：

主设备将所述控制引脚的控制信号置为高电平，将要写入的数据在所述数据/地址复用引脚上的输入数据信号准备好，并将所述片选引脚上的片选信号置为高电平；

待从设备成功接收数据后，将所述应答引脚上的应答信号置为低电平，以表示数据接收成功。

7.根据权利要求6所述的IDMA接口的控制方法，其特征在于，所述数据写入过程还包括：在从设备成功接收数据后，主设备将所述控制引脚的控制信号置为低电平，并更新输入数据信号。