CN102687601A - 借助纳米墨在塑料薄膜上制造导体结构 - Google Patents
借助纳米墨在塑料薄膜上制造导体结构 Download PDFInfo
- Publication number
- CN102687601A CN102687601A CN2010800585570A CN201080058557A CN102687601A CN 102687601 A CN102687601 A CN 102687601A CN 2010800585570 A CN2010800585570 A CN 2010800585570A CN 201080058557 A CN201080058557 A CN 201080058557A CN 102687601 A CN102687601 A CN 102687601A
- Authority
- CN
- China
- Prior art keywords
- conductor structure
- thin layer
- presoma
- conductor
- nano particle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
- H03K17/96—Touch switches
- H03K2017/9602—Touch switches characterised by the type or shape of the sensing electrodes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
Abstract
本发明涉及一种制造层压材料(11)的方法,它有至少一个第一薄膜层(2)、与第一薄膜层相邻的第二薄膜层(3)以及在第一与第二薄膜层之间的至少一个导电的导体结构(5、6),其中,第一与第二薄膜层电绝缘以及可以热层压。在按本发明的方法中,将含金属纳米粒子的弥散剂按要制造的导体结构的形状涂敷在第一薄膜层(2)上,然后第一薄膜层(2)至少部分用第二薄膜层(3)覆盖,从而使由纳米粒子构成的结构至少部分被第二薄膜层(3)覆盖,以及接着,第一与第二薄膜层热层压,与此同时将金属纳米粒子烧结成导电的导体结构(5、6)。本发明的技术主题还包括一种采用按本发明的方法得到的层压材料(11)以及使用这种层压材料(11)制成的产品,例如用于扁平材料状非接触式数据载体的电子电路单元、薄膜开关元件和普通的芯片卡,它们有按本发明制成的层压材料(11)。
Description
本发明的技术主题是一种制造层压材料的方法,该层压材料有至少两个薄膜层和在薄膜层之间的至少一个导电的导体结构,其中,至少与导电的导体结构相邻的薄膜层电绝缘以及可以热层压。本发明还有一个技术主题是借助按本发明的方法得到的有至少一个导电的导体结构的层压材料。此外本发明的技术主题是,用按本发明的层压材料制成的产品,如包括IC(集成电路)芯片和线圈例如用于扁平材料状非接触式数据载体的电子电路单元,以及设计为芯片卡的卡体或可集成在芯片卡内或其他扁平材料内的薄膜开关元件。
非接触式数据传输具有越来越重要的意义,例如用于货物检验和商品监控,表征不同种类的货物以防伪造或偷盗,以及尤其还用于电子凭证。作为数据载体在这里例如有天线的IC芯片。这种芯片由多个电子构件组成,以及天线是导电层,典型地按线圈的形式。可以读出储存的数据并例如在显示器上显示或引起某种机械反应,例如释放或阻断通向某个建筑物区域的入口。人们期望非接触式电路单元保持尽可能小和尤其扁平,为的是能将它以标签的形式安置在物品表面上,或作为镶嵌物(Inlett)能集成在卡片,例如凭证,或其他扁平物品的层压结构内。
例如由EP0756244A2已知这种电路单元。公开的这种电路单元包括至少一个绝缘的基层,导电的扁平线圈处于它上面,以及包括一个集成电路,它的连接点直接或通过触头与线圈端导电连接或电容耦合。在绝缘的基层上交替地设置线圈层和绝缘层,其中,每个绝缘层有至少一个通孔,相邻的线圈层通过它互相导电连接,或在这里相邻的线圈层电容耦合,从而由各个线圈层形成一个线圈。线圈层优选地用导电漆印刷,或使用相应的掩膜进行喷镀,或由处于基层上的导电层腐蚀后得到。其他已知的制造方法例如是,将形式上为导电层的线圈用热冲压法施加在基层上,或线圈由金属薄膜或导电层塑料薄膜冲压得出并施加在基层上。
一种制造线圈层和其他导体结构优选的方法是无腐蚀的丝网印刷法,其中印刷含导电材料的印刷膏。在印刷后基层进行热处理,以去除印刷膏的挥发性成份。
往往还希望电子功能元件,如芯片模块能活化或钝化,亦即接通和断开。为此目的,已知薄膜开关元件或薄膜触摸开关。为了制造薄膜开关元件,多个在它们之间应构成一个开关触点的薄膜层彼此层叠和互相粘结。在这里,在两个导电的开关薄膜(接触薄膜)之间设置一个有孔的电绝缘中间薄膜,它用作定距器和在薄膜开关元件的静止状态防止这些接触薄膜接触。因此中间薄膜造成薄膜开关元件在静止状态打开。通过在两个接触薄膜中至少一个上在中间薄膜孔所在区域内施加压力,使该接触薄膜变形并在两个接触薄膜之间建立电接触。若不再施加压力,接触薄膜由于其弹性重新具有其原始的形状。由此解除两个接触薄膜之间的电接触。因此薄膜开关元件仅在两个接触薄膜中至少一个上施加压力期间闭合导体电路,以及在消除压力时重新将它打开。
通过导电的导体结构建立“开关”的开关薄膜之间的接触以及开关与功能元件的连接。这些结构可以按与上述扁平线圈相同的方式制造,在这里优选采用印刷制造技术。
特别优选的是,为了制造导体结构,如印制导线、导电面和接触面,使用含金属粒子的膏,例如含银粒子的银导电膏,将它印刷在薄膜上。在这里产生的问题是,适用于集成在芯片卡内或适用于薄膜键盘或其他扁平物品的电路单元和薄膜开关元件,通常由塑料薄膜组成,也就是说,导体结构必须制在塑料薄膜上,而且在这里的薄膜往往很薄,它们的厚度在约50μm至30μm的范围内。然而这种塑料薄膜在较高的温度下倾向于翘曲变形、成波形以及在最糟糕的情况下倾向于皱缩。这些性质限制了在塑料薄膜上制造扁平导体结构的可能性。借助含金属粒子的导电膏印刷的结构,只能在适度的温度下干燥,对于常用的基层薄膜,例如PVC,在最高为50℃的温度下干燥。
构成导体结构的金属粒子在这种温度下不能发生烧结。其结果是,与实体的金属导体结构相比电导率差,以及为了达到可接受的电导率需要高的金属耗费。因为导体结构优选地用贵金属,如银制造,所以高的金属耗费同时还造成高的成本。尽管如此,仍需要改善已达到的电导率。采用银导电膏在最有利的情况下可以达到实体银电导率的约十分之一,通常情况下小得更多,大约为实体银电导率的二十分之一。
因此存在需求,需要一种改进的用于制造电导体结构的方法,电导体结构用于电子电路单元以及其他可集成在扁平材料内,例如芯片卡内,含有导电的导体结构的元件。
因此本发明的目的是提供一种方法,它可以在非形状热稳定的基层上,如塑料薄膜上,制成扁平的导体结构。
本发明的目的也在于提供一种方法,借助该方法能够不复杂地和廉价地形成导体结构。
本发明的另一些目的在于,制造电导率改善的导体结构,其中,改善电导率应通过尽可能低的材料耗费达到。
此外本发明的目的是,提供有这种导体结构的扁平材料,它配备或可以配备功能元件,如IC芯片,以及它们适用于集成在卡片结构内。
除此之外本发明的目的是,制备含有这种导体结构和电子功能元件的卡片,如非接触式数据载体。
上述目的通过具有如独立权利要求1中所述特征的制造层压材料的方法达到,通过具有如独立权利要求13中所述特征的层压材料达到,以及通过具有如独立权利要求16中所述特征的芯片卡和芯片卡镶嵌物达到。在各自的从属权利要求中说明按本发明技术主题的扩展设计。
本发明的核心思想是,为了制造导体结构与特殊的烧结处理相结合,使用所谓的“纳米墨(Nanotinten)”。
如前面已提及的那样,具有电子电路单元的芯片卡和层压材料典型地由塑料薄膜组成,尤其由可热层压的塑料薄膜组成,电子电路单元适用于集成在芯片卡和其他扁平材料例如薄膜键盘内。材料例如是热塑性塑料,如聚酯、聚碳酸酯、聚烯烃、聚酰胺、聚酰亚胺、氟聚合物和乙烯聚合物,优选地PVC。在这种薄膜上构成导体结构时应注意,薄膜在加热时会或多或少严重软化并与此同时失去其形状。但必须绝对避免具有导体结构的薄膜变形,因为要不然尤其产生(印刷电路)配线正确度问题。
因此,当前为了在薄膜上制造用于卡片结构的导体结构一种优选的方法在于,将含金属粒子,例如银粒子的导电膏,按期望的导体结构的形状用丝网印刷法施加在薄膜上,然后薄膜典型地在丝网印刷设备干燥通道内,在最高为50℃的温度下干燥,以及,干燥后带有导体结构的薄膜接着通过热层压连接为层压材料。金属粒子作为互相接触的单个粒子存在于层压材料制成的导体结构内。在互相接触的各个粒子之间的电接触并因而电导率,要比连续的导体结构差得多,例如一种由实体金属层腐蚀后得到的导体结构。因此,为了达到多少能让人接受的电导率,必须设计比较厚的导体结构。其结果是高的材料耗费并因而高成本。
现在按本发明发现,在某些条件下可以达到烧结导体膏的金属粒子并因而可获得显著改善的电导率。
按本发明使用纳米墨作为导电膏。纳米墨是含水的弥散剂或以溶剂为基础的金属粒子弥散剂,粒子的直径在若干个10nm的范围内,典型地为20nm至1000nm。金属粒子是由纯金属或由金属合金组成的粒子,优选地银粒子、铝粒子和铜镍合金粒子。在弥散剂中纳米粒子的含量例如在10至30重量%(重量百分比)之间,在这里含量主要取决于期望的涂敷方法。适用的涂敷方法尤其是印刷法,优选地丝网印刷、橡胶版轮转印刷、气溶胶印刷和喷墨印刷。特别优选的是丝网印刷法。在这种情况下可以存在比较高的粒子浓度,例如约40至60重量%金属纳米粒子。
适用的纳米墨可从拜耳公司买到,例如银含量为20重量%的纳米银弥散剂Bayink TP S以及NovaCentrix的纳米银与纳米铝弥散剂。标准的纳米银弥散剂有粒子直径为25nm或35nm。然而也可以买到粒子尺寸为10nm至100nm的弥散剂。
纳米粒子有一种有利的特性,它们在比传统导电膏的粒子低得多的温度下便可以烧结。惯用的导电膏例如有平均粒子尺寸为2μm,在这里有很大的差异。“烧结”是指各个粒子表面粘结,必要时通过表面熔化。通过这种烧结,与各个粒子仅互相接触相比,显著改善电接触,并因而大大提高电导率。在一定程度上可以说形成了一种在仅互相物理接触的各个粒子与由实体金属制成的印制导线之间的过渡状态。
银纳米粒子在温度约为150℃的温度时烧结。然而纳米粒子的这种烧结温度仍远高于印刷在塑料薄膜上的导体结构能承受的温度。在这种情况下薄膜严重翘曲变形或甚至分解。惯用的薄膜例如在160℃时已经开始分解。
因此按本发明纳米粒子的烧结在这样一个时刻进行,亦即在此时刻已将塑料薄膜固定为使它不可能变形,也就是说是在薄膜热层压期间以及与薄膜的热层压同时。热层压的过程在高压,例如压力为150-400N/cm2,以及足以使纳米粒子烧结的温度和时间下,例如5-15分钟实施,此时,要层压的薄膜夹紧在层压机内。由于夹紧,薄膜不可能翘曲变形。以此方式得到一种印刷有导体结构的层压材料,它与传统的印制导体结构相比有高得多的电导率。在优选银纳米粒子的情况下,电导率约为实体银电导率的20%,以及在一些有利的条件下甚至还可以达到更高的电导率。与此同时,与传统的银导电膏相比,材料的节省可达50%。制成的导体结构可以非常扁平,亦即有厚度在约1μm至25μm范围内,优选地约5μm至10μm范围内。
以此方式制成的导体结构还有另一些优点。例如它们杰出地粘附在柔性基质上,这一点是重要的,因为卡片在其使用期间经常受弯,而且即使在卡片材料上有其他作用如机械压力时,仍能保持导体结构的完好状态。此外,借助纳米墨制成的导体结构显示出比普通由金或铂构成的焊接区有小的接触电阻,因此非常好地适用于IC芯片的触点接通。在不同平面内的导体结构可以用相同或不同的材料制造。
另一个突出的优点是,烧结的印制导线在机械上非常稳定和比传统压印的印制导线更能承载。因此显著降低热层压过程中印制导线断裂的危险,这尤其对未来力求的FlipChip(覆晶)技术带来突出的优点。
在塑料薄膜上涂敷纳米墨通过印刷实现,优选地借助丝网印刷、橡胶版轮转印刷、气溶胶印刷和喷墨印刷。优选的印刷法是丝网印刷。纳米墨含有液态载体,它应在导体结构用薄膜覆盖以及连接成层压材料前去除。对于挥发性很强的载体,直至印刷后的薄膜进一步加工的时间,足够使载体可以在室温下自行挥发,而对于挥发性较差的载体,尤其含水的载体,则印刷后的薄膜通常需要在层压过程前进行干燥。干燥在一个温度下实施,在这一温度时不存在薄膜翘曲变形的危险,也就是说,典型地在约40℃,最大50℃的温度下实施,以及对于某些薄膜也可以使用略高的温度为约60℃。
现在带有在其上构成的前驱体导体结构,亦即尚由各个粒子组成的导体结构的薄膜,与另一个薄膜或另一些薄膜热层压为一个层压材料。另一个薄膜或另一些薄膜同样可以带有导体结构,但并不一定要带有这种导体结构。优选地,为了制造层压材料的薄膜复合物仅仅使用可热层压的薄膜,但原则上也可以共同使用不能热层压的薄膜。若用于实施热层压过程的薄膜有过高的软化点,则在相应的薄膜与一个相邻薄膜或一些相邻薄膜之间必须提供适用的粘合剂,如热熔胶,从而在热层压时在薄膜之间制成材料结合式连接。优选地,层压或层合作为薄膜复合材料面层的薄膜,它们起保护层的作用,改善耐水性,或可以充静电。层压或层合的薄膜也可以配备电子构件或其他元件。所有材料可以按希望透明或不透明,以及必要时染色。当然,所有与导体结构接触的薄膜必须电绝缘。各薄膜不需要总是沿整个层压材料全面延伸,但为了与相邻的导体结构彼此绝缘隔离,必须有恰当的尺寸。在本文中电绝缘的含意是,与导体结构相比这种薄膜的电导率小到可忽略不计。导体结构与电绝缘薄膜电导率之比例如应为1:106,优选地1:1010。
层压优选地以这样的方式进行:将要层压成薄膜复合物的薄膜按期望的朝向和顺序堆叠,然后夹紧在层压机的层压板之间。在夹紧的状态下,在高压和约130℃至150℃的温度下,同时实现薄膜连接成层压材料与由各粒子组成的前驱体导体结构烧结成在一定程度上连续的导体结构。层压和烧结可以用有期望的最终尺寸的层压材料实施,然而优选地在包括多个以后以期望尺寸裁剪后单独利用的弧形材料上实施。层压可实施为,使期望的层压材料的全部薄膜在一道工序中层压为一个薄膜复合物,或制成两个或多个部分薄膜复合材料,然后在另一道工序中将它们层压或层合为期望的层压材料。
得到的层压材料可已经是成品卡片,但典型地是能集成在卡片结构内的镶嵌物(Inlett)。若镶嵌物(Inlett)有与卡片本身相同的尺寸,则它沿卡片的整个面积延伸,以及在卡片结构中不出现厚度波动。因此优选地,按本发明的层压材料按卡片的尺寸或它应集成在其中的其他扁平材料元件的尺寸制造。
按本发明含有导体结构的层压材料,可按已知的方式与电子功能元件组合,然后构成用于非接触式数据传输或薄膜键盘的电子电路单元。尤其可以在一个或多个分层内制造导体结构,它们在用于非接触式数据传输的电路单元内起天线的作用,或构成一个开关以及接通或断开在层压材料相同或不同平面内的电子功能元件。
这种电路单元的结构,在材料方面(当然从使用纳米墨和组合层压/烧结过程出发)、在需要的分层结构方面、必要时在分层之间的触点接通方面、以及在与电子功能元件连接方面,均是惯用的。有关这些方面可尤其参见欧洲专利申请0756244A2。
下面借助附图更进一步说明本发明。应当指出,附图未完全按尺寸及比例。此外,在附图中表示的特征不仅可以与相应的附图中表示的其余特征结合使用,而且可结合具体实施形式所说明的特征,完全一般性地使用于按本发明的层压材料中。同样的附图标记表示相同或相应的元件。其中:
图1表示按本发明的层压材料的俯视图;
图2表示按本发明的芯片卡的俯视图;
图3表示图2中芯片卡的透视图;
图4表示沿图3中线A-A的横截面;
图5、6用横截面表示线圈层面向和触点接通的例子,用于建立对置线圈层之间的导电连接;
图7表示按本发明含有开关的层压材料局部剖切分解图;
图8a、9a分别表示从下面看开关导体结构的视图;以及
图8b、9b分别表示从上面看开关与图8a、9a所示导体结构对置的导体结构的俯视图。
图1表示按本发明的层压材料11俯视图。此层压材料11有第一薄膜层2和第二薄膜层3,其中第二薄膜层3是透明的,所以可以看到在薄膜层之间的第一导体结构5和第二导体结构6,在这里导体结构5与导体结构6连接,例如导体结构6与导体结构5的左端连接。导体结构5、6的端部为了与电子功能元件如IC芯片连接总是加宽表示。在示意图中省略了IC芯片本身。第一导体结构5是形式上为线圈的印制导线,如它们用于数据载体为了非接触式数据交换或为了非接触式供电所需要的那样。为制造层压材料11,一种纳米墨,例如含有银纳米粒子的弥散剂,例如用丝网印刷法印刷在薄膜2表面上。纳米墨总是按一种构型涂敷,这种构型与期望的导体结构5、6的构型一致。在这种情况下构成由各纳米粒子组成的前驱体导体结构。现在薄膜2和前驱体导体结构例如在约40℃的温度进行干燥,然后用透明薄膜3覆盖在前驱体导体结构处于其上的表面上。第一薄膜2和第二薄膜3现在共同牢固地夹紧在层压机内层压板之间,以及在一个温度下优选大约150℃经受组合的热层压/烧结过程,这一温度足够用于第一薄膜2与第二薄膜3的热层压以及用于烧结银纳米粒子。在这种情况下由第一前驱体导体结构形成第一印制导线5,以及由第二前驱体导体结构形成第二印制导线6,它们总是被封闭在由薄膜2、3组成的层压材料11内。
图2和3表示芯片卡1的俯视图或透视图。芯片卡1同样有一个线圈,如图1中通过第一导体结构5构成的线圈那样。但是芯片卡1的线圈13由两个线圈层组成,它们被绝缘薄膜层隔离。芯片卡1有第一薄膜层2、第二薄膜层3以及在图2和3中未表示的第三薄膜层。这些薄膜层都是电绝缘的塑料薄膜。构成第一线圈层的第一导体结构5处于第一薄膜层2与第二薄膜层3之间,以及第二导体结构6处于第二薄膜层3与第三薄膜层之间,它构成第二线圈层。第二薄膜层3有通孔15、16。孔16用于使第一导体结构5与第二导体结构6互相导电连接,如在图4中更详细说明的那样。由此形成“双层”线圈13。然而也可以取消在中间层3内的接触窗口16。此时在两个线圈层之间不存在导电连接。与之不同,这些线圈电容耦合。
在薄膜层3中心区的通孔15,用于线圈13端部8、9与IC芯片12之间建立导电连接。尤其是,第一导体结构5的端部8处在第一薄膜层2上,以及没有被薄膜层3的通孔15覆盖。在图示的实施形式中,第二薄膜层或中间层3的尺寸选择为,此第二薄膜层3仅使第一导体结构5与第二导体结构6彼此绝缘,但不覆盖第一薄膜层2的中央区。因此在图示的实施形式中IC芯片12处于第一薄膜层2的表面上。它按已知的方式通过压焊丝18与第一导体结构端8和第二导体结构端9连接。当然也可以与之不同,全面构成第二薄膜层3。在这种情况下,类似于在没有接触窗口时第一与第二线圈层的电容耦合,集成的开关电路12也与线圈电容耦合。
芯片卡1的制造通过在第一薄膜2的表面上借助纳米墨印刷第一前驱体导体结构;在第二薄膜3的表面上印刷第二前驱体导体结构;按说明的顺序堆叠第一薄膜、第二薄膜和第三薄膜;以及将这些薄膜热层压为复合材料或层压材料实现。薄膜2和3当然必须堆叠为,使薄膜3将导体结构5和6彼此隔离。在热层压的同时,前驱体导体结构的各纳米粒子烧结成第一导体结构5和第二导体结构6,以及,如果存在接触窗口16,则在导体结构5、6之间也构成导电连接。
图4表示沿图3中线A-A的横截面。此横截面一方面表示芯片卡的层压结构和线圈层5、6之间通过中间层3接触窗口16的导电连接,以及另一方面图4表示芯片卡1层压材料的另一种制造方案。按这种制造方案,在第一薄膜层2表面上印刷第一导体结构5的前驱体导体结构,然后在例如40℃的温和温度下进行干燥,以及用第二薄膜3覆盖。接着在第二薄膜3的自由表面上印刷第二导体结构6的前驱体导体结构并再次干燥。除此之外还安置IC芯片12并使之与前驱体导体结构的端部连接。最后,此堆叠还要用第三薄膜覆盖,由薄膜2、3、4组成的堆叠夹紧在层压机内并被热层压成层压材料。在这里仍同时构成第一导体结构5和第二导体结构6。
也可以取代覆盖的薄膜层铺设另一个“中间层”,亦即其上仍印刷一个前驱体导体结构的分层。这种分层结构可纯原则性地任意长地延续。
在图5和6中表示前驱体导体结构涂敷方式的另一些方案。按图5所示的方案,在第一薄膜2的表面上印刷第一导体结构5的前驱体导体结构,以及在第三薄膜4的表面上印刷第二导体结构6的前驱体导体结构。在第二薄膜3作为中间夹层的情况下薄膜2和4上下叠置为,使前驱体导体结构互相面对以及可以通过薄膜3内的接触窗口16互相导电连接。在层压时流入窗口16中的小量导电胶19,使得更加容易制成导体结构5、6之间的导电连接。与之不同也可以取消导电胶19。所述叠层,必要时在事先将前驱体导体结构在适度的温度下干燥后,被夹紧在层压机内并热层压。此时不只是构成层压材料11,而是同时完成前驱体导体结构的纳米粒子烧结成在一定程度上连续或准连续的导体结构5、6。
在图6所示的方案中,第一导体结构5和第二导体结构6的前驱体导体结构,印刷在同一个薄膜不同的表面上。在图示的实施形式中,薄膜3有两个通孔(接触窗口)16,在印刷前驱体导体结构时它们用纳米墨充填。接着,必要时在前驱体导体结构在适度的温度下干燥后,用其他薄膜覆盖薄膜3的两个表面,也就是说,其他薄膜应至少覆盖前驱体导体结构。接着,仍将薄膜堆叠仍在层压机内热层压,在此过程中发生纳米墨纳米粒子的烧结,此时构成最终的导体结构5、6,它们通过孔16中的导体结构导电连接。
图示的这些实施形式分别只有三个薄膜层。但当然可以层压或层合另一些薄膜层,这另一些薄膜层同样可以有导电的导体结构,它们按本发明的方法通过印刷纳米墨制成。所述另一些薄膜可以同时与其余薄膜层热层压,或热层压也可以分成多个步骤,亦即在部分薄膜堆叠上实施。当按多个步骤热层压时,将前驱体导体结构烧结成最终导体结构也分成多个步骤进行。
图示具有由烧结的金属纳米粒子组成的导体结构并与一个电子功能元件或多个电子功能元件组合的层压材料,典型地作为镶嵌物(Inlett)集成在卡片的层压结构内。也可以与之不同,已经按所说明方式制成最终的卡片结构。
图7表示按本发明含有开关14的层压材料1局部剖切图。图中表示薄膜层在互相层压前的状态,但已按所要求的相互的层叠顺序和朝向定向。层压材料11有第一薄膜2、第二薄膜3和第三薄膜4、以及另一些薄膜层10、10′。第一导体结构5借助纳米墨印刷的前驱体导体结构处于薄膜2的表面上。另一个可以有如图8a和图9a中所示不同构型的导体结构同样借助纳米墨印刷的前驱体导体结构处于薄膜4的表面上。图8a表示不与印制导线有任何连接的导电面形式的导体结构7,而图9a表示导体结构6,它是导电面与印制导线的一种组合。在图7中用实线表示导体结构7,而用虚线表示的导体结构6作为导体结构7的延伸。
图8a、9a分别表示从下面看导体结构7或6的视图。图8b和9b分别表示从上面看与导体结构7或6对置的、处于薄膜2表面上的导体结构的俯视图。在图8b和9b中还分别表示中间层3,它将在薄膜2和4,亦即“接触薄膜”上的导体结构彼此隔离,但有通孔17,通过它可以使对置的导体结构处于互相接触状态。通过在层压材料11弹性接触薄膜上通孔17(接触窗口17)所在的区域内施加压力建立接触,以及通过终止加压重新断开。当不再施加压力时,弹性薄膜重新回复到其初始状态。采用这种配置,可以接通和关闭电子功能元件。根据是否应在层压材料不同平面之间建立或断开接触,或是否应在同一平面内建立或断开接触,设计不同的导体结构。
图8涉及在同一平面内的导体结构之间建立/断开电接触。第一导体结构5和第二导体结构6(图8b)可以借助第三导体结构7(图8a)互相导电连接。
图9涉及在不同平面内的导体结构之间建立/断开电接触。第一导体结构5(图9b)可以与第二导体结构6(图9a)导电连接。导体结构5、6与7(图8)以及导体结构5与6(图9)分别共同构成开关14。
制造这种含有开关14的层压材料11仍通过借助纳米墨在相应的薄膜表面上印刷前驱体导体结构实现,必要时在适度的温度下干燥前驱体导体结构,按互相恰当的顺序和朝向堆叠薄膜层,以及热压此薄膜堆叠,在这种情况下同时构成层压材料11和将前驱体导体结构的各纳米粒子烧结成导体结构5和6或5、6、7。
如图7所示的层压材料例如适用于制造薄膜键盘。
当然也可以将多种功能共同组合在层压材料内。例如在同一个层压材料内可以含有不同形状的印制导线、一层或多层线圈以及开关。
Claims (17)
1.一种制造层压材料(11)的方法,该层压材料有至少一个第一薄膜层(2)、与第一薄膜层相邻的第二薄膜层(3)以及在第一与第二薄膜层之间的至少一个导电的导体结构(5),其中,第一与第二薄膜层电绝缘和可热层压,其特征在于下列步骤:
(a)将含金属纳米粒子的弥散剂按所述至少一个导体结构(5)的形状涂敷在第一薄膜层(2)的表面上,以制成由纳米粒子构成的前驱体导体结构,
(b)第一薄膜层(2)至少部分用第二薄膜层(3)覆盖成,使由纳米粒子构成的前驱体导体结构至少部分被第二薄膜层(3)覆盖,以及
(c)第一与第二薄膜层(2、3)热层压并与此同时将构成前驱体导体结构的金属纳米粒子烧结成导电的导体结构(5)。
2.按照权利要求1所述的方法,其特征为,此外它还有以下步骤:
将含金属纳米粒子的弥散剂按第二个导体结构(6)的形状涂敷在第二薄膜层(3)的表面上,以制成由纳米粒子构成的第二前驱体导体结构,
第二薄膜层(3)至少部分用第三薄膜层(4)覆盖成,使由纳米粒子构成的第二前驱体导体结构至少部分被第三薄膜层(4)覆盖,以及
第一、第二和第三薄膜层(2、3、4)热层压成层压材料(11),其中,第二薄膜层(3)布置在第一与第二前驱体导体结构之间,并与此同时将构成这些前驱体导体结构的金属纳米粒子烧结成导电的第一导体结构(5)和导电的第二导体结构(6)。
3.按照权利要求2所述的方法,其特征为,此外它还有以下步骤:
将含金属纳米粒子的弥散剂按第三导体结构(7)的形状涂敷在第三薄膜层(4)的表面上,以制成由纳米粒子构成的第三前驱体导体结构,
第三薄膜层(4)至少部分用另一个薄膜层(10′)覆盖成,使由纳米粒子构成的第三前驱体导体结构至少部分被此另一个薄膜层(10′)覆盖,以及
第一、第二、第三和第四薄膜层(2、3、4、10′)热层压成层压材料(11),其中,第二薄膜层(3)布置在第一与第二前驱体导体结构之间,以及第三薄膜层(4)布置在第二与第三前驱体导体结构之间,并与此同时将构成这些前驱体导体结构的金属纳米粒子烧结成第一、第二和第三导体结构(5、6、7)。
4.按照权利要求1所述的方法,其特征为,此外它还有以下步骤:
将含金属纳米粒子的弥散剂按第二导体结构(6)的形状涂敷在第一薄膜层(2)另一个表面上,以制成由纳米粒子构成的第二前驱体导体结构,
第一薄膜层(2)至少部分用第三薄膜层(4)覆盖成,使由纳米粒子构成的第二个前驱体导体结构至少部分被第三薄膜层(4)覆盖,以及
第一、第二和第三薄膜层(2、3、4)热层压成层压材料(11),其中,第一薄膜层(2)布置在第一与第二前驱体导体结构之间,并与此同时将构成这些前驱体导体结构的金属纳米粒子烧结成导电的第一和第二导体结构(5、6)。
5.按照权利要求1所述的方法,其特征为,此外它还有以下步骤:
将含金属纳米粒子的弥散剂按第二个导体结构(6)的形状涂敷在第三薄膜层(4)的表面上,以制成由纳米粒子构成的第二前驱体导体结构,
第一薄膜层(2)和第三薄膜层(4)至少部分用第二薄膜层(3)覆盖成,使由纳米粒子构成的第一和第二前驱体导体结构分别至少部分被第二薄膜层(3)覆盖,以及
第一、第二和第三薄膜层(2、3、4)热层压成层压材料(11),其中,第二薄膜层(3)布置在第一与第二前驱体导体结构之间,并与此同时将构成第一和第二前驱体导体结构的金属纳米粒子烧结成导电的第一和第二导体结构(5、6)。
6.按照权利要求2至5之一所述的方法,其特征为,在将相邻导体结构(5、6、7)彼此隔离的薄膜层(2、3、4)内设计接触窗口(16),以建立相邻导体结构(5、6、7)之间的导电连接。
7.按照权利要求1所述的方法,其特征为,此外它还有以下步骤:
将含金属纳米粒子的弥散剂按第一和第二导体结构(5、6)的形状涂敷在第一薄膜层(2)的表面上,以制成由纳米粒子构成的第一和第二个前驱体导体结构,以及将含金属纳米粒子的弥散剂按第三导体结构(7)的形状涂敷在第三薄膜层(4)的表面上,以制成由纳米粒子构成的第三前驱体导体结构,
第一薄膜层(2)和第三薄膜层(4)用有通孔(17)的第二薄膜层(3)覆盖成,使第一和第二前驱体导体结构基本上被第二薄膜层(3)覆盖,并将第一和第二前驱体导体结构布置为在孔(17)的区域内与第三前驱体导体结构搭接和不被第二薄膜层(3)覆盖,以及
第一、第二和第三薄膜层(2、3、4)热层压成层压材料(11),其中,第二薄膜层(3)一方面布置在第一与第二前驱体导体结构之间,以及另一方面布置在第一与第三前驱体导体结构之间,并与此同时将构成第一和第二和第三前驱体导体结构的金属纳米粒子烧结成第一、第二和第三导电的导体结构(5、6、7)。
8.按照权利要求1所述的方法,其特征为,此外它还有以下步骤:
将含金属纳米粒子的弥散剂按第二导体结构(6)的形状涂敷在第三薄膜层(4)的表面上,以制成由纳米粒子构成的第二前驱体导体结构,
第一薄膜层(2)和第三薄膜层(4)用有通孔(17)的第二薄膜层(3)覆盖成,使第一和第二前驱体导体结构基本上被第二薄膜层(3)覆盖,并在孔(17)的区域内互相搭接和不被第二薄膜层(3)覆盖,以及
第一、第二和第三薄膜层(2、3、4)热层压成层压材料(11),其中,第二薄膜层(3)布置在第一与第二前驱体导体结构之间,并与此同时将构成第一和第二前驱体导体结构的金属纳米粒子烧结成第一和第二导电的导体结构(5、6)。
9.按照权利要求1至8之一所述的方法,其特征为,热层压在130℃至150℃的温度下实施,在此期间薄膜层(2、3、4、10)固定在层压机内。
10.按照权利要求1至9之一所述的方法,其特征为,所述前驱体导体结构在用薄膜层(3、4、10)覆盖前,在最高至60℃的温度下,优选地在最高至50℃的温度下干燥。
11.按照权利要求1至10之一所述的方法,其特征为,所述含纳米粒子的弥散剂是含水的弥散剂或以溶剂为基础的弥散剂,包括纳米粒子的重量含量为10%至30%,和/或纳米粒子的平均粒子直径为20nm至1000nm,其中纳米粒子是由纯金属或由金属合金组成的粒子,以及优选地从由银、铝和铜镍合金组成的组中选择。
12.按照权利要求1至11之一所述的方法,其特征为,含金属纳米粒子弥散剂的涂敷通过印刷法实现,优选地采用一种从由丝网印刷、橡胶版轮转印刷、气溶胶印刷和喷墨印刷组成的组中选择的印刷法。
13.一种层压材料(11),包括多个通过热层压连接的薄膜层(2、3、4、10、10′)和在薄膜层之间的至少一个导电的导体结构(5、6、7),其特征为:所述至少一个导体结构由烧结的金属纳米粒子组成。
14.按照权利要求13所述的层压材料(11),其特征为,它有至少一个功能元件,如IC芯片(12);以及,所述至少一个导体结构(5、6、7)构成线圈(13)。
15.按照权利要求13所述的层压材料(11),其特征为,它有至少一个功能元件,如IC芯片(12),和有至少两个导体结构(5、6、7),在这里,这些导体结构构成线圈(13)或开关(14)。
16.一种芯片卡(1)或芯片卡镶嵌物,有多个通过热层压连接的薄膜层(2、3、4、10、10′)和一个电子电路单元,该电子电路单元包括至少一个IC芯片(12)和至少一个线圈(13)和/或至少一个薄膜开关(14),其特征为:所述线圈和/或薄膜开关(14)的导体结构由烧结的金属纳米粒子组成,以及按照权利要求1至12之一所述的方法得到。
17.按照权利要求16所述的芯片卡(1),其特征为,它是一种非接触式数据载体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102009050199A DE102009050199A1 (de) | 2009-10-21 | 2009-10-21 | Herstellung von Leiterstrukturen auf Kunststoff-Folien mittels Nanotinten |
DE102009050199.1 | 2009-10-21 | ||
PCT/EP2010/006387 WO2011047835A1 (de) | 2009-10-21 | 2010-10-19 | Herstellung von leiterstrukturen auf kunststoff-folien mittels nanotinten |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102687601A true CN102687601A (zh) | 2012-09-19 |
CN102687601B CN102687601B (zh) | 2015-03-18 |
Family
ID=43414283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080058557.0A Active CN102687601B (zh) | 2009-10-21 | 2010-10-19 | 借助纳米墨在塑料薄膜上制造导体结构 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP2502471B1 (zh) |
CN (1) | CN102687601B (zh) |
DE (1) | DE102009050199A1 (zh) |
WO (1) | WO2011047835A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012203166A1 (de) | 2012-02-29 | 2013-08-29 | Von Ardenne Anlagentechnik Gmbh | Verfahren zum Herstellen elektrisch leitfähiger Strukturen |
WO2013174418A1 (de) * | 2012-05-22 | 2013-11-28 | Würth Elektronik GmbH & Co. KG | Verfahren zum herstellen einer elektronischen baugruppe |
DE102013009698A1 (de) * | 2013-06-10 | 2014-12-11 | Giesecke & Devrient Gmbh | Elektronikbauteil mit Antenne |
DE102017129625B3 (de) | 2017-12-12 | 2019-05-23 | Mühlbauer Gmbh & Co. Kg | Verfahren und Vorrichtung zur Bestückung einer Antennenstruktur mit einem elektronischen Bauelement |
DE102018127630A1 (de) * | 2018-11-06 | 2020-05-07 | Bundesdruckerei Gmbh | Durchkontaktierung einer beidseitig bedruckten Trägerfolie mit Fülldruck |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6839963B1 (en) * | 1995-07-26 | 2005-01-11 | Giesecke & Devrient Gmbh | Method for producing a circuit unit |
US20060072944A1 (en) * | 2004-10-04 | 2006-04-06 | Manish Sharma | Printed circuit board printing system and method |
US20060263725A1 (en) * | 2005-05-17 | 2006-11-23 | Eastman Kodak Company | Forming a patterned metal layer using laser induced thermal transfer method |
CN101529531A (zh) * | 2006-10-25 | 2009-09-09 | 拜尔材料科学股份公司 | 含银含水配方及其用于生产导电或反射涂层的用途 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4157468B2 (ja) * | 2003-12-12 | 2008-10-01 | 日立電線株式会社 | 配線基板 |
US20050136638A1 (en) * | 2003-12-18 | 2005-06-23 | 3M Innovative Properties Company | Low temperature sintering nanoparticle compositions |
JP3997991B2 (ja) * | 2004-01-14 | 2007-10-24 | セイコーエプソン株式会社 | 電子装置 |
DE102005020099A1 (de) * | 2005-04-29 | 2006-11-02 | Giesecke & Devrient Gmbh | Verfahren zur Herstellung eines tragbaren Datenträgers |
EP1832632A1 (en) * | 2006-03-07 | 2007-09-12 | DSM IP Assets B.V. | Conductive ink |
DE102008023882A1 (de) * | 2008-05-16 | 2009-11-19 | Bayer Materialscience Ag | Druckbare Zusammensetzung auf Basis von Silberpartikeln zur Erzeugung elektrisch leitfähiger Beschichtungen |
-
2009
- 2009-10-21 DE DE102009050199A patent/DE102009050199A1/de not_active Withdrawn
-
2010
- 2010-10-19 WO PCT/EP2010/006387 patent/WO2011047835A1/de active Application Filing
- 2010-10-19 CN CN201080058557.0A patent/CN102687601B/zh active Active
- 2010-10-19 EP EP10768418.5A patent/EP2502471B1/de active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6839963B1 (en) * | 1995-07-26 | 2005-01-11 | Giesecke & Devrient Gmbh | Method for producing a circuit unit |
US20060072944A1 (en) * | 2004-10-04 | 2006-04-06 | Manish Sharma | Printed circuit board printing system and method |
US20060263725A1 (en) * | 2005-05-17 | 2006-11-23 | Eastman Kodak Company | Forming a patterned metal layer using laser induced thermal transfer method |
CN101529531A (zh) * | 2006-10-25 | 2009-09-09 | 拜尔材料科学股份公司 | 含银含水配方及其用于生产导电或反射涂层的用途 |
Also Published As
Publication number | Publication date |
---|---|
CN102687601B (zh) | 2015-03-18 |
EP2502471B1 (de) | 2014-12-10 |
WO2011047835A1 (de) | 2011-04-28 |
DE102009050199A1 (de) | 2011-04-28 |
EP2502471A1 (de) | 2012-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11278958B2 (en) | Transfer method for manufacturing conductor structures by means of nano-inks | |
US10237975B2 (en) | Method of making transparent conductive electrodes comprising merged metal nanowires | |
CN103460601B (zh) | 导电元件 | |
CN102687601B (zh) | 借助纳米墨在塑料薄膜上制造导体结构 | |
CN105265029B (zh) | 柔性印刷电路板及其制造方法 | |
KR100962863B1 (ko) | 탄소나노튜브를 이용한 투명 발열체 및 그 제조방법 | |
TW200832769A (en) | Thermoelectric elements, method for manufacturing same, and use of same | |
CA2393970A1 (en) | A thermoplastic laminate fabric heater and methods for making same | |
CN109088071A (zh) | 一种复合层及其应用 | |
CN105161803B (zh) | 一种石墨烯薄膜频率选择表面 | |
CN101335125B (zh) | 一种表面贴装型过流过温保护元件及其制造方法 | |
CN106455296A (zh) | 电路保护组件 | |
CN211321530U (zh) | 水性石墨烯电热膜 | |
CN103210703A (zh) | 装配和封装分立电子元件 | |
CN103681921B (zh) | 太阳能电池的带状线及使用该带状线的太阳能电池组件 | |
CN201585154U (zh) | 低温辐射电热膜 | |
US20070151748A1 (en) | Flexible carrier with an electrically conducting structure | |
ES2909534T3 (es) | Proceso para proporcionar dispositivos del tipo de una antena, un elemento calefactor, una pantalla electromagnética, una interconexión eléctrica y similares | |
CN104428904A (zh) | 太阳能电池模块及其制造方法 | |
CN212034366U (zh) | 新型石墨烯自限温发热体 | |
CN206272921U (zh) | 电路保护组件 | |
EP2294536A1 (de) | Raumgebilde mit einem transponder und verfahren zum erzeugen desselben | |
CN213485265U (zh) | 一种基于3d打印的导电线路 | |
CN203872425U (zh) | 印刷线路板 | |
CN209267832U (zh) | 一种pet膜电阻发热元件及电热装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20180223 Address after: Munich, Germany Patentee after: Jiejia de mobile safety Co., Ltd. Address before: Munich, Germany Patentee before: Giesecke & Devrient GmbH |