CN102665151B - 一种分组传送网中sdh业务dcc开销的处理方法及装置 - Google Patents

Abstract

本发明涉及一种分组传送网中SDH业务DCC开销的处理方法及装置，包括外接SDRAM，且该装置采用基于SDRAM的三级缓存结构，第一级缓存存在于以太网到多路HDLC解复用模块中，第二级缓存为SDRAM，第三级缓存存在于HDLC发送处理模块中，第一和第三级缓存辅助第二级缓存完成多路并行DCC开销数据的存贮转发功能，完成背板侧以太网时钟速率和线路侧开销时钟速率的适配功能；第二级缓存SDRAM的空间分配依据需要处理的DCC开销路数均匀分配。本发明所述的处理方法及装置，通过外接SDRAM缓解DCC开销处理对RAM资源的需求，可进行多路DCC开销处理，且设计了基于SDRAM的三级缓存结构，它可以有效解决多路DCC开销数据的并行传输需求。

Description

一种分组传送网中SDH业务DCC开销的处理方法及装置

技术领域

本发明涉及分组传送网（PTN）中业务处理技术领域，具体说是一种分组传送网中SDH业务DCC开销的处理方法及装置。尤指适用于分组传送网（PTN）中多个光接口SDH（Synchronous Digital Hierarchy，同步数字体系）业务DCC开销的处理方法及装置。

背景技术

现有传送网络中有相当大一部分是SDH设备和基于SDH的ASON（自动交换光网络）设备，用于管理传送网络的管理通信网（MCN）有带内和带外两种方式。MCN可以采用带内方式，也可以采用带外方式，或两者相互混合实现的方式。带内方式是指：管理信息在嵌入控制通道（ECC）或专用通信信道中承载，其中ECC信道嵌入在光纤链路内部，例如，SDH中数据通信通道（DCC）；带外方式是指：管理信息由专用通信信道来承载，它与承载业务的光纤链路分离，例如，外部IP网络或专用电路。

在PTN设备上，目前主要采用以太网作为业务端口，所有的网管信息或OAM（运营管理和维护）包同业务数据在带内共同传送，它们之间是通过标签来区分的。根据应用需求，PTN设备必须可以同现有的SDH设备混合组网，并实现统一管理，确保传输网络技术的平滑演进过程。实现统一管理PTN与SDH设备混和网络的方式有两种，一种是SDH设备的MCN采用带外方式与PTN设备相连接，PTN设备的SDH业务单板只处理SDH业务；另一种是SDH设备的MCN采用带内方式，通过PTN设备的SDH业务单板的DCC来实现带内MCN。

MCN采用带内方式相对于带外方式具有如下优势：

(1) 无需额外的网络通信资源，节省MCN的建设成本。

(2) 方便已建设的光传输系统集成，利于网络的平滑演进。现有光传输系统，无论使用分组传送网SDH技术，还是光传送网OTN技术（包括DWDM（密集型光波复用）系统），均使用ECC技术组建数据通信网络DCN。因此，基于ECC组建的DCN在和现有光传输系统混合组网中优势明显。

(3) 继承SDH、OTN已有的成熟技术，无需进行另外的开发和接口适配工作。

(4) ECC网络链路和ASON传送平面网络链路具有相同的拓扑，是随路方式，因此通过ECC可很方便地实现传送平面网络的拓扑自动发现功能。

如前所述，在PTN设备上，目前主要采用以太网作为业务端口，所有的网管信息或OAM包同业务数据在带内共同传送，它们之间是通过标签来区分的。根据应用需求，PTN必须可以同现有的SDH设备混合组网，并实现统一管理，确保传输网络技术的平滑演进过程，因此PTN设备上一般都开发了支持SDH业务的SDH业务单板。

现有的多路DCC开销处理方式多为总线方式，如图1所示，FRAMER（帧）开销处理器输出的一路或多路开销在规划好的总线时隙内传送，即以时分复用的方式来实现多路DCC开销向网元管理单元（NMU）的传送。如果PTN设备上的SDH业务单板的DCC开销采用传统的总线方式，不仅会存在光方向数受总线带宽限制的问题，还会增加NMU单板软件设计的复杂度。如果SDH业务单板的DCC开销采用以太网方式传输，虽然可以很好的解决上述两个问题，但随着光方向数的增加，单板FPGA（现场可编程门阵列）内部DCC开销处理所需要的RAM（随机存储器）资源也随之迅速增加。因为背板侧以太网接口的速率为100Mbps，线路侧再生段DCC和复用段DCC开销的速率分别是192Kbps和576 Kbps，两者相差悬殊，需要很大的缓存应对来自背板侧的大量的突发数据。此即问题之一：背板侧和线路侧DCC数据速率相差悬殊，需要很大的缓存。

此外转发到SDH业务单板上的各光方向的数据应该是并行的，不能将来自背板侧的数据串行缓存，否则会造成某些光方向上的数据延迟很大，对网络管理信息来说，这是应该避免的。考虑到每一个光方向都可能收到大量的突发数据，单板FPGA内部DCC开销处理模块对RAM资源的需求非常大。对这种特殊需求的设计，若采用具有大量RAM资源的FPGA器件来，性价比太低。对于拥有超过20个光方向的SDH业务单板来说，不一定能找到具有足够RAM资源的FPGA。此即问题之二：转发到单板上各光方向的DCC数据是并行的，不能将来自背板侧的数据串行缓存，否则会造成某些光方向上的数据延迟很大。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种分组传送网中SDH业务DCC开销的处理方法及装置，通过外接SDRAM缓解DCC开销处理对RAM资源的需求，可进行多路DCC开销处理，且设计了基于SDRAM的三级缓存结构，它可以有效解决多路DCC开销数据的并行传输需求。

为达到以上目的，本发明采取的技术方案是：

一种分组传送网中SDH业务DCC开销的处理装置，其特征在于，包括：外接SDRAM、复用处理单元和解复用处理单元，

所述复用处理单元包括：

若干DCC开销提取模块，与线路1……n一对一连接，n为整数，

若干HDLC接收处理模块，与DCC开销提取模块一对一连接，

多路HDLC到以太网复用模块，其各输入接口与HDLC接收处理模块一对一连接，

以太网发送处理模块，连接到多路HDLC到以太网复用模块的输出接口，

所述解复用处理单元包括：

以太网接收处理模块，

以太网到多路HDLC解复用模块，其输入接口连接以太网接收处理模块，

与SDRAM连接的SDRAM缓存接口控制器模块，其具有多个输出接口，其输入接口连接到以太网到多路HDLC解复用模块的输出接口，

若干HDLC发送处理模块，与SDRAM缓存接口控制器模块的输出接口一对一连接，

若干DCC开销插入模块，其输入接口与HDLC发送处理模块一对一连接，其输出接口与线路1……n一对一连接，n为整数，

微机接口模块，向外部CPU提供一个访问本装置的接口，能读取寄存的以太网帧和HDLC帧的相关性能统计，便于故障定位，

所述以太网发送处理模块和以太网接收处理模块与PHY芯片连接，

所述各DCC开销提取模块和DCC开销插入模块与光传输处理器芯片连接。

在上述技术方案的基础上，该装置采用基于SDRAM的三级缓存结构，

第一级缓存存在于以太网到多路HDLC解复用模块中，

第二级缓存为SDRAM，

第三级缓存存在于HDLC发送处理模块中，

第一级缓存和第三级缓存辅助第二级缓存完成多路并行DCC开销数据的存贮转发功能，完成背板侧以太网时钟速率和线路侧开销时钟速率的适配功能；

第二级缓存SDRAM的空间分配依据需要处理的DCC开销路数均匀分配，将SDRAM的存储空间划分成与需要处理的DCC开销路数相同的、大小一样的子存储空间部分，每个子存储空间缓存一路DCC开销。

一种基于上述装置的分组传送网中SDH业务DCC开销的处理方法，其特征在于：包括线路侧HDLC帧到背板侧以太网帧的转换过程：

来自线路侧光传输处理器芯片的DCC开销经过DCC开销提取模块转换成串行的HDLC数据流送往HDLC接收处理模块，多路HDLC到以太网复用模块将来自HDLC接收处理模块的HDLC帧封装进以太网帧，然后通过以太网发送处理模块发送到背板侧的PHY芯片；

所述多路HDLC到以太网复用模块采用轮询方式将HDLC帧封装进以太网帧。

在上述技术方案的基础上，采用轮询方式将HDLC帧封装进以太网帧时，由以太网复用状态机按以下步骤进行封装处理：

以太网复用状态机在模块复位信号RESET有效时进入VLAN封装1状态，

当VLAN封装使能信号VLAN_TXENABLE_1为0时，表示HDLC接收处理模块1的缓存中没有完整的HDLC帧，下一个时钟周期直接进入下一个状态——VLAN封装2状态，同时VLAN封装操作完成指示信号VLAN_TXOVER置为0；

当VLAN封装使能信号VLAN_TXENABLE_1为1时，表示HDLC接收处理模块1的缓存中有完整的HDLC帧，能进行封装，封装完之后，将VLAN封装操作完成指示信号VLAN_TXOVER置为1，状态机检测到VLAN_TXOVER等于1时，进入下一个状态——VLAN封装2状态，同时VLAN_TXOVER置为0；

当VLAN封装使能信号VLAN_TXENABLE_2为0时，表示HDLC接收处理模块2的缓存中没有完整的HDLC帧，下一个时钟周期直接进入VLAN封装3状态，同时VLAN封装操作完成指示信号VLAN_TXOVER置为0；

当VLAN封装使能信号VLAN_TXENABLE_2为1时，表示HDLC接收处理模块2的缓存中有完整的HDLC帧，能进行封装，封装完之后，将VLAN封装操作完成指示信号VLAN_TXOVER信号置为1，状态机检测到VLAN_TXOVER等于1时，进入下一个状态——VLAN封装3状态，同时VLAN_TXOVER置为0；

依次类推，

当VLAN封装使能信号VLAN_TXENABLE_n为0时，表示HDLC接收处理模块n的缓存中没有完整的HDLC帧，下一个时钟周期直接从VLAN封装n状态进入VLAN封装1状态，同时VLAN封装操作完成指示信号VLAN_TXOVER置为0；

当VLAN封装使能信号VLAN_TXENABLE_n为1时，表示HDLC接收处理模块n的缓存中有完整的HDLC帧，能进行封装，封装完之后，将VLAN封装操作完成指示信号VLAN_TXOVER信号置为1，状态机检测到VLAN_TXOVER等于1时，进入VLAN封装1状态，同时VLAN_TXOVER置为0；

如此即完成了一轮多路HDLC帧封装到以太网帧的复用操作，以太网复用状态将按上述顺序进行下一轮操作。

在上述技术方案的基础上，当状态转移信号VLAN_TXENABLE_i=1并且VLAN_TXOVER=0时，状态保持不变，i=1，…，n。

在上述技术方案的基础上，还包括背板侧以太网帧到线路侧HDLC帧的转换过程：

来自背板侧的以太网帧经过以太网接收处理模块和以太网到多路HDLC解复用模块后，去掉以太网报头、VLAN标签和CRC校验，然后按VLAN编号转发到与SDRAM连接的SDRAM缓存接口控制器模块，各HDLC发送处理模块从SDRAM中读取对应通道的HDLC帧并发送到线路侧DCC开销插入模块，线路侧DCC开销插入模块将DCC开销插入到线路侧光传输处理器芯片。

在上述技术方案的基础上，在背板侧以太网帧到线路侧HDLC帧的转换过程中，采用基于SDRAM的三级缓存结构，

第一级缓存存在于以太网到多路HDLC解复用模块中，

第二级缓存为SDRAM，

第三级缓存存在于HDLC发送处理模块中，

第一级缓存和第三级缓存辅助第二级缓存完成多路并行DCC开销数据的存贮转发功能，完成背板侧以太网时钟速率和线路侧开销时钟速率的适配功能；

第二级缓存SDRAM的空间分配依据需要处理的DCC开销路数均匀分配，将SDRAM的存储空间划分成与需要处理的DCC开销路数相同的、大小一样的子存储空间部分，每个子存储空间缓存一路DCC开销。

在上述技术方案的基础上，基于SDRAM的三级缓存结构的背板侧以太网帧到线路侧HDLC帧的转换过程具体如下：

（1）以太网到多路HDLC解复用模块首先将接收的以太网包去掉以太网报头、VLAN标签和CRC校验，然后封装HDLC的2字节的FCS校验，最后按VLAN标签转发到第一级缓存FIFO_i，i=1，…，n；

（2）SDRAM缓存接口控制器模块中的读/写SDRAM状态机采用轮询方式进行读/写操作，

读/写SDRAM状态机在模块复位信号RESET 无效时启动，在初始化使能信号INIT_EN为1时，由初始的空闲状态进入SDRAM控制器初始化状态，当初始化完成指示信号INIT_OVER为1时，表示初始化完成，由INIT_SDRAM状态进入写SDRAM状态1；

从第一级缓存FIFO_1读取HDLC帧写入SDRAM，当WRITE_OVER1信号为1时表示写操作完成，进入写SDRAM状态2；

从第一级缓存FIFO_2读取HDLC帧写入SDRAM，当WRITE_OVER2信号为1时表示写操作完成，进入写SDRAM状态3；

依次类推，直到

从第一级缓存FIFO_n读取HDLC帧写入SDRAM，当WRITE_OVER_N信号为1时表示写操作完成，然后开始读SDRAM的操作，读/写SDRAM状态机的状态也从写SDRAM状态n进入读SDRAM状态1；

SDRAM缓存接口控制器模块从第1路DCC开销的SDRAM存储空间中读取HDLC帧写入第三级缓存FIFO1，当READ_OVER1信号为1时表示读操作完成，然后进入读SDRAM状态2；

SDRAM缓存接口控制器模块从第2路DCC开销的SDRAM存储空间中读取HDLC帧写入第三级缓存FIFO2，当READ_OVER2信号为1时表示读操作完成；

依次类推，直到

SDRAM缓存接口控制器模块从第n路DCC开销的SDRAM存储空间中读取HDLC帧写入第三级缓存FIFOn，当READ_OVER_N信号为1时表示读操作完成，就完成了一轮读/写SDRAM的操作，再次进入写SDRAM状态1，SDRAM缓存接口控制器模块中的读/写SDRAM状态机将按上述顺序进行下一轮读/写操作；

（3）HDLC发送处理模块根据第三级缓存FIFO_i的空或满等状态从FIFO_i中读出HDLC帧，并按HDLC协议将读出的并行数据转换成串行的数据送往DCC开销插入模块。

本发明所述的分组传送网中SDH业务DCC开销的处理方法及装置，采用外部SDRAM缓存多个线路的HDLC帧，这些HDLC帧是从背板侧的以太网帧中提取的，其中各个线路的HDLC帧占用的存储空间是固定且独立的存储空间；同时采用如图3所示的基于SDRAM的三级缓存结构，这样每路DCC开销相当于拥有一个较大的缓存FIFO,因此可以有效解决多路DCC开销数据的并行传输需求。

本发明所述的分组传送网中SDH业务DCC开销的处理方法及装置，具有以下优点：

（1）对于多个光方向的DCC通道处理，可以节省大量的FPGA内部RAM资源，从而可以采用较低端的FPGA器件，节省开发成本。

（2）可以提供多个光方向的DCC通道，SDH设备的每个业务槽位通常只提供两个光方向的 DCC通道。

（3）可以保证每路DCC开销的并行传输，互不干扰。

（4）可以降低网元管理单元单板软件开发的复杂度，提高软件效率；避免PTN设备采用传统DCC总线方式时，NMU单板软件需要同时支持DCC端口和以太网端口的问题。

附图说明

本发明有如下附图：

图1　总线方式传递DCC开销处理系统框图，

图2　带SDRAM的多路DCC开销处理系统框图，

图3　多路DCC开销处理中基于SDRAM的三级缓存结构框图，

图4　基于轮询方式的以太网复用状态转移图，

图5　基于轮询方式的HDLC并行存储转发状态转移图。

具体实施方式

以下结合附图对本发明作进一步详细说明。

如图2所示，本发明所述的分组传送网中SDH业务DCC开销的处理装置，外接SDRAM解决了DCC开销处理对RAM资源的需求，可进行多路DCC开销处理，包括：外接SDRAM、复用处理单元和解复用处理单元，

所述复用处理单元包括：

若干DCC开销提取模块，与线路1……n一对一连接，n为整数，所述线路指光方向，一个线路即一个光方向，比如说：一个4路STM-1的SDH业务单板有4个光口，那么每个光口就对应一个线路，则n=4；

若干HDLC（高级数据链路控制）接收处理模块，与DCC开销提取模块一对一连接，

多路HDLC到以太网复用模块，其各输入接口与HDLC接收处理模块一对一连接，

以太网发送处理模块，连接到多路HDLC到以太网复用模块的输出接口，

所述解复用处理单元包括：

以太网接收处理模块，

以太网到多路HDLC解复用模块，其输入接口连接以太网接收处理模块，

与SDRAM连接的SDRAM缓存接口控制器模块，其具有多个输出接口，其输入接口连接到以太网到多路HDLC解复用模块的输出接口，

若干HDLC发送处理模块，与SDRAM缓存接口控制器模块的输出接口一对一连接，

若干DCC开销插入模块，其输入接口与HDLC发送处理模块一对一连接，其输出接口与线路1……n一对一连接，n为整数，

微机接口模块，向外部CPU提供一个访问本装置的接口，能读取寄存的以太网帧和HDLC帧的相关性能统计，便于故障定位，

所述以太网发送处理模块和以太网接收处理模块与PHY芯片（以太网接口芯片，Physical Layer，物理层）连接，

所述各DCC开销提取模块和DCC开销插入模块与光传输处理器芯片连接。

本发明给出了基于上述多路DCC开销处理装置的分组传送网中SDH业务DCC开销的处理方法，其包括线路侧HDLC帧到背板侧以太网帧的转换过程：

来自线路侧光传输处理器芯片的DCC开销经过DCC开销提取模块转换成串行的HDLC数据流送往HDLC接收处理模块，多路HDLC到以太网复用模块将来自HDLC接收处理模块的HDLC帧封装进以太网帧，然后通过以太网发送处理模块发送到背板侧的PHY芯片；

所述多路HDLC到以太网复用模块采用轮询方式将HDLC帧封装进以太网帧。

在上述技术方案的基础上，采用轮询方式将HDLC帧封装进以太网帧时，基于轮循方式的以太网复用状态转移图如图4所示，由以太网复用状态机按以下步骤进行封装处理：

以太网复用状态机在模块复位信号RESET有效（RESET=1）时进入VLAN封装1状态（VLAN_F1），

当VLAN封装使能信号VLAN_TXENABLE_i为0时，表示HDLC接收处理模块i的缓存中没有完整的HDLC帧，下一个时钟周期直接进入下一个状态——VLAN封装i+1状态（VLAN_Fi+1），同时VLAN封装操作完成指示信号VLAN_TXOVER置为0；

当VLAN封装使能信号VLAN_TXENABLE_i为1时，表示HDLC接收处理模块i的缓存中有完整的HDLC帧，能进行封装，封装完之后，将VLAN封装操作完成指示信号VLAN_TXOVER置为1，状态机检测到VLAN_TXOVER等于1时，进入下一个状态——VLAN封装i+1状态（VLAN_Fi+1），同时VLAN_TXOVER置为0；

i的取值从1、2、……到n-1、n，当i的取值为n后，则重新从1开始下一轮循环，

具体地说：

当VLAN封装使能信号VLAN_TXENABLE_1为0时，表示HDLC接收处理模块1的缓存中没有完整的HDLC帧，下一个时钟周期直接进入下一个状态——VLAN封装2状态（VLAN_F2），同时VLAN封装操作完成指示信号VLAN_TXOVER置为0；

当VLAN封装使能信号VLAN_TXENABLE_1为1时，表示HDLC接收处理模块1的缓存中有完整的HDLC帧，能进行封装，封装完之后，将VLAN封装操作完成指示信号VLAN_TXOVER置为1，状态机检测到VLAN_TXOVER等于1时，进入下一个状态——VLAN封装2状态（VLAN_F2），同时VLAN_TXOVER置为0；

当VLAN封装使能信号VLAN_TXENABLE_2为0时，表示HDLC接收处理模块2的缓存中没有完整的HDLC帧，下一个时钟周期直接进入VLAN封装3状态（VLAN_F3），同时VLAN封装操作完成指示信号VLAN_TXOVER置为0；

当VLAN封装使能信号VLAN_TXENABLE_2为1时，表示HDLC接收处理模块2的缓存中有完整的HDLC帧，能进行封装，封装完之后，将VLAN封装操作完成指示信号VLAN_TXOVER信号置为1，状态机检测到VLAN_TXOVER等于1时，进入下一个状态——VLAN封装3状态（VLAN_F3），同时VLAN_TXOVER置为0；

依次类推，

当VLAN封装使能信号VLAN_TXENABLE_n为0时，表示HDLC接收处理模块n的缓存中没有完整的HDLC帧，下一个时钟周期直接从VLAN封装n状态（VLAN_Fn）进入VLAN封装1状态（VLAN_F1），同时VLAN封装操作完成指示信号VLAN_TXOVER置为0；

当VLAN封装使能信号VLAN_TXENABLE_n为1时，表示HDLC接收处理模块n的缓存中有完整的HDLC帧，能进行封装，封装完之后，将VLAN封装操作完成指示信号VLAN_TXOVER信号置为1，状态机检测到VLAN_TXOVER等于1时，进入下一个状态——VLAN封装1状态（VLAN_F1），同时VLAN_TXOVER置为0；

如此即完成了一轮多路HDLC帧封装到以太网帧的复用操作，以太网复用状态将按上述顺序进行下一轮操作。

在图4所示的状态转移图中，当状态转移信号VLAN_TXENABLE_i(i=1，…，n)=1并且VLAN_TXOVER=0时，以太网复用状态机的状态保持不变。

在上述技术方案的基础上，还包括背板侧以太网帧到线路侧HDLC帧的转换过程：

来自背板侧的以太网帧经过以太网接收处理模块和以太网到多路HDLC解复用模块后，去掉以太网报头、VLAN标签和CRC校验，然后按VLAN编号转发到与SDRAM连接的SDRAM缓存接口控制器模块，各HDLC发送处理模块从SDRAM中读取对应通道的HDLC帧并发送到线路侧DCC开销插入模块，线路侧DCC开销插入模块将DCC开销插入到线路侧光传输处理器芯片。

在上述技术方案的基础上，在背板侧以太网帧到线路侧HDLC帧的转换过程中，采用基于SDRAM的三级缓存结构，如图3所示，其中：

第一级缓存（FIFO_1，…，FIFO_n，FIFO为先进先出队列）存在于以太网到多路HDLC解复用模块中，

第二级缓存为SDRAM，

第三级缓存（FIFO1，…，FIFO_n）存在于HDLC发送处理模块中；

第一级缓存和第三级缓存辅助第二级缓存完成多路并行DCC开销数据的存贮转发功能，它们主要完成背板侧以太网时钟速率和线路侧开销时钟速率的适配功能；

第二级缓存SDRAM的空间分配依据需要处理的DCC开销路数均匀分配，将SDRAM的存储空间划分成与需要处理的DCC开销路数相同的、大小一样的子存储空间部分，每个子存储空间缓存一路DCC开销。例如有四个通道时，可将SDRAM的存储空间划分成四个大小一样的子存储空间部分，每个子存储空间缓存一路DCC开销。

采用如图3所示的基于SDRAM的三级缓存结构可以有效解决多个DCC光方向的数据并行传输的需求。

在上述技术方案的基础上，基于SDRAM的三级缓存结构的背板侧以太网帧到线路侧HDLC帧的转换过程具体如下：

（1）以太网到多路HDLC解复用模块首先将接收的以太网包去掉以太网报头、VLAN标签和CRC校验，然后封装HDLC的2字节的FCS校验，最后按VLAN标签转发到第一级缓存FIFO_i，i=1，…，n；

（2）SDRAM缓存接口控制器模块中的读/写SDRAM状态机采用轮询方式进行读/写操作，如图5所示，

读/写SDRAM状态机在模块复位信号RESET 无效（RESET=0）时启动，在初始化使能信号INIT_EN为1时，由初始的空闲状态（IDLE）进入SDRAM控制器初始化状态（INIT_SDRAM），当初始化完成指示信号INIT_OVER为1时，表示初始化完成，由INIT_SDRAM状态进入写SDRAM状态1（PAGE_WRITE_1）；

从第一级缓存FIFO_1读取HDLC帧写入SDRAM，当WRITE_OVER1信号为1时表示写操作完成，进入写SDRAM状态2（PAGE_WRITE_2）；

从第一级缓存FIFO_2读取HDLC帧写入SDRAM，当WRITE_OVER2信号为1时表示写操作完成，进入写SDRAM状态3（PAGE_WRITE_3）；

依次类推，直到

从第一级缓存FIFO_n读取HDLC帧写入SDRAM，当WRITE_OVER_N信号为1时表示写操作完成，然后开始读SDRAM的操作，读/写SDRAM状态机的状态也从写SDRAM状态n（PAGE_WRITE_N）进入读SDRAM状态1（PAGE_READ_1）；

SDRAM缓存接口控制器模块从第1路DCC开销的SDRAM存储空间中读取HDLC帧写入第三级缓存FIFO1，当READ_OVER_1信号为1时表示读操作完成，然后进入读SDRAM状态2（PAGE_READ_2）；

SDRAM缓存接口控制器模块从第2路DCC开销的SDRAM存储空间中读取HDLC帧写入第三级缓存FIFO2，当READ_OVER_2信号为1时表示读操作完成；

依次类推，直到

SDRAM缓存接口控制器模块从第n路DCC开销的SDRAM存储空间中读取HDLC帧写入第三级缓存FIFOn，当READ_OVER_N信号为1时表示读操作完成，就完成了一轮读/写SDRAM的操作，再次进入写SDRAM状态1（PAGE_WRITE_1），SDRAM缓存接口控制器模块中的读/写SDRAM状态机将按上述顺序进行下一轮读/写操作；

（3）HDLC发送处理模块根据第三级缓存FIFO_i(i=1，..n)的空或满状态从FIFO_i中读出HDLC帧，并按HDLC协议将读出的并行数据转换成串行的数据送往DCC开销插入模块。

在图5所示的状态转移图中，当状态转移信号(INIT_OVER，WRITE_OVER_N，READ_OVER_N，N=1，..n）为0时，状态保持不变。

本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (7)

1.一种分组传送网中SDH业务DCC开销的处理装置，其特征在于，包括：外接SDRAM、复用处理单元和解复用处理单元，

所述复用处理单元包括：

若干DCC开销提取模块，与线路1……n一对一连接，n为整数，

若干HDLC接收处理模块，与DCC开销提取模块一对一连接，

多路HDLC到以太网复用模块，其各输入接口与HDLC接收处理模块一对一连接，

以太网发送处理模块，连接到多路HDLC到以太网复用模块的输出接口，

所述解复用处理单元包括：

以太网接收处理模块，

以太网到多路HDLC解复用模块，其输入接口连接以太网接收处理模块，

与SDRAM连接的SDRAM缓存接口控制器模块，其具有多个输出接口，其输入接口连接到以太网到多路HDLC解复用模块的输出接口，

若干HDLC发送处理模块，与SDRAM缓存接口控制器模块的输出接口一对一连接，

若干DCC开销插入模块，其输入接口与HDLC发送处理模块一对一连接，其输出接口与线路1……n一对一连接，n为整数，

微机接口模块，向外部CPU提供一个访问本装置的接口，能读取寄存的以太网帧和HDLC帧的相关性能统计，便于故障定位，

所述以太网发送处理模块和以太网接收处理模块与PHY芯片连接，

所述各DCC开销提取模块和DCC开销插入模块与光传输处理器芯片连接；

该装置采用基于SDRAM的三级缓存结构，

第一级缓存存在于以太网到多路HDLC解复用模块中，

第二级缓存为SDRAM，

第三级缓存存在于HDLC发送处理模块中，

第一级缓存和第三级缓存辅助第二级缓存完成多路并行DCC开销数据的存贮转发功能，完成背板侧以太网时钟速率和线路侧开销时钟速率的适配功能；

第二级缓存SDRAM的空间分配依据需要处理的DCC开销路数均匀分配，将SDRAM的存储空间划分成与需要处理的DCC开销路数相同的、大小一样的子存储空间部分，每个子存储空间缓存一路DCC开销。

2.一种基于权利要求1所述装置的分组传送网中SDH业务DCC开销的处理方法，其特征在于：包括线路侧HDLC帧到背板侧以太网帧的转换过程：

来自线路侧光传输处理器芯片的DCC开销经过DCC开销提取模块转换成串行的HDLC数据流送往HDLC接收处理模块，多路HDLC到以太网复用模块将来自HDLC接收处理模块的HDLC帧封装进以太网帧，然后通过以太网发送处理模块发送到背板侧的PHY芯片；

所述多路HDLC到以太网复用模块采用轮询方式将HDLC帧封装进以太网帧。

3.如权利要求2所述的分组传送网中SDH业务DCC开销的处理方法，其特征在于：采用轮询方式将HDLC帧封装进以太网帧时，由以太网复用状态机按以下步骤进行封装处理：

以太网复用状态机在模块复位信号RESET有效时进入VLAN封装1状态，

当VLAN封装使能信号VLAN_TXENABLE_1为0时，表示HDLC接收处理模块1的缓存中没有完整的HDLC帧，下一个时钟周期直接进入下一个状态——VLAN封装2状态，同时VLAN封装操作完成指示信号VLAN_TXOVER置为0；

当VLAN封装使能信号VLAN_TXENABLE_1为1时，表示HDLC接收处理模块1的缓存中有完整的HDLC帧，能进行封装，封装完之后，将VLAN封装操作完成指示信号VLAN_TXOVER置为1，状态机检测到VLAN_TXOVER等于1时，进入下一个状态——VLAN封装2状态，同时VLAN_TXOVER置为0；

当VLAN封装使能信号VLAN_TXENABLE_2为0时，表示HDLC接收处理模块2的缓存中没有完整的HDLC帧，下一个时钟周期直接进入VLAN封装3状态，同时VLAN封装操作完成指示信号VLAN_TXOVER置为0；

当VLAN封装使能信号VLAN_TXENABLE_2为1时，表示HDLC接收处理模块2的缓存中有完整的HDLC帧，能进行封装，封装完之后，将VLAN封装操作完成指示信号VLAN_TXOVER信号置为1，状态机检测到VLAN_TXOVER等于1时，进入下一个状态——VLAN封装3状态，同时VLAN_TXOVER置为0；

依次类推，

当VLAN封装使能信号VLAN_TXENABLE_n为0时，表示HDLC接收处理模块n的缓存中没有完整的HDLC帧，下一个时钟周期直接从VLAN封装n状态进入VLAN封装1状态，同时VLAN封装操作完成指示信号VLAN_TXOVER置为0；

当VLAN封装使能信号VLAN_TXENABLE_n为1时，表示HDLC接收处理模块n的缓存中有完整的HDLC帧，能进行封装，封装完之后，将VLAN封装操作完成指示信号VLAN_TXOVER信号置为1，状态机检测到VLAN_TXOVER等于1时，进入VLAN封装1状态，同时VLAN_TXOVER置为0；

如此即完成了一轮多路HDLC帧封装到以太网帧的复用操作，以太网复用状态将按上述顺序进行下一轮操作。

4.如权利要求3所述的分组传送网中SDH业务DCC开销的处理方法，其特征在于：当状态转移信号VLAN_TXENABLE_i＝1并且VLAN_TXOVER＝0时，状态保持不变，i＝1，…，n。

5.如权利要求2所述的分组传送网中SDH业务DCC开销的处理方法，其特征在于：还包括背板侧以太网帧到线路侧HDLC帧的转换过程：

来自背板侧的以太网帧经过以太网接收处理模块和以太网到多路HDLC解复用模块后，去掉以太网报头、VLAN标签和CRC校验，然后按VLAN编号转发到与SDRAM连接的SDRAM缓存接口控制器模块，各HDLC发送处理模块从SDRAM中读取对应通道的HDLC帧并发送到线路侧DCC开销插入模块，线路侧DCC开销插入模块将DCC开销插入到线路侧光传输处理器芯片。

6.如权利要求5所述的分组传送网中SDH业务DCC开销的处理方法，其特征在于：在背板侧以太网帧到线路侧HDLC帧的转换过程中，采用基于SDRAM的三级缓存结构，

第一级缓存存在于以太网到多路HDLC解复用模块中，

第二级缓存为SDRAM，

第三级缓存存在于HDLC发送处理模块中，

第一级缓存和第三级缓存辅助第二级缓存完成多路并行DCC开销数据的存贮转发功能，完成背板侧以太网时钟速率和线路侧开销时钟速率的适配功能；

第二级缓存SDRAM的空间分配依据需要处理的DCC开销路数均匀分配，将SDRAM的存储空间划分成与需要处理的DCC开销路数相同的、大小一样的子存储空间部分，每个子存储空间缓存一路DCC开销。

7.如权利要求6所述的分组传送网中SDH业务DCC开销的处理方法，其特征在于：基于SDRAM的三级缓存结构的背板侧以太网帧到线路侧HDLC帧的转换过程具体如下：

(1)以太网到多路HDLC解复用模块首先将接收的以太网包去掉以太网报头、VLAN标签和CRC校验，然后封装HDLC的2字节的FCS校验，最后按VLAN标签转发到第一级缓存FIFO_i，i＝1，…，n；

(2)SDRAM缓存接口控制器模块中的读/写SDRAM状态机采用轮询方式进行读/写操作，

读/写SDRAM状态机在模块复位信号RESET无效时启动，在初始化使能信号INIT_EN为1时，由初始的空闲状态进入SDRAM控制器初始化状态，当初始化完成指示信号INIT_OVER为1时，表示初始化完成，由INIT_SDRAM状态进入写SDRAM状态1；

从第一级缓存FIFO_1读取HDLC帧写入SDRAM，当WRITE_OVER1信号为1时表示写操作完成，进入写SDRAM状态2；

从第一级缓存FIFO_2读取HDLC帧写入SDRAM，当WRITE_OVER2信号为1时表示写操作完成，进入写SDRAM状态3；

依次类推，直到

从第一级缓存FIFO_n读取HDLC帧写入SDRAM，当WRITE_OVER_N信号为1时表示写操作完成，然后开始读SDRAM的操作，读/写SDRAM状态机的状态也从写SDRAM状态n进入读SDRAM状态1；

SDRAM缓存接口控制器模块从第1路DCC开销的SDRAM存储空间中读取HDLC帧写入第三级缓存FIFO1，当READ_OVER1信号为1时表示读操作完成，然后进入读SDRAM状态2；

SDRAM缓存接口控制器模块从第2路DCC开销的SDRAM存储空间中读取HDLC帧写入第三级缓存FIFO2，当READ_OVER2信号为1时表示读操作完成；

依次类推，直到

SDRAM缓存接口控制器模块从第n路DCC开销的SDRAM存储空间中读取HDLC帧写入第三级缓存FIFOn，当READ_OVER_N信号为1时表示读操作完成，就完成了一轮读/写SDRAM的操作，再次进入写SDRAM状态1，SDRAM缓存接口控制器模块中的读/写SDRAM状态机将按上述顺序进行下一轮读/写操作；

(3)HDLC发送处理模块根据第三级缓存FIFO_i的空或满等状态从FIFO_i中读出HDLC帧，并按HDLC协议将读出的并行数据转换成串行的数据送往DCC开销插入模块。