CN102662184B - 基于gps信号源的时间统一信号发生装置 - Google Patents

Abstract

基于GPS信号源的时间统一信号发生装置，属于光电测控技术领域，为克服传统时统装置结构分散带来的可靠性风险和外购GPS接收机而造成在技术及维护对外依赖性的不足，本发明装置由GPS天线、电源模块和一体化信号处理电路板组成，所述一体化信号处理电路板包括GPS授时芯片、天线监控电路、MCU、FPGA、时钟调压电路、通讯连接器、输出接口连接器、射频信号输入连接器、频率标准、调频电路、外围电路、串行通讯电路、配置电路、隔离差分驱动芯片和时钟扇出电路，一体化集成信号处理板将GPS接收装置的功能和同步信号发生装置的功能集成在一起，减少了系统内部信号之间的物理连接，避免了电磁干扰和连接风险，提高了系统的可靠性。

Description

基于GPS信号源的时间统一信号发生装置

技术领域

本发明涉及基于GPS信号源的时间统一信号发生装置（简称：时统装置），属于光电测控技术领域。

背景技术

时统装置广泛应用于各种类型光电测控设备上，其功能是为光电测控设备提供标准时间信号和频率信号，其作用是用来实现光电测控设备上各测控组件之间在时间和频率上的统一，从而保证光测设备上各测控组件的测控步调同步及测量结果实时精确无误，是光电测控设备的重要装置。

如图1所示，公知时统装置包括GPS天线1、GPS接收机2、信号处理电路板3、电源模块4、GPS接收机2包括RF射频信号输入端口5、时间码信息发送端口6和GPS秒基准信号发送端口7，信号处理电路板3包括时间码信息接收端口8、GPS秒基准信号接收端口9、通讯接口10和同步脉冲信号输出连接器11；RF射频信号输入端口5与GPS1相连，时间码信息发送端口6与时间码信息接收端口8相连，GPS秒基准信号发送端口7与GPS秒基准信号接收端口9相连，通讯接口10和同步脉冲信号输出连接器11与外部设备相连。

公知的时统装置由两部分组成：一部分是GPS接收装置，由GPS天线1、GPS接收机2和电源模块4组成，其功能是获得GPS秒基准信号和时间码信息；另一部分是信号发生装置，包括信号处理电路板3、通讯接口10、同步脉冲信号输出连接器11及其它附件等，其功能是接收外部的GPS秒基准信号、时间码信息和控制命令等输入信号并根据输入的信号和命令生成同步脉冲信号。工作时，GPS射频信号经GPS天线1接收放大后送至GPS接收机2，GPS接收机2对射频信号进行捕获/比较等计算后获得GPS秒基准信号和时间码信息，GPS接收装置将GPS秒基准信号和时间码信息通过发送端口向外发送，经电连接导线传输后经过接口连接器由信号发生装置接收；信号发生装置根据接收到的GPS秒基准信号和时间码信息、自身的频率标准信号以及从接收到的控制命令生成各路所需的同步脉冲信号，同步脉冲信号经差分驱动后再经由发送端口提供给光电经纬仪各测控组件。

公知的时统装置中，GPS接收机采用外购的形式购买国外厂家的成品装置，一般为美国GARMIN公司的GPS OEM接收机。由于公知的时统装置由两部分组成，因此并不是一个独立的整体，从可靠性上看，GPS接收装置产生的信号需要通过连接器和电导线送往信号发生装置，带来了信号在传输过程中受空间电磁干扰的风险和由于采用物理连接带来的信号断线风险；从技术及使用维护角度上看，外购GPS接收机使得时统装置作为一个整体存在对外依赖性。

发明内容

为了克服传统时统装置由于结构分散而带来的可靠性风险和需要外购GPS接收机而造成在技术及维护上的对外依赖性的不足，本发明提供了一种基于GPS信号源的时间统一信号发生装置。

本发明提供基于GPS信号源的时间统一信号发生装置，该装置由GPS天线、电源模块和一体化信号处理电路板组成，所述一体化信号处理电路板包括GPS授时芯片、天线监控电路、MCU、FPGA、时钟调压电路、通讯连接器、输出接口连接器、射频信号输入连接器、频率标准、调频电路、外围电路、串行通讯电路、配置电路、隔离差分驱动芯片和时钟扇出电路；电源模块给一体化信号处理电路板供电，并通过一体化信号处理电路板的RF_IN口间接为GPS天线供电；GPS天线接收GPS射频信号后，经射频信号输入连接器将GPS射频信号送入GPS授时芯片的RF_IN口；天线监控电路与GPS授时芯片的ADDET_N和V_ANT口相连，用于监控GPS授时芯片的电路状态，在发生开路或短路时能自动断开GPS天线与GPS授时芯片之间的电连接，从而保护GPS天线内部电路在线路板发生故障时不受破坏；GPS授时芯片自动跟踪捕获GPS射频信号并解算出GPS秒基准信号和时间码信息，时间码信息从GPS授时芯片的Txd脚送出后由MCU的RxD1脚接收，GPS秒基准信号从GPS授时芯片的TimePulse脚送出后经时钟扇出电路扇出两路相同的GPS秒基准信号，其中一路GPS秒基准信号送入MCU的I/O脚用于标记时间码信息，另一路GPS秒基准信号送入FPGA作为同步输出信号的同步信号源；频率标准输出基准频率信号经时钟调压电路调整后由FPGA的clk脚接收作为FPGA系统时钟，FPGA对时钟信号进行计数并将计数结果通过I/O3端口送入MCU，MCU在内部对计数结果进行D/A转换后经调频电路调整后回送给频率标准用于频率校准；外部的控制命令通过通讯连接器接收后经串行通讯电路由MCU的RxD2脚接收，MCU通过I/O口将接收到的命令和时间码信息发送到FPGA的I/O2端口，用以控制输出信号的频率和脉宽，MCU从TxD2脚送出时间码信息和状态信息并经通讯连接器向外发送，外围电路与MCU连接，FPGA根据端口I/O1、端口I/O2、端口I/O3和clk脚的信号通过内部逻辑电路生成N路同步脉冲信号从端口I/O4输出，从端口I/O4输出的信号经隔离差分驱动芯片后从输出接口连接器送出，配置电路用于存储FPGA内部配置数据，FPGA的内部逻辑数据通过编程器写入配置电路。

本发明的有益效果是，一体化集成信号处理板将GPS接收装置的功能和同步信号发生装置的功能集成在一起，减少了系统内部信号之间的物理连接，避免了由此带来的电磁干扰和连接风险，极大地提高了系统的可靠性，大大减小了整个装置的体积；取消了外购GPS OEM接收机，使整个装置作为一个整体技术自主独立，在技术和维护上摆脱了对外依赖性，也降低了成本并节省了空间。此外，由于输出驱动采用新型带有输入/输出隔离功能的电子芯片，进一步提高了系统抗干扰能力和可靠性。由于选用的芯片都是集成度高、功能强大、表贴封装的新型芯片，因此本发明还具有电路元件少、接线简单、电路面积小和装置体积小的优点。

附图说明

图1是公知时统终端的结构示意图；

图2是本发明基于GPS信号源的时间统一信号发生装置的结构示意图；

图3是本发明结构中一体化信号处理电路板的结构示意图。

具体实施方式

下面结合附图对本发明作进一步说明：

如图2所示，本发明基于GPS信号源的时间统一信号发生装置，该装置由GPS天线1、电源模块4和一体化信号处理电路板12组成。

如图3所示，一体化信号处理电路板12包括以下元器件，高精度GPS授时芯片13其型号是LEA系列(LEA-4T或LEA-5T)，天线监控电路14，可根据实际情况由RLC等电子元件组成，混合信号处理单片机(MCU)15选择MSP430系列芯片,数字逻辑电路(FPGA)16选择EP3C25芯片,时钟（clk）的调压电路17由MAX9013芯片及其辅助元件组成，通讯连接器18，同步脉冲信号的输出接口连接器19，射频信号输入连接器20，频率标准21选择高精度温补晶体振荡器（OCXO），调频电路22由AD8551芯片及其辅助元件组成，MCU的外围电路23，串行通信电路(COM)24由MAX3221芯片及其辅助元件组成，配置电路25由EPCS16芯片及其辅助元件组成，隔离差分驱动芯片26由输入输出全隔离差分收发驱动器LTM2881及其辅助元件组成，扇出电路27由时钟扇出缓冲器NB3N551芯片及其辅助元件组成。

GPS天线1发出的GPS射频信号由射频信号输入连接器20送入高精度GPS授时芯片13，GPS授时芯片13自动跟踪捕获GPS射频信号并解算出GPS秒基准信号1pps和时间码信息，时间码信息从GPS授时芯片13的Txd脚送出后由混合信号处理单片机(MCU)15的Rxd1脚接收，GPS秒基准信号1pps从GPS芯片1的TimePulse脚送出后经时钟扇出电路27扇出两路相同的GPS秒基准信号1pps1和1pps2，其中1pps1送混合信号处理单片机(MCU)15的I/O脚用于标记时间码信息，另一路1pps2送数字逻辑电路(FPGA)16作为同步输出信号的同步信号源；频率标准9输出基准频率信号经电压调整电路5调整后由数字逻辑电路(FPGA)16的时钟clk脚接收作为其系统时钟，数字逻辑电路(FPGA)16对时钟clk进行计数并将计数结果通过I/O3端口送入混合信号处理单片机(MCU)15，混合信号处理单片机(MCU)15在内部对计数结果进行D/A转换后经调频电路22调整后回送给频标21用于频率校准；来自时统装置外部的控制命令通过通讯连接器6接收后经串行通讯电路24由混合信号处理单片机(MCU)15的Rxd2脚接收，混合信号处理单片机(MCU)15通过I/O口将接收到的命令和时间码信息发送给数字逻辑电路4用以控制输出信号的频率和脉宽等，混合信号处理单片机(MCU)15从Txd2脚送出时间码信息和状态信息并经通讯连接器18向外发送。外围电路23由电压监控和复位电路组成，对混合信号处理单片机(MCU)15的电压进行监控和复位的作用。天线监控电路14与GPS授时芯片13的ADDET/_N和V_ANT口相连，用于监控GPS授时芯片13的电路状态，在发生开路或短路时能自动断开GPS天线1与GPS授时芯片13之间的电连接，从而保护GPS天线1内部电路在线路板发生故障时不受破坏。

数字逻辑电路(FPGA)16根据端口I/O1、端口I/O2、端口I/O3和clk脚的信号通过内部逻辑电路生成N路同步脉冲信号pulse1～N从端口I/O4输出后经隔离差分驱动芯片26后从同步脉冲信号的输出接口连接器19送出。配置电路25由配置芯片EPCS16及RC等辅助元件组成，用于存储数字逻辑电路内部配置数据，在系统上电工作后配置数字逻辑电路(FPGA)16的内部逻辑。数字逻辑电路(FPGA)16的内部逻辑数据通过编程器下载写入配置电路25。

Claims (2)

1.基于GPS信号源的时间统一信号发生装置，该装置由GPS天线（1）、电源模块（4）和一体化信号处理电路板（12）组成，其特征在于，所述一体化信号处理电路板（12）包括GPS授时芯片（13）、天线监控电路（14）、MCU（15）、FPGA（16）、时钟调压电路（17）、通讯连接器（18）、输出接口连接器（19）、射频信号输入连接器（20）、频率标准（21）、调频电路（22）、MCU的外围电路（23）、串行通讯电路（24）、配置电路（25）、隔离差分驱动芯片（26）和时钟扇出电路（27）；电源模块（4）给一体化信号处理电路板（12）供电，并通过一体化信号处理电路板（12）的RF_IN口间接为GPS天线（1）供电；GPS天线（1）接收GPS射频信号后，经射频信号输入连接器（20）将GPS射频信号送入GPS授时芯片（13）的RF_IN口；天线监控电路（14）与GPS授时芯片（13）的ADDET_N和V_ANT口相连，用于监控GPS授时芯片（13）的电路状态，在发生开路或短路时能自动断开GPS天线（1）与GPS授时芯片（13）之间的电连接；GPS授时芯片（13）自动跟踪捕获GPS射频信号并解算出GPS秒基准信号和时间码信息，时间码信息从GPS授时芯片（13）的Txd脚送出后由MCU（15）的RxD1脚接收，GPS秒基准信号从GPS授时芯片（13）的TimePulse脚送出后经时钟扇出电路（27）扇出两路相同的GPS秒基准信号，其中一路GPS秒基准信号送入MCU（15）的I/O脚用于标记时间码信息，另一路GPS秒基准信号送入FPGA（16）作为同步输出信号的同步信号源；频率标准（21）输出基准频率信号经时钟调压电路（17）调整后由FPGA（16）的clk脚接收作为FPGA（16）系统时钟，FPGA（16）对时钟信号进行计数并将计数结果通过I/O3端口送入MCU（15），MCU（15）在内部对计数结果进行D/A转换后经调频电路（22）调整后回送给频率标准（21）用于频率校准；外部的控制命令通过通讯连接器（18）接收后经串行通讯电路（24）由MCU（15）的RxD2脚接收，MCU（15）通过I/O口将接收到的命令和时间码信息发送到FPGA（16）的I/O2端口，用以控制输出信号的频率和脉宽，MCU（15）从TxD2脚送出时间码信息和状态信息并经通讯连接器(18)向外发送，外围电路(23)与MCU（15）连接，FPGA（16）根据端口I/O1、端口I/O2、端口I/O3和clk脚的信号通过内部逻辑电路生成N路同步脉冲信号从端口I/O4输出，从端口I/O4输出的信号经隔离差分驱动芯片（26）后从输出接口连接器（19）送出，配置电路（25）用于存储FPGA（16）内部配置数据，FPGA（16）的内部逻辑数据通过编程器写入配置电路（25）；

GPS授时芯片（13）信号选用LEA系列的LEA-4T/LEA-5T芯片，MCU（15）选用MSP430F26xx系列芯片，FPGA（16）选用EP3C25系列芯片，时钟扇出电路（27）选用NB3N551芯片，隔离差分驱动芯片（26）选用LTM2881芯片。

2.根据权利要求1所述的基于GPS信号源的时间统一信号发生装置，其特征在于，所述外围电路（23）由电压监控、复位电路组成，对MCU（15）进行电压监控和复位。

Images