CN102656472A - 具有本地自由运行时钟的直接数字接收器 - Google Patents

Abstract

本发明涉及用于尤其是磁共振成像系统（1）的RF线圈（11、12、13、200）的直接数字接收器，用于提供在系统时钟（222）的时基中的数字操作频率下的数字样本输出信号，所述接收器包括：模拟到数字转换器（214），其用于将从RF线圈（11、12、13、200）接收的模拟信号转换成数字样本输入信号，所述模拟到数字转换器（214）由本地时钟驱动；本地时钟振荡器（400），其适于将本地时钟时基中的本地时钟提供给模拟到数字转换器（214），所述本地时钟时基独立于系统时钟时基；相位检测器（402），其适于确定系统时钟（222）与本地时钟之间的相位差（512）；重采样单元（224），其适于利用所述相位差（512）根据数字样本输出信号对所述数字样本输入信号进行重采样。

Description

具有本地自由运行时钟的直接数字接收器

技术领域

本发明涉及一种直接数字接收器、一种包括RF线圈和直接数字接收器的磁共振成像设备、一种提供RF线圈的RF信号的方法以及一种计算机程序产品。

目前，利用磁场与核自旋之间的交互作用以形成二维或三维图像的MR成像方法被广泛使用，尤其是在医学诊断领域，因为对于软组织的成像而言，它们在许多方面优于其他成像方法、不需要致电离辐射并且通常是非侵入式的。

根据一般的MR方法，将待检查患者的身体布置在强的均匀磁场中，磁场的方向同时定义了测量所基于的坐标系的轴（通常为z轴）。所述磁场针对依赖于该磁场强度的个体核自旋产生不同的能级，所述核自旋能够通过施加具有限定频率（所谓的拉莫频率或MR频率）的电磁交变场（RF场）来激励（自旋共振）。从宏观的角度看，个体核自旋的分布产生了总体磁化，通过在磁场垂直于z轴（也被称为纵轴）延伸的同时施加适当频率的电磁脉冲（RF脉冲），能够使所述磁化偏离平衡态，使得磁化执行绕z轴的进动运动。进动运动描绘了锥形表面，其孔角被称为翻转角。翻转角的大小取决于所施加的电磁脉冲的强度和持续时间。在所谓的90°脉冲的情况下，自旋从z轴偏离到横向平面（翻转角90°）。

在终止RF脉冲之后，磁化驰豫返回最初的平衡状态，其中，以第一时间常数T1（自旋晶格或纵向驰豫时间）再次构建在z方向上的磁化，并以第二时间常数T2（自旋-自旋横向驰豫时间）构建在垂直于z方向的方向上磁化驰豫。能够借助接收RF线圈来检测磁化的变化，所述接收RF线圈以某种方式被布置并定向在MR装置的检查体积之内，从而在垂直于z轴的方向上测量磁化的变化。在施加例如90°脉冲之后，横向磁化的衰减伴随着核自旋（由局部磁场不均一性感生的）从具有相同相位的有序状态到所有相位角均匀分布（退相）的状态的转变。能够借助重聚焦脉冲（例如180°脉冲）来补偿退相。这在接收线圈中产生了回波信号（自旋回波）。

为了在身体中实现空间分辨率，使沿三个主轴延伸的线性磁场梯度叠加到均匀磁场上，得到自旋共振频率的线性空间依赖关系。在接收线圈中所拾取的信号则包含可能与身体中的不同位置相关联的不同频率分量。经由接收线圈获得的信号数据对应于空间频率域并且被称作k空间数据。所述k空间数据通常包括利用不同相位编码采集的多条线。通过收集若干样本使每条线数字化。借助傅里叶变换将k空间数据集转换成MR图像。

为了处理在接收线圈中所拾取的信号以供之后经由MR图像进行可视化，所述信号通常需要被放大、滤波和数字化。通常，包括模拟到数字转换器（ADC）的直接数字接收器（DDR）用于将模拟MR（磁共振）信号转换成数字基带信号，所述模拟到数字转换器（ADC）对MR信号直接采样，而无需使用中间频率和后续数字下变频转换器。由RF线圈组件之内的数字RF（射频）信号传输代替所有模拟RF信号传输减小了MR信号接收所要求的模拟RF部件的物理扩展部。这使得能够简化RF线圈设计并提供了使线圈组件部件标准化的机会。

背景技术

WO 2008/075268Al公开了一种用于尤其是磁共振成像系统的RF线圈的直接数字接收器。为了达到该目的，可以独立于后续数字下变频转换器工作所处的数字操作频率来选择数字接收器的模拟到数字转换器的采样频率，引入了重采样单元，其耦合在所述模拟到数字转换器与所述数字下变频转换器之间。

然而，重采样DDR仍然要求ADC采样频率保持在与系统时钟锁定的频率中，所述系统时钟用于控制系统的时间临界数字功能。

ADC时钟的频率锁定有两个缺点：第一，它要求将系统时钟分配到ADC。这一限制是将ADC和相关联的时钟限定到存在系统时钟的位置。第二，从恢复的系统时钟导出ADC采样频率固有地将系统时钟上存在的噪声引入到的ADC时钟中。系统时钟的保真度难以维持，因为其通常横贯各种不同的数字电子组件。

发明内容

从上文中应当容易地认识到，需要一种经改进的直接数字接收器。因此，本发明的目的是提供一种具有减小的部件复杂度的直接数字接收器。

根据本发明，公开了一种用于尤其是磁共振成像系统的RF线圈的直接数字接收器，以提供在系统时钟的时基中的数字操作频率下的数字样本输出信号。所述接收器包括用于将从RF线圈接收的模拟信号转换成数字样本输入信号的模拟到数字转换器，其中，所述模拟到数字转换器由本地时钟驱动。所述接收器还包括适于将本地时钟时基中的本地时钟提供给模拟到数字转换器的本地时钟振荡器，其中，本地时钟时基独立于系统时钟时基。所述接收器还包括适于确定系统时钟与本地时钟之间的相位差的相位检测器，以及适于利用所述相位差将数字样本输入信号重采样为数字样本输出信号的重采样单元。

这具有系统时钟不必再被分配到ADC的优点。这增加了关于ADC和相关联的时钟位置的设计自由度，因为不再要求系统时钟来驱动ADC。

优选地，所述本地时钟振荡器是一种晶体振荡器，其具有额外的优点，振荡器上不再要求电压控制，而在现有技术的接收器中，要求电压控制的晶体振荡器（VCXO）以根据系统时钟与ADC时钟间之间的相位差调整ADC时钟频率。

通过使用自由运行的ADC时钟，即独立于系统时钟时基的本地（ADC）时钟时基，能够克服关于ADC相对于要求与系统时钟同步的各部件的位置的限制。这使得能够更改实施拓扑结构，其中，能够对模拟部件进一步定位并减小尺寸。具体而言，这使得通常包括线圈元件板（CEB）和数字接收器模块（RXE）的RF接收线圈组件能够利用单类型的模拟子组件和借助光学手段的全数字信号传输来实施，完全消除RF发射场与RF信号传输线缆的交互作用。

根据本发明的实施例，线圈元件板（CEB）上包括模拟到数字转换器、本地时钟振荡器以及还有RF线圈的电子模拟接收部件。电子模拟接收部件例如是前置放大器、以及调谐和匹配电路和用于在发射期间对线圈元件去谐的电路。此外，数字接收器模块（RXE）上包括相位检测器和重采样单元，其中，线圈元件板和数字接收器模块是要特别分离的。此外，线圈元件板与数字接收器模块之间的通信连接是纯数字通信连接。通过这种接收器设计，接收器对RF发射场交互的敏感度被极大降低，因为通过模拟部件到CEB的信号路径是有限的。此外，如上文已经提到的，能够对模拟部件定位并进一步减小尺寸。

根据本发明的另一实施例，所述接收器还包括与模拟到数字转换器耦合以将数字采样输入信号编码为数字传输信号的编码器、与重采样单元耦合以根据数字传输信号对数字样本输入信号进行解码的解码器、以及耦合在所述编码器与所述解码器之间的时钟恢复模块。所述时钟恢复模块适于从数字传输信号恢复本地时钟，其中，用于确定相位差的相位检测器所使用的本地时钟是由时钟恢复模块恢复的本地时钟。

这具有不要求本地时钟从本地时钟振荡器被分离地传输到相位检测器的优点。这还减小了电子部件的复杂度。

根据本发明的另一实施例，所述编码器适于提供时钟和数字采样输入信号的数据恢复兼容编码。例如，可以采用8B/10B编码或64B/66B编码。

这具有可以通过能够实现基于标准数字通信部件的实施的单向串行连接来传输ADC数据的优点。这例如可能被实施为直流低压差分信号（LVDS）路径，或者被实施为光学路径，其中光学发射器在ADC端，光学接收器在重采样器端。光学路径的使用还便于RF线圈设计，因为其在根本上消除了与RF发射场的RF交互作用。

根据本发明的另一实施例，相位检测器包括第一计数器、第二计数器和相位计算电路，第一计数器对本地时钟脉冲计数，而第二计数器对系统时钟脉冲计数，其中，相位计算电路适于根据第一计数器与第二计数器的计数差来计算系统时钟与本地时钟之间的相位差。这允许通过纯数字装置实施相位检测器，避免与模拟解决方案相关联的固有保真度问题，以及通过标准数字技术实现微型化和集成。

在另一方面中，本发明涉及一种磁共振成像设备，其包括RF线圈和根据本发明的直接数字接收器。

在另一方面中，本发明涉及一种提供尤其是磁共振成像系统的RF线圈的RF信号作为在系统时钟的时基中的数字操作频率下的数字样本输出信号，其中，所述方法包括由模拟到数字转换器将从RF线圈接收的模拟RF信号转换成数字样本输入信号，其中，模拟到数字转换器是由本地时钟驱动的，其中，本地时钟振荡器正将本地时钟时基中的本地时钟提供给模拟到数字转换器，本地时钟时基独立于系统时钟时基。所述方法还包括确定系统时钟与本地时钟之间的相位差并利用所述相位差将数字样本输入信号重采样为数字样本输出信号。

必须提到的是，本发明的方法能够有利地在目前临床使用中的大多数MR装置中执行。对此，仅需要利用控制MR装置以使其执行上文所解释的本发明的方法步骤的计算机程序。所述计算机程序可以在数据载体上提供或者在数据网络上提供，从而被下载以安装到MR装置的控制单元中。因此，本发明还涉及包括计算机可执行指令以执行上述方法的计算机程序产品。

还必须提到的是，优选地，直接数字接收器的数字侧上的所有部件可以利用软件来实施。

附图说明

所公开的附图公开了本发明的优选实施例。然而，应当理解，附图仅设计用于图示说明的目的，而非作为对本发明的限制。在附图中：

图1示出了现有技术的MR装置；

图2示出了具有功能分区的常规数字线圈组件的示意图；

图3示出了通过电压控制的晶体振荡器控制的ADC；

图4图示了由自由运行的ADC时钟驱动的ADC；

图5图示了使用8/10位编码通过串行连接实现ADC时钟恢复；

图6图示了全数字ADC时钟相位检测器；

图7图示了ADC时钟相位格式；

图8图示了具有额外系数内插的重采样器；

图9示出了具有根据本发明的功能分区的数字线圈组件的示意图。

具体实施方式

参考图1，示出了MR装置1。所述装置包括超导或电阻主磁体线圈2，使得贯穿检查体积沿z轴创建大致均匀、时间上恒定的主磁场。

磁共振生成和操纵系统施加一系列RF脉冲和切换的磁场梯度以翻转或激励核磁自旋、感生磁共振、重聚焦磁共振、操纵磁共振、在空间上或以其他方式编码磁共振、使自旋饱和等来执行MR成像。

更具体而言，梯度脉冲放大器3将电流脉冲施加到沿检查体积的x、y和z轴的全身梯度线圈4、5和6中的所选择那些。RF频率发射器7经由发送/接收开关8将RF脉冲或脉冲群发射到全身体积RF线圈9，以将RF脉冲传送到检查体积中。典型的成像序列或导航序列包括被彼此一起获得的短持续时间的RF脉冲段的群，并且任何所施加的磁场梯度实现了对核磁共振的所选择的操纵。所述RF脉冲用于使共振饱和，激励共振，翻转磁化，重聚焦共振，或操纵共振并选择置于检查体积中的身体10的部分。也通过全身体积RF线圈9拾取所述MR信号。

为了借助并行成像生成身体10的有限区域的MR图像，在被选择用于成像的区域附近放置一组本地阵列RF线圈11、12、13。所述阵列线圈11、12、13能够用于接收由身体线圈RF发射感生的MR信号。

所得的MR信号由全身体积RF线圈9和/或由阵列RF线圈11、12、13拾取并由优选包括前置放大器（未示出）的接收器14进行解调。所述接收器14经由发送/接收开关8被连接到RF线圈9、11、12和13。

主机计算机15控制梯度脉冲放大器3或发射器7以生成诸如回波平面成像（EPI）、回波体积成像、梯度和自旋回波成像、快速自旋回波成像等的多个成像序列中的任何一个。针对所选择的序列，接收器14接收单个或紧接着每个RF激励脉冲快速相继的多个MR数据线。数据采集系统16执行对所接收的信号的模拟到数字转换并将每个MR数据线转换到适于进一步处理的数字格式。在现代MR装置中，数据采集系统16是专门采集原始图像数据的分离的计算机。

最后，数字原始图像数据被重建处理器17应用傅里叶变换或其他适当的重建算法重建成图像表示。所述MR图像可以表示贯穿患者的平面切片、平行平面切片的阵列、三维体积等。然后将图像储存在图像存储器中，其中，可以访问所述图像存储器，以将图像表示的切片、投影或其他部分转换成用于例如经由视频监视器18进行可视化的适当格式，所述视频监视器18提供所得的MR图像的人可读的显示。

代替使用分离的接收器14和执行对所接收的信号的模拟到数字转换的分离的数据采集系统16，根据本发明，使用用于RF线圈的直接数字接收器。因此，开关8和模拟到数字转换器16被集成在线圈元件板中。此外，提供数字接收器模块，其处理数字化的信号并以希望的方式对其进行重采样，使得信号能够用于由重建处理器17进行重建。

图2图示了具有功能分区的常规直接数字接收器的示意图。直接数字接收器是包括线圈元件板（CEB）202和数字接收器模块（RXE）204的数字线圈组件。与每个线圈元件200相关联的模拟电子器件包括前置放大器208、以及调谐和匹配电路206、以及在发射期间对线圈元件去谐的电路。部件206和208位于CEB 202上。

RXE 204包括放大器210、带通滤波器212、模拟到数字转换器（ADC）214、解调器218、低通滤波器220、重采样器224以及振荡器216。解调器218、低通滤波器220和振荡器216一起包括通常被称为数字下变频转换器（DDC）的部件。将系统时钟222提供给ADC 214，使得确保对系统时钟的频率锁定。

图2中所示的并且也在本发明中使用的直接数字接收器优选使用带宽受限的欠采样以避开中间频率（IF）。这消除了相关联的模拟混合器以将MR载体频率向下变换到适于模拟到数字转换的频率。中间频率或相关联的混合器的消除显著地减小了模拟元件的计数。这些功能的数字实施通过标准数字集成电路技术实现了极大地微型化和节能。

为了提供系统设计自由度并简化抗混叠滤波设计，使用重采样DDR。这种技术允许选择独立于控制和处理诸如解调和滤波的后续数字功能的频率的采样频率。

然而，在图2中，重采样DDR仍然要求ADC采样频率以保持与用于控制系统的时间临界数字功能的系统时钟222的频率锁定。因此，系统时钟222必须从外部源接收并被提供给ADC 214和解调振荡器216两者。此外，ADC 214额外地要求转换器（此处未示出）以将系统时钟转换到适当的ADC采样频率。这限制了关于ADC和相关联的时钟位置的设计自由度，因为为了驱动ADC，必须使系统时钟对ADC一直可用。

如图3中所图示的，通常经由包括模拟相位检测器302和电压控制的晶体振荡器（VCXO）300的锁相环（PLL）在现有技术的系统中实施用于高保真度ADC时钟的频率锁定，其中，相位检测器302接收输入的系统时钟222和本地时钟作为电压控制的晶体振荡器300的输出。

通常从由系统传输的控制数据流直接地恢复在这种电路中的系统时钟。ADC时钟上的频率锁定具有两个缺点，即对ADC的时钟分配和系统时钟和ADC时钟上存在的噪声的引入。

为了克服这些问题，自由运行的ADC时钟可以从图4中示出的晶体振荡器400直接导出。这种方案的额外优点在于振荡器上不再要求电压控制；更简单的晶体振荡器是足够的。

必须注意的是，术语“自由运行的ADC时钟”应当被理解为具有独立于系统时钟时基的本地时钟时基的本地时钟。自由运行的ADC时钟的使用要求扩展重采样DDR的重采样器224以解决自由运行的ADC时钟的频率偏移。这在图4中实现了。ADC 214的晶体振荡器400的本地时钟与系统时钟一起被输入到相位检测器402，其中，相位检测器402适于确定系统时钟与本地时钟之间的相位差。这一相位差然后由重采样单元224用于利用所述相位差将从ADC 214接收的数字样本信号重采样为希望的数字样本输出信号。

ADC时钟现在不再被系统时钟的噪声污染。为了去除对ADC的位置的限定，方便对ADC的输出进行编码以通过串行数字连接实现传输。普通编码方案是由各种串行数字通信协议使用的所谓的8到10位编码（8B/10B编码）。这种编码方案能够实现时钟恢复并由此允许ADC时钟从ADC数据路径本身来恢复。这得到了图5中图示的电路。

在图5中所示的电路中，本地时钟振荡器400提供本地时钟到ADC214。输入到ADC 214的模拟信号通过ADC数字化并由编码器502利用例如8B/10B编码进行编码。串行器504和解串行器506能够实现通过串行链接的传输。从在串行器与解串行器之间传输的数据流，时钟恢复模块500能够使本地ADC时钟恢复。这一本地ADC时钟510然后连同系统时钟222一起被输入到相位检测器402中。所检测的相位差最终由重采样器224使用，以在利用解码器508解串行和解码之后对所述数据流进行重采样。在本文中，解码器508是10/8位解码器。

优选地，针对在串行器与解串行器之间的ADC数据的传输，优选光学路径，其中光学发射器在ADC端，而光学接收器在重采样器端。

检测ADC时钟相位包括确定在系统时钟单元表达的ADC时钟频率。例如，这种检测器402的实施可以包括两个计数器602和606，如图6中详细图示的。

在图6中，计数器602对所恢复的ADC时钟脉冲510进行计数并且计数器606对系统时钟脉冲222进行计数。另外可以针对相位检测器指定计数周期600。由计数周期600标准化的两个计数器602与606的差异定义了ADC时钟与系统时钟之间的频率和相位偏移。在本文中，例如通过适于计算系统时钟与本地时钟之间的相位差的26位相位计数器604来执行计数。

通过一段延长时间的计数，可以使相位偏移的准确度增加到任意程度。然而，优选地应当使计数周期与ADC时钟振荡器的典型稳定性相匹配。

例如，当以50MHz操作时，大约1秒的检测周期要求26位计数器并且得到小于1Hz的频率误差。

特别方便地，所检测的ADC相位精确定义了由重采样器要求的相位步骤。相位计数能够直接用作到重采样器的输入。

尽管图2中所图示的现有技术的重采样器仅允许1MHz的倍数的频率，本文要求的重采样器必须能够以更高精度对频率进行重采样。所要求的精度必须显著超过所采集的信号带宽。

施加在现有技术的重采样设计中对1MHz的倍数的限定，以限制内插器系数的数量和内插器系数表的对应大小。可以通过利用增加的相位精度维持这一表大小限制，以执行针对有限数量的频率所定义的系数的内插。例如，通过检测50×2²⁰50MHz时钟周期，所得的相位计数器将保持以20位的1MHz精度的相位以及在定义部分相位的较低阶20位下的更高的精度。内插可能限于12位内插以与重采样器系数位的数量相匹配。那么重采样器仅要求相位部分的较高阶的12位。

图7图示了相位计数器字格式。在本文中，相位计数器必须被理解为相对于系统时钟频率的ADC时钟频率的相位。在图7中，位25-20（参考标记700）定义了以MHz的重采样相位。位19-8定义了用于重采样系数（参考标记702）的内插的12位部分相位。位7-0或未使用的位（参考标记704）。

重采样器现在要求额外的阶段以对存储在系数表中的系数进行内插。这在图8中被图示。图8中图示的重采样器224包括样本转换单元802、相位计数器800、内插器804和系数表单元808。相位值例如通过相位检测器在每个检测周期结束时被周期性地提供给重采样器。指数6位（位20-20）被输入到12位系数表，而部分12位（位19-8）被输入到系数内插器。

在操作中，重采样器首先将在ADC采样频率下采集的输入数字样本信号的样本（例如从ADC）传输到在数字操作频率下（即在系统时钟的频率下）运行的电子器件。随后，内插所传输的样本以生成在数字操作频率下的第二数字样本信号的样本。相对于系统时钟的数字操作频率的第一数字输入样本信号的采样频率的相关相位来确定何时传输样本。

重采样器中的26位相位计数器和1秒频率的检测周期的使用确保1Hz频率准确度。这足以确保重采样准确度度满足多数MR成像和波谱分析应用施加的要求。然而，当简单地由解释更长的时间期时，能够获得更高的准确度。

必须注意的是，尽管在上文的设计中，ADC频率的精度为1Hz，但执行内插所具有的精度仅为250Hz。这通常不是问题，因为采集信号时的信号带宽与所采集的精度成比例。较低信号带宽要求较高减少因子，并且因此由于带宽限制滤波器执行的平均运算，精度提高。这一增加与减少因子的平方根成比例。换言之，每个个体样本点的频率精度同样是有限的，具有对应于计数周期的频率准确度的最大值的减少因子的平方根使针对所采集的信号带宽的信号滤波器的频率精度增加。

例如，在1MHz的信号带宽下，减少因子为50并且所得的频率精度为~250Hz/√50=~36Hz。5KHz的信号带宽要求10.000的减少因子并得到~250Hz/√10.000=~2.5Hz的频率精度。

如果重采样器的频率精度保持1MHz，如在不具有系数内插器的当前重采样器设计中，那么在1MHz信号带宽下的频率精度将仅约为140KHz，而在5KHz的信号带宽下的频率精度仅约为10KHz。

在实践中，商用晶体振荡器提供在50MHz下≤50ppm或≤2.500Hz的频率准确度。上述设计的频率精度因此远低于预期的准确度并且足以补偿晶体振荡器频率中的生产扩散。如果要求增加精度，那么在重采样器系数和内插阶段两者中都要求额外的位。

图9示出了根据本发明的直接数字接收器的示意图。所述接收器也包括两个部件，即CEB 202和RXE 204。在图9的接收器设计中，抗混叠滤波器212和ADC 214被移动到CEB 202并且CEB与RXE之间的和RF信号传输是全数字的并且可能是光学的。外部可用的系统时钟222仅被提供给RXE 204中的相位检测器402和解调振荡器216，而驱动ADC 214的本地时钟振荡器400以单机方式工作，即自动的。因此，时钟信息被从ADC214以串行和编码的方式数字地传输到重采样器224。图9中未示出的时钟恢复模块能够根据所传输的信号执行时钟恢复，使得相位检测器402能够确定ADC相对于系统时钟222的采样位置的相关相位。

图9中图示的线圈组件内的DDR的使用能够实现用于通过常规数字网络传输的信号带宽的显著减少。如果足够的网络带宽是可用的，那么备选实施方式可以将ADC数据直接发送到用于以软件方式进行处理的计算机。仍然要求或者以例如通过使所采集的信号和其他信号相关联的纯软件的方式，或者通过在每个通信通道上添加具体的相位检测器来进行相位检测。

图9中的拓扑结构具有各种特征：一个特征在于所有模拟RF部件被限定到CEB。此外，所有信号传输是全数字的。这能够实现具有对RF发射场交互完全抗干扰的可靠的光学信号传输。此外，RXE是全数字的，消除了与混合信号设计相关联的工程挑战。无需RXE中的高保真度时钟，并且基于简单电压控制的振荡器用于与系统进行数字链接的时钟恢复足以维持与其他系统部件的同步。必须注意的是，代替电压控制的振荡器，可以采用可靠并且稳定的任何种类的时钟。

此外，图9图示的拓扑结构的特征是ADC时钟从本地时钟振荡器（参考数字400）被直接导出。ADC时钟是自由运行的由此保留了晶体振荡器的极好的短时保真度。尽管使用自由运行的振荡器，例如，代替锁相环（PLL）中的电压控制的振荡器而使用晶体振荡器，ADC时钟没有被电压控制信号的噪音污染。此外，可以使所有依赖频率的部件与单个部件（CEB）隔离。RXE不再是依赖频率的。尽管如此，仍然有必要配置ADC时钟频率，RXE具有非依赖频率的部件因此减少了部件类型计数。

图9的拓扑结构的另一特征在于CEB的部件计数也增加了，有用于通过混合集成电路技术获得微型化可能性的空间。在生产期间所要求的CEB的数量可以显著佐证ASIC（专用集成电路）的发展。ASIC是被自定义用于特定用途的集成电路，而不是用于一般目的的用途。因此，不再可能操纵ASIC的功能。然而，生产成本较低。

最后，图9的拓扑结构的一个特征在于提供了额外的RF线圈设计自由度以实现备选的部件拓扑结构。这可以例如用于实现更均匀的能量分布。

Claims (9)

1.一种用于尤其是磁共振成像系统（1）的RF线圈（11、12、13、200）的直接数字接收器，用于提供在系统时钟（222）时基中的数字操作频率下的数字样本输出信号，所述接收器包括：

-模拟到数字转换器（214），其用于将从所述RF线圈（11、12、13、200）接收的模拟信号转换成数字样本输入信号，所述模拟到数字转换器（214）由本地时钟驱动，

-本地时钟振荡器（400），其适于将本地时钟时基中的所述本地时钟提供给所述模拟到数字转换器（214），所述本地时钟时基独立于所述系统时钟时基，

-相位检测器（402），其适于确定所述系统时钟（222）与所述本地时钟之间的相位差（512），

-重采样单元（224），其适于利用所述相位差（512）将所述数字样本输入信号重采样为所述数字样本输出信号。

2.根据权利要求1所述的接收器，其中，

-在线圈元件板（202）上包括所述模拟到数字转换器（214）、所述本地时钟振荡器（400）和所述RF线圈（200）的电子模拟接收部件（206），

-在数字接收器模块（204）上包括所述相位检测器（402）和所述重采样单元（224），

-所述线圈元件板（202）和所述数字接收器模块（206）是空间上分离的，

其中，所述线圈元件板与所述数字接收器模块之间的通信连接是纯数字通信连接。

3.根据权利要求1所述的接收器，还包括：

-编码器（502），其与所述模拟到数字转换器（214）耦合，用于将所述数字样本输入信号编码为数字传输信号，

-解码器（508），其与所述重采样单元（224）耦合，用于根据所述数字传输信号对所述数字样本输入信号进行解码，

-时钟恢复模块（500），其耦合在所述编码器与所述解码器之间，所述时钟恢复模块适于从所述数字传输信号恢复所述本地时钟，其中，用于确定所述相位差的所述相位检测器（402）所使用的本地时钟是由所述时钟恢复模块恢复的所述本地时钟。

4.根据权利要求3所述的接收器，其中，所述编码器（502）适于提供所述数字样本输入信号的时钟和数据恢复兼容编码。

5.根据权利要求3所述的接收器，还包括耦合在所述编码器与所述解码器之间的串行器（504）和解串行器（506），其中，所述串行器适于对所述数字传输信号串行化，并且所述解串行器适于使所述数字传输信号解串行化，其中，所述串行器和解串行器由所述本地时钟驱动，其中，所述时钟恢复模块（500）适于从经串行化的数字传输信号恢复所述本地时钟。

6.根据权利要求1所述的接收器，其中，所述相位检测器（402）包括第一计数器（602）、第二计数器（606）和相位计算电路（604），所述第一计数器（602）对本地时钟脉冲进行计数，并且所述第二计数器（606）对系统时钟脉冲进行计数，其中，所述相位计算电路（604）适于根据所述第一计数器与所述第二计数器的计数差来计算所述系统时钟与所述本地时钟之间的所述相位差（512）。

7.一种磁共振成像设备（1），其包括RF线圈（11、12、13、200）和根据权利要求1中所述的直接数字接收器。

8.一种提供尤其是磁共振成像系统（1）的RF线圈（11、12、13、200）的RF信号作为在系统时钟（222）时基中的数字操作频率下的数字样本输出信号的方法，所述方法包括：

-由模拟到数字转换器（214）将从所述RF线圈（11、12、13、200）接收的模拟RF信号转换成数字样本输入信号，其中，所述模拟到数字转换器（214）由本地时钟驱动，其中，本地时钟振荡器（400）将本地时钟时基中的所述本地时钟提供给所述模拟到数字转换器（214），所述本地时钟时基独立于所述系统时钟时基，

-确定所述系统时钟与所述本地时钟之间的相位差（512），

-利用所述相位差将所述数字样本输入信号重采样为所述数字样本输出信号。

9.一种包括计算机可执行指令以执行根据权利要求8所述的方法的步骤中的任何一个的计算机程序产品。

Images