CN102654847B - PXIe零槽控制器 - Google Patents

Abstract

本发明涉及PXIe零槽控制器，包括安装在台式计算机或工控机上的基于PCIe X4以上接口的PCIe板卡和安装在PXIe机箱中基于PXIe总线标准的Slot1接口定义的PXIe板卡，所述PCIe板卡和PXIe板卡之间通过电缆连接；基于PXIe总线标准和目标，本发明提供一种PXIe零槽控制器，主要用来实现台式计算机或工控机直接控制由PXIe机箱和功能板卡构成的自动化PXIe测试系统。

Description

PXIe零槽控制器

技术领域

本发明涉及PXIe自动化测试领域，尤其涉及一种PXIe零槽控制器。

背景技术

PXIe总线作为国际PXI系统联盟发布的最新的虚拟仪器接口总线，是未来虚拟仪器技术发展的趋势和方向。PXIe自动化测试系统通常按其主控单元的工作和连接方式分为外置控制器测试系统和嵌入式测试系统两种。在使用外置控制器PXIe测试系统时，须在主控计算机内插入基于PCIe总线的控制模块，在PXIe机箱的Slot1（俗称零槽）位置插入基于PXIe总线的控制模块，然后把两个控制模块通过专用电缆链接，从而实现计算机对PXIe机箱内所插入的其他功能板卡的控制。

基于此标准和目标，本发明提供一种PXIe零槽控制器。

本发明涉及一种单向数据传输带宽高达20Gbps、双向数据传输带宽高达40Gbps的PXIe零槽控制器，主要用来实现台式计算机或工控机直接控制由PXIe机箱和功能板卡构成的PXIe自动化测试系统。

PXIe零槽控制器属于虚拟仪器测试测量技术领域，是组建PXIe自动测试系统的核心基础产品。它基于计算机的PCIe X4总线接口进行设计，并使得PCIe X4总线延伸并扩展为符合PXIe总线标准的4路PCIe X4链接的Slot1(俗称零槽)接口，从而使得以PXIe机箱和相关功能板卡为核心的PXIe测试系统能够和计算机关联，使得用户能够通过计算机的强大功能实现多样化的采集测试及结果分析处理。

发明内容

基于PXIe总线标准和目标，本发明提供一种PXIe零槽控制器。

本发明的技术解决方案：

一种PXIe零槽控制器，

其特征在于：包括安装在台式计算机或工控机上的基于PCIe X4以上接口的PCIe板卡和安装在PXIe机箱中基于PXIe总线标准的Slot1接口定义的PXIe板卡，所述PCIe板卡和PXIe板卡之间通过电缆连接；

所述PCIe板卡包括第一PCIe交换开关、第一配置电路、第一信号隔直电路、第一复位处理电路、第一PCIe参考时钟同步分配及阻抗匹配电路以及PCIeX4远距离传输接口电路；

所述第一PCIe交换开关用于对PCIe X4总线进行扩展和再分配，并把计算机插槽所提供的一路PCIe X8信号转换为两路总线信号PCIe X4，同时配置PCIe交换开关内部的PCIe信号发送给预加重和接收均衡，进行高频补偿，提高PCIe信号在远距离传输中的信号质量；

第一配置电路用于为PCIe交换开关的内部寄存器进行上电配置，包括其芯片内部PCIe信号发送接收端的预加重和接收均衡的配置；

第一信号隔直电路在传输时进行直流隔离，消除一定的干扰有利于信号传输；

所述第一复位处理电路为PCIe交换开关提供上电复位信号；

所述第一PCIe参考时钟同步分配及阻抗匹配电路用于为PCIe交换开关提供PCIe 100MHz的参考时钟，同时也为PCIe X4远距离传输接口提供PCIe100MHz的参考时钟源；

所述第一PCIe X4远距离传输接口用于为PCIe X4信号组远距离传输提供一个电缆插件接口；

PXIe板卡包括第二PCIe X4远距离传输接口电路、综合复位处理电路、第二PCIe参考时钟同步分配及阻抗匹配电路、电源监测及指示电路、第二PCIe交换开关、第二配置电路、第二信号隔直电路、PCIe接口电路、PCIe接口局部时钟产生及同步分配电路、PCIe接口配置电路、FPGA控制单元、SMbus总线控制电路以及PXIe Slot1 4路X4接口电路；

所述第二PCIe X4远距离传输接口用于为PCIe X4信号组远距离传输提供一个电缆插件接口；

所述综合复位处理电路用于向该板卡中其它各个电路单元传递上位机下发的复位信号或因主电源上电掉电或因辅助电源上电造而触发的复位信号；

所述第二PCIe参考时钟同步分配及阻抗匹配电路用于把上位机发送的PCIe参考时钟进行同步分配，并在钟源端进行阻抗匹配；

所述电源监测及指示电路用于监测各路电源的输出电压状态以及提供电源工作状态正常与否的指示；

所述第二PCIe交换开关将PCIe X4远距离传输接口所传递的PCIe X4信号给扩展为5路PCIe X4信号；

所述第二配置电路为PCIe交换开关进行上电配置，并对PCIe交换开关内部的PCIe信号发送接收端的预加重和接收均衡进行上电配置；

所述第二信号隔直电路为PCIe X4信号在传输时进行直流隔离，消除一定的干扰有利于信号传输；

PCIe接口电路用于将PCIe总线信号转换为局部总线信号，有利于下级FPGA电路的控制与通讯处理，方便实现通讯协议；

PCIe接口局部时钟产生及同步分配电路用于为PCIe接口电路的局部总线端和FPGA控制单元之间的通讯提供参考时钟；

PCIe接口配置电路用于存储PCIe接口电路的配置内容，在产品上电复位后，供PCIe接口电路自动加载；

FPGA控制单元用于对上位机通过PCIe接口电路所下达的各种命令的解析，并根据不同的命令实现不同的逻辑操作，包括数据上传和数据下传操作，并与SMbus总线主控制电路进行通讯控制；

SMbus总线控制电路用于实现PXIe标准所要求的SMbus总线控制器的功能，并对PXIe总线进行管理；

PXIe Slot1 4路X4接口电路按照PXIe的标准要求提供4路PCIe X4信号组，所述PCIe X4信号组包括4路PCIe参考时钟的接口、PXIe机箱系统开机检测信号PWRBTN#以及电源输出控制信号PSON#；

第一PCIe交换开关包括PCIe交换开关芯片U1，所述PCIe交换开关芯片U1的上游PCIe X8端口连接计算机的PCIe插槽，下游的端口连接第一信号直电路；

所述第二配置电路包括第一存储芯片U2，所述第一存储芯片U2与PCIe交换开关芯片U1连接，PCIe交换开关芯片U1从第一存储芯片U2中读取PCIe交换开关芯片U1配置内容；

第一信号隔直电路包括电容C31-C38、C92-C99、C39-C54，所述电容分别连接交换开关芯片U1和PCIe X4远距离传输接口电路；

所述第一复位处理电路包括第一复位芯片U3和第一缓冲芯片U7，第一复位芯片U3连接计算机PCIe插槽中的复位信号输出端，第一缓冲芯片U7的输入管脚连接第一复位芯片U3的复位信号输出端。

上述PCIe参考时钟同步分配及阻抗匹配电路包括第一时钟分配芯片U6和匹配阻抗电路，所述阻抗电路包括电路R29-R34、R39-R44，所述第一时钟分配芯片U6的时钟输入端连接PCIe插槽的时钟信号输出端，所述第一时钟分配芯片U6的输出端分别连接PCIe交换开关芯片U1和PCIe X4远距离传输接口电路，所述匹配阻抗电路设置在第一时钟分配芯片U6的时钟输入端和PCIe插槽的时钟信号输出端之间。

上述第一PCIe X4远距离传输接口电路包括第一PCIe传输接口J1和第二PCIe传输接口J2，所述第一PCIe传输接口J1和第二PCIe传输接口J2均与第一信号隔直电路连接。

上述第二PCIe X4远距离传输接口电路包括插件J101，所述插件J101与第二信号隔直电路连接，

综合复位处理电路包括第一逻辑芯片U111、第二复位芯片U112、第二缓冲芯片U113，第三复位芯片U124以及第二逻辑芯片U125，所述第一逻辑芯片U111、第二复位芯片U112、第二缓冲芯片U113，第三复位芯片U124和第二逻辑芯片U125的输入端与PCIe X4远距离传输接口电路连接，其输出端连接PCIe交换开关芯片、PCIe接口电路、FPGA控制单元以及SMbus总线控制电路。

上述第二PCIe参考时钟同步分配及阻抗匹配电路包括第二时钟分配芯片U120和第二阻抗匹配电路，所述第二阻抗匹配电路包括电阻R80-R91、R96-R107，所述第二时钟分配芯片U120的时钟输入端连接PCIe X4远距离传输接口电路，所述第二时钟分配芯片U120的时钟输出端连接第二PCIe交换开关、PCIe接口电路和PXIe Slot1 4路X4接口电路；

上述电源监测及指示电路包括电压监测芯片U119和电源状态指示灯驱动芯片U114；

所述第二PCIe交换开关电路包括第二PCIe交换开关芯片U101，所述第二PCIe交换开关芯片U101的PCIe信号输入端与第二信号隔直电路连接；

所述第二配置电路包括第二存储芯片U102，所述第二存储芯片U102与第二PCIe交换开关芯片U101连接，PCIe交换开关芯片U101从第二存储芯片U102从读取配置内容；

所述第二信号隔直电路包括电容C41-C48、C51-C82，所述电容连接第二PCIe交换开关芯片U101和第二PCIe X4远距离传输接口电路；

所述PCIe接口电路包括PCIe接口芯片U103，所述PCIe接口芯片U103的PCIe信号端连接第二PCIe交换开关芯片U101；

所述PCIe接口局部时钟产生及同步分配电路包括晶振芯片U109和时钟分配芯片U110，晶振芯片U109的时钟输出端连接时钟分配芯片U110的时钟输入端；

PCIe接口配置电路包括第三存储芯片U104和第四存储芯片U105，所述第三存储芯片U104和第四存储芯片U105均与和PCIe接口芯片U103连接。

上述FPGA控制单元包括FPGA芯片U106和FPGA配置芯片U107，所述FPGA配置芯片U107与FPGA芯片U106连接，FPGA芯片U106均与PCIe接口芯片U103的局部总线端和SMbus总线控制电路连接；

所述SMbus总线控制电路包括SMbus主控芯片U108，所述SMbus主控芯片U108与FPGA芯片U106连接，SMbus主控芯片U108连接PXIe Slot1 4路X4接口电路。

本发明所具有的优点：

1、本发明的目的是提供一种外挂式的PXIe零槽控制器，主要用来实现台式计算机或工控机直接控制由PXIe机箱和功能板卡构成的自动化PXIe测试系统。PXIe零槽控制器设计符合最新的PCIe Gen2标准，并能够自动适应PCIeGen1的操作和传输速率，其信号传输路径有着严格的阻抗匹配及屏蔽设计，单向数据带宽高达20Gbps，双向数据带宽高达40Gbps，在高速数据采集与传输上有着得天独厚的优势，能够满足用户的多种需求。

2、本发明第二信号隔直电路为PCIe总线信号在传输时进行直流隔离，消除一定的干扰有利于信号传输。

3、本发明PCIe接口电路用于将总线信号（PCIe X4）转换为局部总线信号，有利于下级FPGA电路的控制与通讯处理，方便实现通讯协议。

附图说明

图1为本发明总体功能结构示意图；

图2为本发明HTPCIe4910卡之PCIe交换开关及其外围电路原理图，（包括A、B、C三部分）；

图3为本发明HTPCIe4910卡之PCIe参考时钟同步分配及阻抗匹配电路原理图；

图4为本发明HTPCIe4910卡之PCIe X4远距离传输接口电路原理图；

图5为本发明HTPXIe4910卡之PCIe X4远距离传输接口电路原理图；

图6为本发明HTPXIe4910卡之综合复位处理电路原理图；

图7为本发明HTPXIe4910卡之PCIe参考时钟同步分配及阻抗匹配电路原理图；

图8为本发明HTPXIe4910卡之电源变换及滤波电路原理图；

图9为本发明HTPXIe4910卡之电源监测及指示电路原理图；

图10为本发明HTPXIe4910卡之PCIe交换开关及其配置电路原理图；

图11为本发明HTPXIe4910卡之链接状态指示电路原理图；

图12为本发明HTPXIe4910卡之PCIe X1总线转换接口及功能设置电路原理图之一；

图13为本发明HTPXIe4910卡之PCIe X1总线转换接口及功能设置电路原理图之二；

图14为本发明HTPXIe4910卡之PCIe接口芯片局部时钟产生及同步分配电路原理图；

图15为本发明HTPXIe4910卡之PCIe接口芯片寄存器配置电路原理图；

图16为本发明HTPXIe4910卡之PCIe接口芯片局部总线上拉电路原理图；

图17为本发明HTPXIe4910卡之PCIe接口芯片局部总线原理图；

图18为本发明HTPXIe4910卡之SMbus总线主控制器电路原理图；

图19为本发明HTPXIe4910卡之PXIe Slot1 4路X4接口电路原理图之一；

图20为本发明HTPXIe4910卡之PXIe Slot1 4路X4接口电路原理图之二；

图21为本发明HTPXIe4910卡之PXIe Slot1 4路X4接口电路原理图之三。

具体实施方式

如图1所示，PXIe零槽控制器分为三个部分：包括安装在台式计算机或工控机上的基于PCIe X4以上接口的HTPCIe4910卡、安装在PXIe机箱中基于PXIe总线标准之Slot1接口定义的HTPXIe4910卡和两块卡之间的高速专用差分连接电缆。整个PXIe零槽控制器功能就是实现主控计算机内PCIe X8端口的扩展，并把之转换为符合PXIe总线标准的定义接口。HTPCIe4910卡的主要功能是把PCIe X8信号转换为两路PCIe X4信号，并未HTPXIe4910板卡提供链接接口，同时通过对PCIe交换开关芯片的设置，能对PCIe各通道的信号进行高频放大和高频补偿，使信号通过专用链接电缆能够在7米的长度范围内能够可靠传输，避免PCIe各通道的高速差分信号的高频衰减和传输损耗。HTPXIe4910在信号链接端同时具有预加重和接收均衡功能，之后则把经过补偿后的PCIe X4信号进行端口扩展，把PCIe 100MHz参考时钟进行同步分配，使之符合PXIe总线标准的Slot1的接口定义；同时为PXIe机箱系统提供复位、仲裁服务、中断服务以及系统管理总线（SMbus）主控制功能。链接电缆为PCIe4X专用电缆，在两块板卡之间为PCIe X4端口中各通道信号提供传输路径。

从整体功能上来说，PXIe零槽控制器在主控计算机上体现为一个外围设备，而在PXIe测试系统中则作为PXIe机箱及相关功能板卡的主控制器。

PCIe板卡的具体描述如下：

1、PCIe交换开关电路包括PCIe交换开关芯片U1，该芯片的上游PCIe X8端口连接计算机的PCIe插槽，下游的端口连接信号直电路。

2、配置电路包括存储芯片U2，该芯片连接U1中的相应管脚，存储着内部相关寄存器的配置值，上电复位后，PCIe交换开关芯片U1自动读取该芯片的配置内容。

3、信号隔直电路包括电容C31-C38、C92-C99、C39-C54，此部分电容分别连接交换开关芯片U1和PCIe X4远距离传输接口电路，隔离PCIe信号传输中的直流电压，消除一定的传输干扰，提高信号传输质量。

4、复位处理电路包括复位芯片U3和缓冲芯片U7，U3连接计算机PCIe插槽中的复位输出信号，既可提供上电复位，又对传递计算机下发的复位信号，U7的输入管脚连接U3的复位输出端，U7提供复位缓冲驱动能力。

5、PCIe参考时钟同步分配及阻抗匹配电路包括时钟分配U6和电阻R29-R34、R39-R44，U6的时钟输入端连接PCIe插槽的时钟输出信号，其输出端分别连接PCIe交换开关芯片和PCIe X4远距离传输接口电路，为PXIe板卡提供PCIe100MHz参考时钟；本电路中的各个电阻为时钟传输线提供匹配阻抗。

6、PCIe X4远距离传输接口电路包括两路PCIe传输接口，分别为J1和J2，此处两个接口连接隔直电路，为PXIe板卡提供PCIe信号的链接传输通道。

PXIe板卡具体描述如下：

1、PCIe X4远距离传输接口电路包括插件J101，此插件连接隔直电路，为PCIe板卡提供PCIe信号的链接传输通道。

2、综合复位处理电路包括逻辑芯片U111、复位芯片U112、缓冲芯片U113，复位芯片U124、逻辑芯片U125。此处电路的输入端连接PCIe X4远距离传输接口电路，其输出端连接PCIe交换开关、PCIe接口芯片电路、FPGA控制单元以及SMbus总线控制电路，即传递PCIe板卡下发的复位信号，也可产生上电复位信号。

3、PCIe参考时钟同步分配及阻抗匹配电路包括时钟分配芯片U120、电阻R80-R91、R96-R107。U120的参考时钟输入端连接PCIe X4远距离传输接口电路，其时钟输出端连接本电路的中对应电阻，为PCIe交换开关，PCIe接口芯片电路和PXIe Slot1 4路X4接口电路提供PCIe 100MHz参考时钟；本电阻中各个电阻为时钟传输线匹配阻抗。

4、电源监测及指示电路包括芯片U119和U114，U119对PXIe板卡中的各种电压进行实时监测，如果其中一路电压过低或过高，超出设定范围，则输出复位信号，其电源状态指示灯熄灭，U114为电源状态指示灯提供驱动。

5、PCIe交换开关电路包括芯片U101，该芯片的PCIe信号输入端连接隔直电路，其PCIe信号的输出也连接隔直电路，本电路实现了把一路PCIe X4信号转换为5路PCIe X4信号。

6、配置电路包括存储芯片U102，该芯片连接U101中的相应管脚，存储着内部相关寄存器的配置值，上电复位后，U101自动读取该芯片的配置内容。

7、信号隔直电路包括电容C41-C48、C51-C82，此部分电容分别连接交换开关芯片和PCIe X4远距离传输接口电路，隔离PCIe信号传输中的直流电压，消除一定的传输干扰，提高信号传输质量。

8、PCIe接口芯片电路包括PCIe接口芯片U103，该芯片的PCIe信号端连接PCIe交换开关，其信号输出为局部总线，该芯片的主要功能是实现PCIe协议到局部总线协议的转换。

9、PCIe接口芯片局部时钟产生及同步分配电路包括晶振U109和时钟分配芯片U110，U109的时钟输出端连接U10的时钟输入端，提供高精度的时钟源，U110对该时钟源进行同步缓冲分配，然后提供给PCIe接口芯片的局部总线和FPGA控制单元。

10、PCIe接口芯片配置电路包括存储芯片U104和U105，U104和U105分别EEPROM存储器，和PCIe接口芯片相连，存储着内部相关寄存器的配置值，上电复位后，PCIe接口芯片U103自动读取该芯片的配置内容。

11、FPGA控制单元包括FPGA芯片U6和FPGA配置芯片U107，U107和U106相连，为存储着FPGA的程序代码，上电复位后，U106自动加载U107中的程序；U106同时也连接着PCIe接口芯片的局部总线端和SMbus总线控制器，对计算机下发的命令进行解析，并传递给SMbus总线控制器，同时，U106也在上电复位后对SMbus总线控制器进行初始化配置。

12、SMbus总线控制电路包括SMbus主控芯片U108，该芯片的8位并行接口连接FPGA，其SMbus接口连接PXIe Slot1 4路X4接口电路，主要用于实现PXIe标准所要求的SMbus总线控制器的功能，并满足SMbus总线的电气性能，并能够兼容IIC协议，实现对PXIe系统的总线管理功能。

13、PXIe Slot1 4路X4接口电路连接PCIe交换开关的下游PCIe X4信号，同时也连接PCIe参考时钟同步分配及阻抗匹配电路，为PXIe机箱提供PCIe总线通讯通道。

如图2所示，HTPCIe4910卡之PCIe交换开关及其外围电路原理图。该电路中包括部分PCIe交换开关、隔直电路、配置电路及复位处理电路。其主要功能是通过PCIe交换开关把PCIe X8信号转换为两路PCIe X4信号，具体请参见各图中对应的网络表。

如图3所示，该电路为HTPCIe4910卡之PCIe参考时钟同步分配及阻抗匹配电路原理图。该电路的主要功能就是对计算机提供的PCIe 100MHz参考时钟进行同步缓冲分配，分别提供PCIe交换开关芯片和两个PCIe远距离传输接口电路，具体请参见各图中对应的网络表。

如图4所示，该电路为HTPCIe4910卡之PCIe X4远距离传输接口电路原理图。该电路的主要功能向HTPXIe4910板卡提供PCIe X4链接传输通道，并向下级板卡传递上位机的板卡存在信号，从而帮助HTPXIe4910板卡判断主控计算机是否加电和工作；同时HTPXIe4910板卡也根据该信号来决定PXIe机箱的加电方式。具体请参见各图中对应的网络表。

如图5所示，该电路为HTPXIe4910卡之PCIe X4远距离传输接口电路原理图。该电路主要是为PCIe X4信号组远距离传输提供一个电缆插件接口，同时插件本身各个信号管脚的阻抗特性都必须满足PCIe总线的要求。该图中各管脚的连接关系请参见各图中对应的网络表。

如图6所示，该电路为HTPXIe4910卡之综合复位处理电路原理图。该电路主要向该板卡中其它各个电路单元传递上位机下发的复位信号或因主电源上电掉电或因辅助电源上电造成的复位信号。该电路具有层级关系。具体连接关系请参见各图中对应的网络表。

如图7所示，该电路为HTPXIe4910卡之PCIe参考时钟同步分配及阻抗匹配电路原理图。该电路主要是把上位机传送过来的PCIe参考时钟进行同步分配，分别传递给图10所对应的时钟管脚、图12中的时钟管脚以及图21中所对应的时钟管脚，同时对每路时钟信号进行阻抗匹配。具体的连接请参见各图中对应的网络表。

如图8所示，该电路为HTPXIe4910卡之电源变换及滤波电路原理图。该电路主要提供+1.0V电压，通过高密度PWM直流变换器转换而来，额定输出电流可达9A。同时，整个板卡需要的+3.3V、+2.5V、+1.5V、以及+1.2V均通过其他常规方式进行电源而来，在此处省略。不同电源的连接请参见各图中对应的网络表。

如图9所示，该电路HTPXIe4910卡之电源监测及指示电路原理图。该电路的主要功能是监测各路电源的输出电压状态，当某路电路输出电压低于门限时，该电路输出复位信号；同时，该电路也提供电源工作状态正常与否的指示。具体请参见各图中对应的网络表。

如图11所示，该电路为HTPXIe4910卡之PCIe交换开关及其配置电路原理图。该电路主要是把图5中所示的PCIe X4信号给扩展为5路PCIe X4信号，并传递至图12、图19、图20和图21中的电路网络。该电路中包括了PCIe交换开关芯片U101的上电加载配置电路以及部分PCIe X4信号隔直电路，同时也包括了对PCIe交换开关芯片U101各种功能管脚的设置电路。具体的连接关系请参见各图中的对应的网络表。

如图11所示，该电路为HTPXIe4910卡之链接状态指示电路原理图。该电路主要实现PCIe交换开关芯片U101的6路链接状态的指示，具体连接关系请参见各图对应的网络表。

如图12和图13所示，该电路为HTPXIe4910卡之PCIe X1总线转换接口及功能设置电路原理。该电路是PCIe接口芯片的应用电路，主要实现把PCIe标准总线信号转换为局部总线信号，有利于下级功能电路的控制与通讯处理，方便实现通讯协议。具体的电路连接请参见各图中对应的网络表。

如图14所示，该电路为HTPXIe4910卡之PCIe接口芯片U103局部时钟产生及同步分配电路原理图。该电路主要为图13所示的PCIe接口芯片的局部总线电路以及和图17所示的PCIe接口芯片局部总线提供同步通过时钟。具体的连接关系请参见图中所示的电路网络连接表。

如图15所示，该电路为HTPXIe4910卡之PCIe总线接口芯片配置电路原理图。该电路主要存储PCIe接口芯片U103的内部寄存器的配置内容，在产品上电复位后，U103自动加载该电路中存储芯片的内容，对其内部寄存器进行设置。具体连接关系请参见各图中对应的网络表。

如图16所示，该电路为HTPXIe4910卡之PCIe接口芯片局部总线连接上拉电路原理图。该电路主要是为PCIe接口芯片的局部总线设计要求，对其相关的信号线进行上拉或下拉。具体连接关系请参见各图中对应的电路连接网络表。

如图17所示，该电路为HTPXIe4910卡之PCI接口芯片局部总线原理图。该电路主要实现对上位机通过PCIe接口芯片U103所下达的各种命令的解析，并根据不同的命令实现不同的逻辑操作，包括数据上传和数据下传等操作，同时也对图18所示电路进行通讯控制，具体的连接关系请参见各图中对应的电路连接网络表。

如图18所示，该电路为HTPXIe4910卡之SMbus总线主控制器电路原理图。该电路主要是实现PXIe标准所要求的SMbus总线控制器的功能，并满足SMbus总线的电气性能，并能够兼容IIC协议，从而实现对PXIe系统的总线管理功能。其连接关系请参见各图中对应的电路连接网络表。

如图19、图20和图21所示，该电路为HTPXIe4910卡之PXIe Slot1 4路X4接口电路原理图。该电路的管脚定义符合PXIe标准中Slot1的要求。其中XJ2和XJ3主要提供4路PCIe X4信号组包括4路PCIe参考时钟的接口，同时也包括PXIe机箱系统开机检测信号PWRBTN#，电源输出控制信号PSON#。另外，在PXIe Slot1槽中的电源接口和其他非重要信号的接口已经省略。具体的电路连接关系请参见各图中的电路网络连接表。

PXIe零槽控制器属于虚拟仪器测试测量技术领域，是组建PXIe自动测试系统的核心基础产品。它基于于计算机的PCIe X4总线接口进行设计，并使得PCIe X4总线延伸并扩展为符合PXIe总线标准的4路PCIe X4链接的Slot1(俗称零槽)接口，从而使得以PXIe机箱和相关功能板卡为核心的PXIe测试系统能够和计算机关联，使得用户能够通过计算机的强大功能实现多样化的采集测试及结果分析处理。

PXIe零槽控制器分为三个部分：插入计算机PCIe X4以上接口的PCIe板卡（公司型号为HTPCIe4910）、插入PXIe机箱Slot1插槽位置的PXIe板卡（公司型号为HTPXIe4910）以及两块板卡之间的连接电缆。PXIe零槽控制器设计符合最新的PCIe Gen2标准，并能够自动适应PCIe Gen1的操作和传输速率，其信号传输路径有着严格的阻抗匹配及屏蔽设计，单向数据带宽高达20Gbps，双向数据带宽高达40Gbps，在高速数据采集与传输上有着得天独厚的优势，能够满足用户的多种需求。

Claims (8)

1.一种PXIe零槽控制器，

其特征在于：包括安装在台式计算机或工控机上的基于PCIe X4以上接口的PCIe板卡和安装在PXIe机箱中基于PXIe总线标准的Slot1接口定义的PXIe板卡，所述PCIe板卡和PXIe板卡之间通过电缆连接；

所述PCIe板卡包括第一PCIe交换开关、第一配置电路、第一信号隔直电路、第一复位处理电路、第一PCIe参考时钟同步分配及阻抗匹配电路以及第一PCIe X4远距离传输接口；

所述第一PCIe交换开关用于对PCIe X4总线进行扩展和再分配，并把计算机插槽所提供的一路PCIe X8信号扩展为两路总线信号（PCIe X4），同时配置PCIe交换开关内部的PCIe信号发送给预加重和接收均衡，进行高频补偿，提高PCIe信号在远距离传输中的信号质量；

第一配置电路用于为PCIe交换开关的内部寄存器进行上电配置，包括其芯片内部PCIe信号发送接收端的预加重和接收均衡的配置；

第一信号隔直电路在传输时进行直流隔离，消除干扰有利于信号传输；

所述第一复位处理电路为PCIe交换开关提供上电复位信号；

所述第一PCIe参考时钟同步分配及阻抗匹配电路用于为PCIe交换开关提供PCIe100MHz的参考时钟，同时也为PCIe X4远距离传输接口提供PCIe100MHz的参考时钟源；

所述第一PCIe X4远距离传输接口用于为PCIe X4信号组远距离传输提供一个电缆插件接口；

PXIe板卡包括第二PCIe X4远距离传输接口、综合复位处理电路、第二PCIe参考时钟同步分配及阻抗匹配电路、电源监测及指示电路、第二PCIe交换开关、第二配置电路、第二信号隔直电路、PCIe接口电路、PCIe接口局部时钟产生及同步分配电路、PCIe接口配置电路、FPGA控制单元、SMbus总线控制电路以及PXIe Slot14路X4接口电路；

所述第二PCIe X4远距离传输接口用于为PCIe X4信号组远距离传输提供一个电缆插件接口；

所述综合复位处理电路用于向该板卡中其它各个电路单元传递上位机下发的复位信号或因主电源上电掉电或因辅助电源上电而造成触发的复位信号；

所述第二PCIe参考时钟同步分配及阻抗匹配电路用于把上位机发送的PCIe参考时钟进行同步分配，并在时钟源端进行阻抗匹配；

所述电源监测及指示电路用于监测各路电源的输出电压状态以及提供电源工作状态正常与否的指示；

所述第二PCIe交换开关将第二PCIe X4远距离传输接口所传递的PCIe X4信号给扩展为5路PCIe X4信号；

所述第二配置电路为PCIe交换开关进行上电配置，并对PCIe交换开关内部的PCIe信号发送接收端的预加重和接收均衡进行上电配置；

所述第二信号隔直电路为PCIe X4信号在传输时进行直流隔离，消除一定的干扰有利于信号传输；

PCIe接口电路用于将PCIe总线信号转换为局部总线信号，有利于下级FPGA电路的控制与通讯处理，方便实现通讯协议；

PCIe接口局部时钟产生及同步分配电路用于为PCIe接口电路的局部总线端和FPGA控制单元之间的通讯提供参考时钟；

PCIe接口配置电路用于存储PCIe接口电路的配置内容，在产品上电复位后，供PCIe接口电路自动加载；

FPGA控制单元用于对上位机通过PCIe接口电路所下达的各种命令的解析，并根据不同的命令实现不同的逻辑操作，包括数据上传和数据下传操作，并与SMbus总线主控制电路进行通讯控制；

SMbus总线控制电路用于实现PXIe标准所要求的SMbus总线控制器的功能，并对PXIe总线进行管理；

PXIe Slot14路X4接口电路按照PXIe的标准要求提供4路PCIe X4信号组，所述PCIe X4信号组包括4路PCIe参考时钟的接口、PXIe机箱系统开机检测信号PWRBTN#以及电源输出控制信号PSON#。

2.根据权利要求1所述的PXIe零槽控制器，其特征在于：

第一PCIe交换开关包括PCIe交换开关芯片（U1），所述PCIe交换开关芯片（U1）的上游PCIe X8端口连接计算机的PCIe插槽，下游的端口连接第一信号直电路；

所述第二配置电路包括第一存储芯片（U2），所述第一存储芯片（U2）与PCIe交换开关芯片（U1）连接，PCIe交换开关芯片（U1）从第一存储芯片（U2）中读取PCIe交换开关芯片（U1）配置内容；

第一信号隔直电路包括电容C31-C38、C92-C99、C39-C54，所述电容分别连接交换开关芯片（U1）和PCIe X4远距离传输接口电路；

所述第一复位处理电路包括第一复位芯片（U3）和第一缓冲芯片（U7），第一复位芯片（U3）连接计算机PCIe插槽中的复位信号输出端，第一缓冲芯片（U7）的输入管脚连接第一复位芯片（U3）的复位信号输出端。

3.根据权利要求1或2所述的PXIe零槽控制器，其特征在于：

所述PCIe参考时钟同步分配及阻抗匹配电路包括第一时钟分配芯片（U6）和匹配阻抗电路，所述阻抗电路包括电路R29-R34、R39-R44，所述第一时钟分配芯片（U6）的时钟输入端连接PCIe插槽的时钟信号输出端，所述第一时钟分配芯片（U6）的输出端分别连接PCIe交换开关芯片（U1）和PCIe X4远距离传输接口电路，所述匹配阻抗电路设置在第一时钟分配芯片（U6）的时钟输入端和PCIe插槽的时钟信号输出端之间。

4.根据权利要求3所述的PXIe零槽控制器，其特征在于：

所述第一PCIe X4远距离传输接口电路包括第一PCIe传输接口（J1）和第二PCIe传输接口（J2），所述第一PCIe传输接口（J1）和第二PCIe传输接口（J2）均与第一信号隔直电路连接。

5.根据权利要求4所述的PXIe零槽控制器，其特征在于：

所述第二PCIe X4远距离传输接口电路包括插件（J101），所述插件（J101）与第二信号隔直电路连接，

综合复位处理电路包括第一逻辑芯片（U111）、第二复位芯片（U112）、第二缓冲芯片（U113），第三复位芯片（U124）以及第二逻辑芯片（U125），所述第一逻辑芯片（U111）、第二复位芯片（U112）、第二缓冲芯片（U113）、第三复位芯片（U124）和第二逻辑芯片（U125）的输入端分别与第二PCIe X4远距离传输接口连接，其输出端连接PCIe交换开关芯片、PCIe接口电路、FPGA控制单元以及SMbus总线控制电路。

6.根据权利要求5所述的PXIe零槽控制器，其特征在于：

所述第二PCIe参考时钟同步分配及阻抗匹配电路包括第二时钟分配芯片（U120）和第二阻抗匹配电路，所述第二阻抗匹配电路包括电阻R80-R91、R96-R107，所述第二时钟分配芯片（U120）的时钟输入端连接PCIe X4远距离传输接口电路，所述第二时钟分配芯片（U120）的时钟输出端连接第二PCIe交换开关、PCIe接口电路和PXIe Slot14路X4接口电路。

7.根据权利要求6所述的PXIe零槽控制器，其特征在于：

所述电源监测及指示电路包括电压监测芯片（U119）和电源状态指示灯驱动芯片（U114）；

所述第二PCIe交换开关电路包括第二PCIe交换开关芯片（U101），所述第二PCIe交换开关芯片（U101）的PCIe信号输入端与第二信号隔直电路连接；

所述第二配置电路包括第二存储芯片（U102），所述第二存储芯片（U102）与第二PCIe交换开关芯片（U101）连接，PCIe交换开关芯片（U101）从第二存储芯片（U102）从读取配置内容；

所述第二信号隔直电路包括电容C41-C48、C51-C82，所述电容连接第二PCIe交换开关芯片（U101）和第二PCIe X4远距离传输接口电路；

所述PCIe接口电路包括PCIe接口芯片（U103），所述PCIe接口芯片（U103）的PCIe信号端连接第二PCIe交换开关芯片（U101）；

所述PCIe接口局部时钟产生及同步分配电路包括晶振芯片（U109）和时钟分配芯片（U110），晶振芯片（U109）的时钟输出端连接时钟分配芯片（U110）的时钟输入端；

PCIe接口配置电路包括第三存储芯片（U104）和第四存储芯片（U105），所述第三存储芯片（U104）和第四存储芯片（U105）均与PCIe接口芯片（U103）连接。

8.根据权利要求7所述的PXIe零槽控制器，其特征在于：

所述FPGA控制单元包括FPGA芯片（U106）和FPGA配置芯片（U107），所述FPGA配置芯片（U107）与FPGA芯片（U106）连接，FPGA芯片（U106）与PCIe接口芯片（U103）的局部总线端和SMbus总线控制电路连接；

所述SMbus总线控制电路包括SMbus主控芯片（U108），所述SMbus主控芯片（U108）与FPGA芯片（U106）连接，SMbus主控芯片（U108）连接PXIe Slot14路X4接口电路PXIe Slot14路X4接口电路。