CN1026524C - 计算机汉卡外接技术及外接式汉卡 - Google Patents

Abstract

插在并行接口上的计算机通用外接式汉卡属于计算机科学中的接口技术领域。它有装在线路板上的字库阵列1、时序2、锁存3、片选4、切换5、与主机并行接口6相配的插头及引线。其中：接口6的数据线接锁存3和切换5的输入及字库1的地址脚，控制线接时序2、切换5及片选4的输入，状态线接切换5的输出；锁存3的输出接字库1的地址端；片选4的输出接字库1的片选脚；字库1的输出接切换5的输入。它不占用主机扩展槽，本身还提供一个并行接口。

Description

本发明涉及一种计算机汉卡，属于计算机科学中的接口技术领域。

计算机汉卡推出以来，由于其强大的功能，使得市场对它的需求不断加大。但目前的汉卡还有以下几个不足：

1.需要占用一个主机扩展槽，市场上常见的微机，扩展槽最多有八个，少的只有三个。而用户需要插的扩展卡越来越多，如网卡、病毒卡、扫描器的接口卡、激光打印机的驱动卡、软件的加密卡、显示卡、硬盘卡、内存扩展卡等无法一一穷举。在相当紧张的扩展槽中挤一个出来插汉卡，是十分困难的事。有的微机，如笔记本机、掌上型机、网络无盘工作站等都没有扩展槽，根本不可能使用目前的汉卡，有的厂商只好把汉卡固化到机器主板上，这样，没有固化汉卡的机器仍然无法使用汉卡。

2.需要占用系统资源。汉卡需要占用内存地址和端口地址，PC机在实模式下只有1M的地址空间，空余的地址空间128K左右，端口地址只有4K个，空余的也不多。所以插上汉卡很容易与其它卡冲突。

3.现在的汉卡一般只能用在ISA总线上。PS/2是MCA总线，所以许多汉卡都无法用在PS/2上，而且总线技术还在不断地发展，汉卡是否能在将来的总线上运行，还是一个问题。

4.插汉卡需要打开机箱，比较麻烦。对于非专业人员来说，还有可能不小心把机器烧坏。随着计算机的日益普及，易安装性已成为计算机产品评测的一个指标了。

中国专利2088281公开的“一种通用汉卡”，需要插在主机的EPROM插槽中，它仍存在占用系统资源和需要打开机箱的问题。

本发明的目的是提出一种不占用主机扩展槽、也不占用其它系统资源、插汉卡时不需要打开机箱的计算机汉卡外接技术，并设计采用这种技术的外接式汉卡。

并行接口是目前微机广泛采用的外部设备接口，可以联接打印机和绘图机等。由于并行接口是单向传输的接口，即由微机向外设发送数据的接口，所以接口中未提供数据输入的功能。如将其作为汉卡接口，则不仅需要将控制信号和字库中字形数据的地址送往汉卡，更重要的是要将字形数据读入内存，以便主机进一步处理。经分析各种并行接口的资料和控制程序后发现，实际用到的输出信号为D0..D7、STROBE和INIT。输出数据放在D0..D7上，STROBE提供给外设作锁存控制，INIT用于使外设复位。每当微机向外设传送数据时，首先检测外设的忙闲状态，即BUSY信号，当外设处于等待数据输入的空闲状态时，程序就将一个字节的八位数据放在D0..D7上，然后在STROBE线上发一个正脉冲，使外设锁存D0..D7上的数据。由此可以看出数据传输的关键控制在STROBE信号，这个信号不发生变化，外设不会理睬数据信号，同时在正常操作过程中INIT应保持在高电平。而在各种外设的操作过程中 SLCTIN始终为低电平，AUTOFD始终为高电平。进一步分析DOS和Windows的打印输出程序，发现采用的都是同样的方法，对一些典型应用程序（如：AUTOCAD、TANGO、WordStar、WordPerfect等）的分析也得出了同样的结论。

那么，是不是可以在不影响并行接口正常操作的同时，利用SLCTIN和AUTOFD来作为汉卡的操作控制呢？经过对几种广泛使用的通过并行接口接收数据的外部设备，如打印机和绘图机的接口控制电路、接口控制信号以及控制程序的分析发现，不同设备对SLCTIN和AUTOFD的处理不尽相同，但可以看出这两个信号属于功能退化了的信号，大部分外设都没有处理这两个信号，少数将其列入可选信号而实际操作中完全不用。此外，虽然没有从外设送往微机的数据信号线，但有2个握手信号和3个状态信号可供微机读取，如果用这5个信号作数据输入以取得字形数据，则现在可以考虑用并行接口作为汉卡接口，并且用SLCTIN和AUTOFD信号作汉卡的控制信号了。

本发明的目的是这样实现的：一种计算机汉卡外接技术，汉卡上有字库芯片，在汉卡上安装地址锁存器和逻辑电路，用并行接口作为汉卡与主机通讯的接口，其中：利用并行接口的数据线从主机向汉卡传送字库的地址信号;利用并行接口的控制线从主机向汉卡上的逻辑电路发送控制命令;利用并行接口的状态线取回汉卡上字库中的字形数据。

根据这一技术设计的计算机通用外接式汉卡则由防护外壳、电源、装在印刷线路板上的MASKROM阵列、时序控制单元、 地址锁存单元、ROM阵列片选逻辑单元、切换逻辑单元、与主机并行接口相配的插头及引线组成。其中：并行接口的数据线接地址锁存单元和切换逻辑单元的输入及MASKROM阵列的地址脚;并行接口的控制线SLCTIN和AUTOFD中的一根接时序控制单元和切换逻辑单元的输出允许脚及片选逻辑单元的输入控制端，另一根作为时钟信号接时序控制单元的输入，并行接口的状态线接切换逻辑单元的输出;时序控制单元的输出接地址锁存单元的锁存控制脚及输出允许脚;地址锁存单元的输出接MASKROM阵列的地址输入端和片选逻辑单元的信号输入端;片选逻辑单元的输出接MASKROM阵列的片选脚;MASKROM阵列的数据输出接切换逻辑单元的输入。

主机通过并行接口的数据线向该汉卡依次送出中、高、低三个字节的MASKROM阵列的地址信号，将中、高字节的地址信号锁存在地址锁存单元中;此后主机经并行接口的控制线发出控制命令，通过时序控制和片选逻辑单元，将地址信号拍入选中的MASKROM阵列之中，从中选出字形数据送到切换逻辑单元，最后主机从并行接口的状态线上取回切换逻辑单元输出的字形数据。借助于并行接口，主机便可进行送地址和取数据的动作，从而实现了对外接汉卡的访问。

下面结合附图和实施例对本发明作详细描述。

图1为本发明的电路组成框图;

图2为本发明一个实施例的电路图;

图3为本发明中的地址锁存时序图。

在计算机汉卡外接技术中，制作含有汉字库芯片、地址锁存器和逻辑电路的汉卡，用标准并行接口CENTRONIX作为汉卡与主机通讯的接口。其中：利用该并行接口的数据线D0..D7，主机向汉卡传送字库的地址信号，并锁存在汉卡上的地址锁存器中;利用该并行接口的两根控制线AUTOFD和SLCTIN，主机向汉卡上的逻辑电路发送控制命令;利用该并行接口的状态线ERROR、ACK、PE、BUSY和SLCT中的任意四个，将字库内被地址信号选中的字形中的每一个字节分两次送向状态线，取回汉卡上字库中的字形数据。为了提高传输速度，也可利用五个状态线，将选取的字形中的每五个字节分八次送向状态线。

根据上述汉卡外接技术而设计的计算机通用外接式汉卡由图1所示，它由防护外壳、电源（图中均未画出）、装在印刷线路板上的MASKROM阵列1、时序控制2、地址锁存3、阵列片选逻辑4、切换逻辑5、与主机并行接口6相配的插头及引线组成。其中：并行接口6的数据线接地址锁存3和切换逻辑5的输入及MASKROM阵列1的地址脚;并行接口6的控制线SLCTIN和AUTOFD之一接时序控制2和切换逻辑5的输出允许脚及片选逻辑4的输入控制端，另一根作为时钟信号接时序控制2的输入，并行接口6的状态线接切换逻辑5的输出;时序控制2的输出接地址锁存3的锁存控制脚及输出允许脚;地址锁存3的输出接MASKROM阵列的地址输入端和片选逻辑4的信号输入端;片选逻辑4的输出接MASKROM阵列的片选脚;MASKROM阵列的数据输出接切换逻辑5的输入。

图2为本发明一个实施例的电路图，其中：

时序控制2、地址锁存3、片选逻辑4和切换逻辑5均用GAL16V8构成;地址锁存3由中八位地址锁存器9和高八位地址锁存器10组成;并行接口6为标准并行接口CENTRONIX;

MASKROM阵列采用四片型号为AKN624017P的字库芯片8，其地址脚A0～A5及D/A脚接并行接口6的数据线，其地址脚A6～A13接中八位地址锁存器9的输出脚F7～F0，其地址脚A14～A19接高八位地址锁存器10的输出脚F7～F2，其输出允许脚和片选脚并接后接至片选逻辑4的CS输出脚，其数据脚接切换逻辑5的输入脚I0～I7;

并行接口6的控制线AUTOFD作为时钟信号接时序控制2的I0脚，控制线SLCTIN接时序控制2和切换逻辑5的OE脚及片选逻辑4的输入脚I3，数据线中的D0线作为高、低四位数据选择输入的控制信号接切换逻辑5的输入脚I8，其状态线ACK、PE、BUSY和SLCT分别接切换逻辑5的输出脚F5～F2;

时序控制2的F5脚接中八位地址锁存器9和高八位地址锁存器10的片选脚OE，F3和F2脚分别接中八位地址锁存器9和高八位地址锁存器10的锁存控制脚I8;

高八位地址锁存器10的输出脚F0和F1作为MASKROM阵列1的片选控制信号接片选逻辑4的输入脚I6和I7。

另外，为使外接式汉卡仍具有并行接口的功能，在印刷线路板上还装有扩展的标准并行接口11，该接口的状态脚ACK、PE、BUSY、SLCT分别接切换逻辑5的输入脚F7、F1、F6和F0。 其余脚与主机并行接口6的插头一一对应相连。

下面分析其工作原理：

并行接口数据输出时SLCTIN始终为低，因而用SLCTIN为高时选通汉卡进行数据传输再合适不过了。数据传输完毕回复到低电平，将状态线交还系统。汉字库数据多达8MB，总地址空间以字节编址需要23根地址线，在实际的数据输入中用半字节（4Bit）为单位作数据输入，因此地址必须以半字节编址，这样还必须增加一根地址线，所以实际的地址线需要24根，这些地址必须切分为高、中、低各8位按次序分别锁存，这就需要用程序发出时钟脉冲加以控制。AUTOFD是一个退化了的信号，因此可用它作时钟信号线。当SLCTIN为低电平时送往状态口的信号来自外部设备;当SLCTIN为高电平时送往状态口的信号是从Mask    ROM阵列中读出的字形数据，用数据口的D0线决定传送低四位或高四位。

计算机选通汉卡后，首先准备好汉字库字形的地址数据，通过控制线SLCTIN和AUTOFD设置锁存控制信号的状态，同时将状态线切换到汉字库数据线上，然后从并行接口6的数据线按中、高、低字节的顺序输出汉字库字形的地址数据。

参照图3，起始令SLCTIN为低，主机发出第一个时钟后，时序控制2的输出F2和F3脚即LH和LM为低，然后主机令SLCTIN为高，选通外接式汉卡;再发中字节地址，第二个时钟使F3为高，将中字节地址锁存在中八位地址锁存器9中;接着发高字节地址和第三个时钟，将高字节地址锁存在高八位地址锁存器10中;此后再发低字节地址。高地址中最高两位经片选逻辑4译出 MASKROM阵列1的片选信号，选中某片字库芯片8，这样便从字库芯片中取出一个字节的字形数据送往切换逻辑5的输入端脚。该字形数据需分两次从切换逻辑5输出，当低字节地址中的D0位为0时，输出字形数据的低四位，为1时输出高四位。输出的字形数据经过并行接口6的状态线被主机读取。这样主机通过送地址和取数据的操作，便实现了对外接式汉卡的访问。

SLCTIN为高时，切换逻辑5将扩展并行接口11的四个状态线ACK、PE、BUSY、SLCT作为输入进行输出，即将这些状态线与并行接口6的相应状态线接通，使外接式汉卡恢复并行接口的功能。

由于外接式汉卡使用现有的并行接口，同时提供一个扩展并行接口，因此外接式汉卡与插在其扩展并行接口的设备都能同时工作，外接式汉卡既不占用扩展槽，也不占用其他的系统资源。由于外接式汉卡不必考虑总线的兼容性，因而不但可以在IBM    PC及各种兼容机（包括台式机和便携机）上使用，而且可以在具备并行接口的非80X86CPU芯片的计算机上使用;由于外接式汉卡是外接的，因此不必打开机箱，一般的人不需要专门培训就会安装使用。

本发明汉卡在33MHz的386机器上运行结果表明：传输率可达120KB/S以上。

Claims (6)

1、一种计算机汉卡外接技术，汉卡上有字库芯片，其特征是在汉卡上安装地址锁存器和逻辑电路，用并行接口作为汉卡与主机通讯的接口，其中：利用并行接口的数据线从主机向汉卡传送字库的地址信号；利用并行接口的控制线从主机向汉卡上的逻辑电路发送控制命令；利用并行接口的状态线取回汉卡上字库中的字形数据。

2、根据权利要求1所述的计算机汉卡外接技术，其特征在于：所说并行接口为标准并行接口CENTRONIX;所说并行接口的控制线是指AUTOFD和SLCTIN;所说并行接口的状态线指的是ER-ROR、ACK、PE、BUSY和SLCT中的任意四个，字库中字形的每一个字节分两次送向状态线。

3、根据权利要求1所述的计算机汉卡外接技术，其特征在于：所说并行接口为标准并行接口CENTRONIX;所说并行接口的控制线是指AUTOFD和SLCTIN;所说并行接口的状态线指的是ER-ROR、ACK、PE、BUSY和SLCT，字库中字形的每五个字节分八次送向状态线。

4、计算机通用外接式汉卡有外壳、电源、装在印刷线路板上的MASKROM阵列（1），其特征在于印刷线路板上还有时序控制（2）、地址锁存（3）、阵列片选逻辑（4）、切换逻辑（5）、与主机并行接口（6）相配的插头及引线，其中：并行接口（6）的数据线接地址锁存（3）和切换逻辑（5）的输入及MASKROM阵列（1）的地址脚;并行接口（6）的控制线SLCTIN和AUTOFD之一接时序控制（2）和切换逻辑（5）的输出允许脚及片选逻辑（4）的输入控制端，另一根作为时钟信号接时序控制（2）的输入，并行接口（6）的状态线接切换逻辑（5）的输出;时序控制（2）的输出接地址锁存（3）的锁存控制脚及输出允许脚;地址锁存（3）的输出接MASKROM阵列（1）的地址输入端和片选逻辑（4）的信号输入端;片选逻辑（4）的输出接MASKROM阵列（1）的片选脚;MASKROM阵列（1）的数据输出接切换逻辑（5）的输入。

5、根据权利要求4所述的计算机通用外接式汉卡，其特征在于：所说并行接口（6）为标准并行接口CENTRONIX;所说印刷线路板上还装有扩展标准并行接口（11），该接口的状态脚ACK、PE、BUSY、SLCT接所说切换逻辑（5）的输入，其余脚与主机并行接口（6）的插头一一对应相连。

6、根据权利要求5所述的计算机通用外接式汉卡，其特征在于：

所说时序控制（2）、地址锁存（3）、片选逻辑（4）和切换逻辑（5）均用GAL16V8构成;所说地址锁存（3）由中八位地址锁存器（9）和高八位地址锁存器（10）组成;

所说MASKROM阵列（1）采用四片AKN624017P（8），其地址脚A0～A5及D/A脚接所说并行接口（6）的数据线，其地址脚A6～A13接中八位地址锁存器（9）的输出脚F7～F0，其地址脚A14～A19接高八位地址锁存器（10）的输出脚F7～F2，其输出允许脚和片选脚并接后与片选逻辑（4）的CS输出脚相接，其数据脚接切换逻辑（5）的输入脚I0～I7;

所说并行接口（6）的控制线AUTOFD作为时钟信号接时序控制（2）的I0脚，控制线SLCTIN接时序控制（2）和切换逻辑（5）的OE脚及片选逻辑（4）的输入脚I3，其数据线中的一根作为高、低四位数据选择输入的控制信号接切换逻辑（5）的输入脚I8，其状态线ACK、PE、BUSY和SLCT分别接切换逻辑（5）的输出脚F5～F2;

所说时序控制（2）的F5脚接中八位地址锁存器（9）和高八位地址锁存器（10）的片选脚OE，F3和F2脚分别接中八位地址锁存器（9）和高八位地址锁存器（10）的锁存控制脚I8;

所说高八位地址锁存器（10）的输出脚F1和F0作为MASKROM阵列（1）的片选控制信号分别接片选逻辑（4）的输入脚16和17;

所说扩展并行接口（11）的状态脚ACK、PE、BUSY和SLCT分别接切换逻辑（5）的输入脚F7、F1、F6和F0。

Images