CN102647735B - 一种td-scdma快速上行同步方法与装置 - Google Patents

Abstract

本发明公开了一种TD-SCDMA快速上行同步方法与装置，该装置包括用于将被测终端发送的射频信号转换为中频基带采样信号的射频模块，还包括：DDP模块、DSP模块以及MC模块，其中：DDP模块，用于将所述射频模块输出的中频基带采样信号转换为第一倍速采样信号；对所述第一倍速采样信号进行功率触发检测，截取包含一整个时隙信号的第一倍速采样信号，并发送给DSP模块；所述DSP模块，用于根据所述MC模块的测量指令在接收到的第一倍速采样信号上进行信号同步，并确定第一同步位置；将第一倍速采样信号转换为第二倍速采样信号；根据所述第一同步位置在所述第二倍速采样信号中确定第二同步位置。在本发明中，在保证TD-SCDMA上行同步精度的同时，提高了TD-SCDMA上行同步效率。

Description

一种TD-SCDMA快速上行同步方法与装置

技术领域

本发明涉及通信技术领域中的移动通信终端测试技术，尤其涉及一种TD-SCDMA快速上行同步方法与装置。

背景技术

TD-SCDMA(Time Division-Synchronization Code Division Multiple Access，时分-同步码分多址)是第三代陆地移动通信系统(3G)的主要无线接口标准之一，它是一个同步系统，对上行和下行同步有比较严格的要求。在TD-SCDMA终端测试应用中，终端测试设备需要能够快速地进行上行同步接入及上行同步保持。为了提高测试精度，需要对被测上行信号进行高倍数采样，并对每个被测时隙进行高精度的上行信号同步，找到最佳采样起始点。现有技术中，通常采用的技术方案为通过对已知上行Midamble(中间码)码序列进行滑动相关来进行时隙上行同步。

在终端测试系统中，为了得到更高的测量精度，通常需要对上行信号进行高倍速采样，且对于每一个被测时隙，均需要利用同步过程找到最佳采样起始点。这样，对于一次上行同步过程来说，需要使用标准Midamble码对每一路单倍采样信号进行滑动相关操作，并根据最大相关峰值找出最佳采样路的精确同步时刻。由于TD-SCDMA为宽带传输技术，为保证测量精确，需采用采样倍速较高的采样信号(通常96倍以上)，计算复杂度相对较高。对于实时测量而言，以上同步方式计算开销较大，并不是一种高效的同步方式。

发明内容

本发明的目的在于提供一种TD-SCDMA快速上行同步方法与装置，以在保证TD-SCDMA上行同步精度的同时，提高TD-SCDMA上行同步效率，为此，本发明采用如下技术方案：

一种时分同步码分多址TD-SCDMA快速上行同步装置，包括用于将被测终端发送的射频信号转换为中频基带采样信号的射频模块，还包括：数字数据处理器DDP模块、数字信号处理器DSP模块以及主控MC模块，其中：

DDP模块，用于将所述射频模块输出的中频基带采样信号转换为第一倍速采样信号；对所述第一倍速采样信号进行功率触发检测，截取包含一整个时隙信号的第一倍速采样信号，并发送给DSP模块；

所述DSP模块，用于根据所述MC模块的测量指令在接收到的第一倍速采样信号上进行信号同步，并确定第一同步位置；将第一倍速采样信号转换为第二倍速采样信号；根据所述第一同步位置在所述第二倍速采样信号中确定第二同步位置；其中，所述第二倍速采样信号对应的第二采样倍数高于所述第一倍速采样信号对应的第一采样倍数，且第二采样倍数为第一采样倍数的整数倍。

一种利用上述TD-SCDMA快速上行同步装置实现的TD-SCDMA快速上行同步方法，包括：

射频模块将被测终端发送的射频信号转换为中频基带采样信号；

DDP模块将所述射频模块输出的中频基带信号转换为第一倍速采样信号，并对所述第一倍速采样信号进行功率触发检测，截取包含一整个时隙信号的第一倍速采样信号，并发送给DSP模块；

DSP模块根据所述MC模块的测量指令在接收到的第一倍速采样信号上进行信号同步，并确定第一同步位置，将所述第一倍速采样信号转换为第二倍速采样信号，根据所述第一同步位置在所述第二倍速采样信号中确定第二同步位置；其中，所述第二倍速采样信号对应的第二采样倍数高于所述第一倍速采样信号对应的第一采样倍数，且第二采样倍数为第一采样倍数的整数倍。

本发明的上述实施例，当需要进行TD-SCDMA上行同步时，首先将被测终端发送的射频信号转换为中频基带采样信号，并将该中频基带采样信号转换为第一倍速采样信号；在接收到的第一倍速采样信号上进行信号同步，并确定第一同步位置；将第一倍速采样信号转换为第二倍速采样信号；根据所述第一同步位置在所述第二倍速采样信号中确定第二同步位置，在保证TD-SCDMA上行同步精度的同时，提高了TD-SCDMA上行同步效率。

附图说明

图1为TD-SCDMA系统时隙上的突发结构的示意图；

图2为本发明实施例提供的一种TD-SCDMA快速上行同步装置的结构示意图；

图3为本发明实施例提供的一种DSP模块的同步计算流程示意图；

图4为本发明实施例提供的一种同步位置搜索方法的流程示意图；

图5为本发明实施例提供的一种分段滤波数据叠加操作的示意图。

具体实施方式

TD-SCDMA系统中，每个子帧的常规时隙(TS0～6)上的突发结构如图1所示。突发由两个长度分别为352chip的数据块、一个长度为144chip的Midamble(其中包含128chip的基本Midamble码元数据)和一个长度为16chip的保护间隔(GP)组成。Midamble码为一已知的训练序列，同一小区同一时隙的不同用户所采用的中间码是由一个基本的中间码经过循环移位后产生。在测量系统中，Midamble码可用于进行信道估计和同步测量，如上行同步的保持以及功率测量等。在本发明实施例提供的技术方案中，基于Midamble码的特征对各被测时隙进行上行同步检测。

下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

参见图2，为本发明实施例提供的TD-SCDMA快速上行同步装置的结构示意图，包括：用于将被测终端发送的射频信号转换为中频基带采样信号的射频模块1，还包括：DDP(Digital Data Processor，数字数据处理器)模块2、DSP(Digital Signal Processor，数字信号处理模块)模块3以及MC(MainControl，主控)模块4；其中：

DDP模块2，用于将射频模块1输出的中频基带采样信号转换为第一倍速采样信号；对第一倍速采样信号进行功率触发检测，截取包含一整个时隙信号的第一倍速采样信号，并发送给DSP模块；

DSP模块3，用于根据MC模块4的测量指令在接收到的第一倍速采样信号上进行信号同步，并确定第一同步位置；将第一倍速采样信号转换为第二倍速采样信号；根据所述第一同步位置在所述第二倍速采样信号中确定第二同步位置；其中，第二倍速采样信号对应的第二采样倍数高于第一倍速采样信号对应的第一采样倍数，且第二采样倍数应为第一采样倍数的整数倍。

为了便于理解和说明，以下以第一采样倍数为12倍(对应12倍速采样信号)，第二采样倍数为96倍(对应96倍速采样信号)为例对本发明实施例提供的技术方案进行描述。当应该认识到，本发明实施例提供的技术方案中，第一采样倍数和第二采样倍数并不仅限于为12倍和96倍。

在本发明实施例中，射频模块1接收到被测设备发送的射频信号后，根据122.88MHz的系统时钟，将该射频信号进行固定采样频率的模数转换操作，转换为61.44Msps的中频基带采样信号，并将该中频基带采样信号输出给DDP模块2。

DDP模块2由FPGA(Field Programmable Gate Array，现场可编程门阵列)组成，用于对射频模块1输出的中频基带采样信号进行速率转换处理，使用等间隔抽取/滤波操作生成12倍速(15.36Msps)采样信号，并对该采样信号进行信号功率触发检测，以找到时隙开始的大致位置，并保证截取包含一整个时隙信号的12倍速采样信号。其中，由TD-SCDMA时隙结构可知，触发点位置需与实际时隙同步位置(SYNC)的误差在±8chips以内，因此，DDP模块2可以截取包含一个完整TD-SCDMA时隙长度的数据(包括GP长度共864chips)，通过SRIO(Serial Rapid I/O，高速串行I/O口)传输给DSP模块3的内部RAM(Random Access Memory，随机存取存储器)。

DSP模块3可以包括内部RAM31和计算核心CORE32，CORE32可以根据MC模块4的测量指令，从内部RAM 31中取出等待处理的一个时隙的12倍速采样信号，并利用差分Midamble码的性质，根据差分同步方法对12倍速采样信号进行信号同步，找到当前被测时隙的12倍速采样信号的第一同步位置SYNC_12X。

为了更加精确地找到同步位置，DSP模块3可以通过插值滤波的方式将12倍速采样信号转换为96倍采样信号，此时，第一同步位置在96倍速采样信号中的位置SYNC_96X＝SYNC_12X*8。

例如，12倍速采样信号中的第一同步位置为第512个采样点(一个时隙的12倍速采样信号共有864*12个采样点，即每个chips的数据包含12个采样点)，则12倍速采样信号转换为96倍采样信号(一个时隙的96倍速采样信号共有864*96个采样点，即每个chips的数据包含96个采样点)后，该第一同步位置在96倍速采样信号中的位置为第512*8个采样点。

在96倍速采样信号中，第一同步位置对应的采样点可能并不是最佳采样点，因此，可以在第一同步位置在96倍速采样信号中对应的采样点(SYNC_96X)左右各取m个采样点(m为正整数，且2m+1不小于第二倍速与第一倍速的比值，在实际测量中取m＝4已经可以满足精度要求，为简化计算，在本发明中以m＝4为例进行说明)，作为数据时隙的候选起始位置，并分别根据上述候选起始位置找到数据时隙中对应的Midamble部分起始位置在96倍速采样信号中对应的采样点(1个数据时隙的候选起始位置对应1个该数据时隙的Midamble部分起始位置)，根据该采样点(Midamble部分起始位置在96倍速采样信号中对应的采样点)从96倍速采样信号中抽取单倍采样信号，即包含第一同步位置所在这一路单倍采样数据在内，共9(即2m+1)路单倍采样数据。DSP模块3可以使用复数基本Midamble码对该9路单倍采样数据进行滑动相关操作，所得的最大相关值即为相关峰值。DSP模块3可以将相关峰值对应的一路单倍采样数据确定为最佳采样路，该最佳采样路相关峰值所在位置即为数据时隙的Midamble部分的起始位置，由此得出的数据时隙起始位置即为96倍速采样信号的第二同步位置PRECISE_SYNC_96X。其中，DSP模块3中同步计算流程示意图可以参见图3。

其中，在上述步骤中，当利用差分Midamble码的性质，根据差分同步方法在当前被测时隙的12倍速采样信号中无法搜索到第一同步位置时，则无法完成数据同步操作，其后续的测量计算也没有意义，因此可以直接结束此次同步位置搜索流程，并等待下一被测时隙的数据，以节省计算时间。

下面对本发明实施例提供的差分同步方法进行详细描述。

在本发明实施例中，差分同步方法主要通过采用差分操作和硬判决操作进行Midamble同步。由于是对12倍速采样信号进行同步，因此需要进行12路单倍采样数据同步位置搜索操作，即同步位置搜索可以按第1至第12路的顺序依次分别进行。但只需其中一路单倍采样数据找到同步位置，即可跳出同步搜索，标识同步成功并返回当前时隙的12倍速采样信号的第一同步位置SYNC_12X(SYNC_12X＝((SYNC_i)-1)×12+i，其中，SYNC_i即为在第i路单倍采样数据中搜索到的同步位置)。

其中，对于第i路单倍采样数据，差分同步搜索的操作如下：

a、根据数据时隙结构，若将当前时隙的12倍速采样信号的第一个采样点视为数据时隙的起始位置，那么将在第353个采样点找到数据的Midamble部分的起始位置，以该起始位置为起点向后截取144+16＝160个采样数据。对此160个采样数据采用相邻两点依次共轭相乘(即求相角差分)的方式，得到144+16-1＝159个复数共轭差分数据，即comp_mid_j＝a_j+ib_j＝mid_j+1×conj(mid_j)，其中，j＝1，2，...，159。因为根据复数基本Midamble码特点，其相邻码元的相角差的绝对值不会超过90度，所以可以比较所得复数共轭差分数据comp_mid_j，并对实虚部进行硬判操作，得到159个的差分硬判决码diff_mid_j。其硬判规则如下：

1)如果abs(a_j)＞abs(b_j)，那么其对应的相邻采样数据的相角差是0或180°，判定diff_mid_j的虚部为0。当a＞0时，diff_mid_j的实部判为1，否则实部判为-1。其中abs(·)为取复数的模(对于实数即为绝对值)。其中，因为根据复数基本Midamble码特点，其相邻码元的相角差绝对值不会超过90度，所以此种情况与基本Midamble码特征并不一致，故可判定当前对应的采样数据并不包含在数据时隙的Midamble部分中。2)如果abs(a_j)≤abs(b_j)，那么其对应的相邻采样数据的相角差是90°或-90°，可以判定diff_mid_j的实部为0。当b＞0时，diff_mid_j的虚部判为1，否则虚部判为-1。

b、对复数基本Midamble码进行与步骤a中相同的差分操作和硬判操作得到127点基本差分Midamble判决码。其中，由于基本Midamble码集合在现有协议中已定义，且当前使用的基本Midamble码已知，所以可以预先计算基本差分Midamble判决码，并将数值存储于DSP模块的存储器中，用于计算时直接调用。这样可以简化计算步骤，提高运算效率。

c、设定32码元同步搜索长度以及127码元同步窗长，将步骤a中所述159个差分硬判决码的第一个码元作为当前同步窗起始位置；以该同步窗起始位置起始，截取127个的差分硬判决码diff_mid_j与127点基本差分Midamble判决码diff_basic_mid_k比较，统计两者相同数据个数(即在实轴同侧的个数)，若个数等于127，说明当前同步窗内的差分硬判决码与基本差分Midamble判决码已完全对齐，以此当前同步窗起始位置来找到第i路单倍采样数据同步位置SYNC_i。否则向后滑动一个码元，再次截取并进行比较，直到完成第i路单倍采样数据的所有搜索操作(即同步窗的滑动距离达到同步搜索长度)。若在第i路单倍采样数据中没有找到同步位置，则进入i+1路单倍采样数据，重新进行步骤a至c。

需要注意的是，当相邻的Midamble部分的采样数据的相角差不大于π/4的时候，也就是相对于TD-SCDMA采样信号频偏不大于160KHz的时候，本发明实施例提供的差分同步方法理论上均可有效用于同步计算，因为若频偏超过此范围，相当于做了一个2π周期旋转(也类似于数据超过了定义的数据类型时溢出情况)，例如：频偏为160001HZ时测得的频偏为-159999HZ，频偏为320001HZ时测得的频偏为1HZ等等。根据测量规范和测量适用范围，被测终端频率误差测量范围不会超过160KHz，因此，本发明实施例提供的差分同步方法完全适用于TD-SCDMA测量中的同步计算操作。

其中，在本发明实施例提供的同步位置搜索方法的流程示意图可以如图4，包括以下步骤：

步骤401、确定第i路单倍采样数据的Midamble部分的起始位置，并向后截取160个单倍采样数据；根据所述160个采样数据确定159个复数共轭差分数据，并分别对该159个复数共轭差分数据的实虚部进行硬判决，得到159个差分硬判决码。

步骤402、根据复数基本Midamble码确定127个基本共轭差分Midamble数据，并分别对该127个基本共轭差分Midamble数据的实虚部进行硬判决，得到127个基本差分Midamble判决码。

步骤403、将差分硬判决码的第一个码元作为当前同步窗起始位置。

步骤404、根据预设的同步搜索长度和同步窗长，从当前同步窗起始位置向后截取127个差分硬判决码，并将该127个差分硬判决码与所述127个基本差分Midamble判决码进行比较，若二者完全相同，则以该当前同步窗起始位置来找到第i路单倍采样数据的同步位置(数据时隙起始位置)，并根据该同步位置确定所述第一同步位置，并结束搜索流程，判定同步成功；若二者不完全相同，则转至步骤405；

步骤405、判断同步窗的滑动距离是否达到同步搜索长度，若判断为否，则从当前同步窗起始位置向后滑动一个码元，并将该码元更新为当前同步窗起始位置，并转至步骤404；若判断为是，则转至步骤406；

步骤406、判断i是否小于n，若判断为是，则令i＝i+1，并转至步骤401；否则，结束搜索流程，判定同步失败。

其中，n为12倍速采样信号的采样倍数，i为不大于n的正整数。

上述12路同步位置搜索流程中，只要在一路单倍采样数据中找到同步位置，即说明Midamble段已对齐，找到了同步位置，可以立即退出当前的同步位置搜索操作，返回第一同步位置SYNC_12X＝((SYNC_i)-1)×12+i。

为了更加精确地找到同步位置，DSP模块3还可以将12倍速采样信号插值滤波转换为96倍速采样信号。具体地，每次从12倍速采样信号的(共10368个采样点)采样数据中取出采样点数为1024/8＝128点(共分81段)，在各相邻采样点间插入7个0(即进行8倍插值操作)得到1024点插零数据值。故每段数据在时域进行的卷积为1024点插零数据与1024点RRC滤波器时域响应的卷积。根据卷积运算性质，使用FFT的频域相乘运算来取代时域卷积运算，应使用2048点FFT。因此在DSP实现中，对于每段1024点插零数据后补0到2048点数据，再进行2048点FFT运算。然后与RRC滤波器的2048点频域响应点乘，最后做2048点IFFT操作，得到2048点时域滤波结果。对于每段数据的时域滤波结果，保留后1024点数据，用于与后续数据段滤波得到的前1024点时域滤波结果的进行重叠相加。对第一次和最后一次的卷积，需要去掉开始和最后的1/2低通系数，即各512点数。就得到了96倍速率共1024*81＝82944点的采样信号。此时第一同步位置在96倍速采样信号中的位置SYNC_96X＝SYNC_12X*8。其中分段滤波数据叠加操作如图5所示。

通过已知基本Midamble码生成复数基本Midamble码并得到基本差分Midamble判决码(实际DSP实现中，由于基本Midamble码固定且已知，因此这部分可预先计算所有基本Midamble码所对应的复数基本Midamble码和基本差分Midamble判决码，并存储于DSP的存储器中供同步运算时直接调用，以简化计算复杂度)。使用96倍速采样信号，在SYNC_96X所对应的采样路左右各取4路单倍采样数据，共9路采样数据。以SYNC_96X及其左右各四点采样位置分别为此9路采样数据的同步位置。根据时隙结构，找到此9路采样数据各自所对应的基本Midamble数据部分。以此9路单倍采样数据中最靠前的一路的基本Midamble数据起始点为滑动起始点，使用复数基本Midamble码对此9路采样数据的Midamble数据部分进行滑动相关操作，滑动距离为9，所得最大的相关值就是相关峰值；保存相关峰值对应的一路单倍采样数据为最佳采样路，最佳采样路对应的同步位置即为96倍速采样信号的第二同步位置PRECISE_SYNC_96X。

进一步地，在本发明实施例提供的技术方案中，当确定了第二同步位置后，DSP模块3还可以根据第二同步位置对第二倍速采样信号进行同步测量，并将同步测量结果发送给MC模块。

具体的，DSP模块3可以在第二同步位置左右各取k(k为正整数，且2k+1不大于所述第二倍数采样信号的采样倍数，在本发明中以k＝2进行描述)路单倍采样数据，并根据所述MC模块的测量指令对该5(即2k+1)路单倍采样数据进行同步测量，并将测量结果通过各测量项接口上报给MC模块4。

通过以上流程可以看出，本发明实施例在信号同步处理过程中，将高效的低倍速采样信号差分同步算法与高倍速采样信号局部滑动相关同步算法相结合，大大简化了算法复杂度，避免了传统同步方式在高倍速采样信号中的运算浪费，节省了运算开销。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台终端测试设备(可以是终端综合测试仪，或者矢量信号分析仪等设备)执行本发明各个实施例所述的方法。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视本发明的保护范围。

Claims (20)

1.一种时分同步码分多址TD-SCDMA快速上行同步装置，包括用于将被测终端发送的射频信号转换为中频基带采样信号的射频模块，其特征在于，还包括：数字数据处理器DDP模块、数字信号处理器DSP模块以及主控MC模块，其中：

DDP模块，用于将所述射频模块输出的中频基带采样信号转换为第一倍速采样信号；对所述第一倍速采样信号进行功率触发检测，截取包含一整个时隙信号的第一倍速采样信号，并发送给DSP模块；

所述DSP模块，用于根据所述MC模块的测量指令在接收到的第一倍速采样信号上进行信号同步，并确定第一同步位置；将第一倍速采样信号转换为第二倍速采样信号；根据所述第一同步位置在所述第二倍速采样信号中确定第二同步位置；其中，所述第二倍速采样信号对应的第二采样倍数高于所述第一倍速采样信号对应的第一采样倍数，且第二采样倍数为第一采样倍数的整数倍；

其中，所述DSP模块具体用于，通过插值滤波将所述第一倍速采样信号转化为所述第二倍速采样信号。

2.如权利要求1所述的TD-SCDMA快速上行同步装置，其特征在于，所述DSP模块具体用于，依次对第一倍速采样信号的各路单倍采样数据进行同步位置搜索，并当在其中一路单倍采样数据中搜索到同步位置时，停止同步位置搜索，标识同步成功，并将该同步位置确定为第一同步位置。

3.如权利要求2所述的TD-SCDMA快速上行同步装置，其特征在于，所述DSP模块具体用于，通过以下方式实现依次对第一倍速采样信号的各路单倍采样数据进行同步位置搜索，并当搜索到同步位置时，停止同步位置搜索，标识同步成功，并将该同步位置确定为第一同步位置：

步骤a、从第i路单倍采样数据的第353个采样点起，向后截取160个采样数据；根据所述160个采样数据确定159个复数共轭差分数据，并分别对该159个复数共轭差分数据的实虚部进行硬判决，得到159个差分硬判决码；

步骤b、根据复数基本Midamble码确定127个基本共轭差分Midamble数据，并分别对该127个基本共轭差分Midamble数据的实虚部进行硬判决，得到127个基本差分Midamble判决码；

步骤c、将所述159个差分硬判决码的第一个码元作为当前同步窗起始位置；

步骤d、设定同步搜索长度为32个码元，同步窗长为127个码元，从当前同步窗起始位置，在所述159个差分硬判决码中，向后连续截取127个差分硬判决码，并将该127个差分硬判决码与所述127个基本差分Midamble判决码进行比较，若二者完全相同，则将该当前同步窗起始位置作为第i路单倍采样数据的Midamble部分的起始位置，并根据该起始位置确定所述第一同步位置，并结束搜索流程，判定同步成功；若二者不完全相同，则转至步骤e；

步骤e、判断同步窗的滑动距离是否达到同步搜索长度，若判断为否，则从当前同步窗起始位置向后滑动一个码元，并将该码元更新为当前同步窗起始位置，并转至步骤d；若判断为是，则转至步骤f；

步骤f、判断i是否小于n，若判断为是，则令i＝i+1，并转至步骤a；否则，结束搜索流程，判定同步失败；

其中，n为所述第一倍速采样信号的采样倍数，i为不大于n的正整数。

4.如权利要求3所述的TD-SCDMA快速上行同步装置，其特征在于，所述DSP模块具体用于，通过以下方式实现根据所述160个采样数据确定159个复数共轭差分数据：

依次对所述160个采样数据中的相邻两个采样数据进行共轭相乘。

5.如权利要求3所述的TD-SCDMA快速上行同步装置，其特征在于，所述DSP模块具体用于，通过以下方式实现分别对该159个复数共轭差分数据的实虚部进行硬判决，得到159个差分硬判决码：

当所述复数共轭差分数据的实部的绝对值大于虚部系数的绝对值，且该复数共轭差分数据的实部大于0时，确定该复数共轭差分数据对应的差分硬判决码的实部为1，虚部为0；

当所述复数共轭差分数据的实部的绝对值大于虚部系数的绝对值，且该复数共轭差分数据的实部不大于0时，确定该复数共轭差分数据对应的差分硬判决码的实部为-1，虚部为0；

当所述复数共轭差分数据的实部的绝对值不大于虚部系数的绝对值，且该复数共轭差分数据的虚部系数大于0时，确定该复数共轭差分数据对应的差分硬判决码的实部为0，虚部为1；

当所述复数共轭差分数据的实部的绝对值不大于虚部系数的绝对值，且该复数共轭差分数据的虚部系数不大于0时，确定该复数共轭差分数据对应的差分硬判决码的实部为0，虚部为-1。

6.如权利要求3所述的TD-SCDMA快速上行同步装置，其特征在于，所述DSP模块具体用于，通过以下公式实现根据第i路单倍采样数据的Midamble部分的起始位置确定所述第一同步位置：

SYNC＝((SYNC_i)-1)×n+i

其中，SYNC为所述第一同步位置所在采样点在所述第一倍速采样信号中的采样点的序号，SYNC_i为所述第i路单倍采样数据的Midamble部分的起始位置所在采样点在所述第i路单倍采样数据的采样点的序号，n为第一倍速采样信号的采样倍数。

7.如权利要求1所述的TD-SCDMA快速上行同步装置，其特征在于，所述DSP模块具体用于，确定所述第一同步位置在所述第二倍速采样信号中对应的采样点，在该采样点的左右各取m个采样点，作为数据时隙的候选起始位置，并分别根据所述候选起始位置找到所述数据时隙中对应的Midamble部分起始位置在第二倍速采样信号中对应的采样点；根据所述该采样点从所述第二倍速采样信号中抽取单倍采样数据，得到2m+1路单倍采样数据，并分别将该2m+1路采样数据与复数基本Midamble码进行滑动相关运算，得到各路单倍采样数据的相关峰值，将最大相关峰值对应的一路单倍采样数据确定为最佳采样路，其所对应的数据时隙起始位置确定为所述第二同步位置；其中，m为正整数，且2m+1不小于所述第二采样倍数倍速与所述第一采样倍数的比值。

8.如权利要求1所述的TD-SCDMA快速上行同步装置，其特征在于，

所述DSP模块还用于，根据所述第二同步位置对所述第二倍速采样信号进行同步测量，并将同步测量结果发送给MC模块；

所述MC模块，用于根据所述同步测量结果进行参数控制和结果显示输出。

9.如权利要求8所述的TD-SCDMA快速上行同步装置，其特征在于，所述DSP模块具体用于，通过以下方式实现根据所述第二同步位置对所述第二倍速采样信号进行同步测量：

在所述第二同步位置左右各取k路单倍采样数据，并根据所述MC模块的测量指令对该2k+1路单倍采样数据进行同步测量，其中，k为正整数，且2k+1不大于所述第二采样倍数。

10.如权利要求1-9任一项所述的TD-SCDMA快速上行同步装置，其特征在于，所述第一采样倍数为12倍，所述第二采样倍数为96倍。

11.一种利用如权利要求1所述的TD-SCDMA快速上行同步装置实现的TD-SCDMA快速上行同步方法，其特征在于，包括：

射频模块将被测终端发送的射频信号转换为中频基带采样信号；

DDP模块将所述射频模块输出的中频基带信号转换为第一倍速采样信号，并对所述第一倍速采样信号进行功率触发检测，截取包含一整个时隙信号的第一倍速采样信号，并发送给DSP模块；

DSP模块根据所述MC模块的测量指令在接收到的第一倍速采样信号上进行信号同步，并确定第一同步位置，将所述第一倍速采样信号转换为第二倍速采样信号，根据所述第一同步位置在所述第二倍速采样信号中确定第二同步位置；其中，所述第二倍速采样信号对应的第二采样倍数高于所述第一倍速采样信号对应的第一采样倍数，且第二采样倍数为第一采样倍数的整数倍；

其中，所述DSP模块将所述第一倍速采样信号转换为第二倍速采样信号，具体为：

所述DSP模块通过插值滤波将所述第一倍速采样信号转化为所述第二倍速采样信号。

12.如权利要求11所述的方法，其特征在于，所述DSP模块根据所述MC模块的测量指令在接收到的第一倍速采样信号上进行信号同步，并确定第一同步位置，具体为：

所述DSP模块依次对第一倍速采样信号的各路单倍采样数据进行同步位置搜索，并当在其中一路单倍采样数据中搜索到同步位置时，停止同步位置搜索，标识同步成功，并将该同步位置确定为第一同步位置。

13.如权利要求12所述的方法，其特征在于，所述DSP模块依次对第一倍速采样信号的各路单倍采样数据进行同步位置搜索，并当搜索到同步位置时，停止同步位置搜索，标识同步成功，并将该同步位置确定为第一同步位置，具体为：

步骤a、所述DSP模块从第i路单倍采样数据的第353个采样点起，向后截取160个采样数据；根据所述160个采样数据确定159个复数共轭差分数据，并分别对该159个复数共轭差分数据的实虚部进行硬判决，得到159个差分硬判决码；

步骤b、所述DSP模块根据复数基本Midamble码确定127个基本共轭差分Midamble数据，并分别对该127个基本共轭差分Midamble数据的实虚部进行硬判决，得到127个基本差分Midamble判决码；

步骤c、所述DSP模块将所述159个差分硬判决码的第一个码元作为当前同步窗起始位置；

步骤d、所述DSP模块设定同步搜索长度为32个码元，同步窗长为127个码元，从当前同步窗起始位置，在所述159个差分硬判决码中，向后连续截取127个差分硬判决码，并将该127个差分硬判决码与所述127个基本差分Midamble判决码进行比较，若二者完全相同，则将该当前同步窗起始位置作为第i路单倍采样数据的Midamble部分的起始位置，并根据该位置信息确定所述第一同步位置，并结束搜索流程，判定同步成功；若二者不完全相同，则转至步骤e；

步骤e、所述DSP模块判断同步窗的滑动距离是否达到同步搜索长度，若判断为否，则从当前同步窗起始位置向后滑动一个码元，并将该码元更新为当前同步窗起始位置，并转至步骤d；若判断为是，则转至步骤f；

步骤f、所述DSP模块判断i是否小于n，若判断为是，则令i＝i+1，并转至步骤a；否则，结束搜索流程，判定同步失败；

其中，n为所述第一倍速采样信号的采样倍数，i为不大于n的正整数。

14.如权利要求13所述的方法，其特征在于，所述DSP模块根据所述160个采样数据确定159个复数共轭差分数据，具体为：

所述DSP模块依次对所述160个采样数据中的相邻两个采样数据进行共轭相乘。

15.如权利要求13所述的方法，其特征在于，所述DSP模块分别对该159个复数共轭差分数据的实虚部进行硬判决，得到159个差分硬判决码，具体为：

当所述复数共轭差分数据的实部的绝对值大于虚部系数的绝对值，且该复数共轭差分数据的实部大于0时，所述DSP模块确定该复数共轭差分数据对应的差分硬判决码的实部为1，虚部为0；

当所述复数共轭差分数据的实部的绝对值大于虚部系数的绝对值，且该复数共轭差分数据的实部不大于0时，所述DSP模块确定该复数共轭差分数据对应的差分硬判决码的实部为-1，虚部为0；

当所述复数共轭差分数据的实部的绝对值不大于虚部系数的绝对值，且该复数共轭差分数据的虚部系数大于0时，所述DSP模块确定该复数共轭差分数据对应的差分硬判决码的实部为0，虚部为1；

当所述复数共轭差分数据的实部的绝对值不大于虚部系数的绝对值，且该复数共轭差分数据的虚部系数不大于0时，所述DSP模块确定该复数共轭差分数据对应的差分硬判决码的实部为0，虚部为-1。

16.如权利要求13所述的方法，其特征在于，所述DSP根据第i路单倍采样数据的Midamble部分的起始位置确定所述第一同步位置，具体通过以下公式实现：

SYNC＝((SYNC_i)-1)×n+i

其中，SYNC为所述第一同步位置所在采样点在所述第一倍速采样信号中的采样点的序号，SYNC_i为所述第i路单倍采样数据的Midamble部分的起始位置所在采样点在所述第i路单倍采样数据的采样点的序号，n为第一倍速采样信号的采样倍数。

17.如权利要求11所述的方法，其特征在于，所述DSP模块根据所述第一同步位置在所述第二倍速采样信号中确定第二同步位置，具体为；

所述DSP模块确定所述第一同步位置在所述第二倍速采样信号中对应的采样点，在该采样点的左右各取m个采样点，作为数据时隙的候选起始位置，并分别根据所述候选起始位置找到所述数据时隙中对应的Midamble部分起始位置在第二倍速采样信号中对应的采样点；

所述DSP模块根据所述该采样点从所述第二倍速采样信号中抽取单倍采样数据，得到2m+1路单倍采样数据，并分别将该2m+1路采样数据与复数基本Midamble码进行滑动相关运算，得到各路单倍采样数据的相关峰值，将最大相关峰值对应的一路单倍采样数据确定为最佳采样路，其所对应的数据时隙起始位置确定为所述第二同步位置；

其中，m为正整数，且2m+1不小于所述第二采样倍数倍速与所述第一采样倍数的比值。

18.如权利要求11所述的方法，其特征在于，还包括：

所述DSP模块根据所述第二同步位置对所述第二倍速采样信号进行同步测量，并将同步测量结果发送给MC模块；

所述MC模块根据所述同步测量结果进行参数控制和结果显示输出。

19.如权利要求18所述的方法，其特征在于，所述DSP模块根据所述第二同步位置对所述第二倍速采样信号进行同步测量，具体为：

所述DSP模块在所述第二同步位置左右各取k路单倍采样数据，并根据所述MC模块的测量指令对该2k+1路单倍采样数据进行同步测量，其中，k为正整数，且2k+1不大于所述第二采样倍数。

20.如权利要求11-19任一项所述的方法，其特征在于，所述第一采样倍数为12倍，所述第二采样倍数为96倍。