CN102640227B - 一种快闪存储器件及控制方法 - Google Patents

一种快闪存储器件及控制方法 Download PDF

Info

Publication number
CN102640227B
CN102640227B CN201080052625.2A CN201080052625A CN102640227B CN 102640227 B CN102640227 B CN 102640227B CN 201080052625 A CN201080052625 A CN 201080052625A CN 102640227 B CN102640227 B CN 102640227B
Authority
CN
China
Prior art keywords
flash memory
operating parameter
described flash
memory cell
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080052625.2A
Other languages
English (en)
Other versions
CN102640227A (zh
Inventor
康纳·莫里斯·赖安
约瑟夫·沙利文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nahm Dewrance Co., Ltd.
Original Assignee
Nahm Dewrance Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nahm Dewrance Co Ltd filed Critical Nahm Dewrance Co Ltd
Publication of CN102640227A publication Critical patent/CN102640227A/zh
Application granted granted Critical
Publication of CN102640227B publication Critical patent/CN102640227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles

Abstract

本发明涉及一种提高快闪存储器件的操作寿命的方法，其中，该方法包括在该快闪存储器件的寿命期内改变该快闪存储器件的操作参数。提供一种改变快闪存储器件的操作参数方法的优点是可以提高该快闪存储器件的操作寿命。可用相对低的电压和相对短的电压周期来初始写入、读取和擦除该快闪存储器件的快闪单元。随着时间流逝，快闪存储器件中的快闪单元将开始退化，并且这将需要提高用于该快闪存储器件的电压和电压周期以确保执行正确的写入、读取和擦除指令。本发明还涉及一种快闪存储器件。

Description

一种快闪存储器件及控制方法
技术领域
本发明涉及一种提高快闪存储器件和使用快闪存储器件的电子单元的操作效率的方法和设备。
背景技术
过去几年中，固态硬盘(SSD)在许多电子单元中变得越来越普遍。这些SSD大部分使用快闪存储器件来存储数据。
快闪存储器件典型地包括浮栅场效应晶体管(FET)作为它们的存储元素，该存储元素可实现NOR快闪存储和/或NAND快闪存储。浮栅FET除包括FET发现中的普通栅极外还包括一个第二、浮置的栅极。通过在FET的浮置栅极上放置电荷，可改变FET的阈值电压(VT)以反映单层快闪单元的二进制“1”或二进制“0”或多层快闪单元(MLC)中更复杂的二进制值。
快闪存储器件依块来排列，每块包括多个页，并且每页包括多个字节。通常，一页包括512、2048或4096个字节。在某些情况下，该页甚至可包括更多的字节。
一种为快闪存储器件的操作参数而设置的激励用于快闪存储器件以设置该快闪存储器件中的二进制值。
快闪存储器件的操作参数可包括读取电压电平、写入电压电平、擦除电压电平、读取电流电平、写入电流电平、擦除电流电平、读取电压持续时间、写入电压持续时间、擦除电压持续时间、阈值电流、阈值电压、电流和电压的增长率、单程序操作或擦除操作的电流和电压应用的若干重复周期、重复周期内电流和电压的变化率、重复周期内采取步骤的数目和/或导通电压中的一个或多个。
用于快闪存储器件的电压在近似0V至35V范围内变化。用于快闪存储器件的电流在几微安至小于100毫安范围内变化。重复周期数典型地从1个周期至20个周期变化。
每个操作参数由控制寄存器值或控制寄存器值的一部分来实例化。控制寄存器是存储器的一个物理部件，典型地包含8个比特，用来对操作参数进行编码。
因此，贯穿本说明书以下部分，对操作参数的任意提及都应当理解为指的是存储在控制寄存器中的值。对电激励的提及应当理解为指的是用于快闪存储器件的实际电信号。
快闪存储驱动器或快闪存储单元可包含一个或多个快闪存储器件。
快闪存储器件的问题之一是浮栅FET由于每次程序操作(如读取操作或写入操作)以及每次对快闪存储器件执行的擦除操作而随时间退化。每次操作之后，浮栅FET中的存储元素的结构会受到损坏，这降低了浮栅FET在二进制“1”和二进制“0”之间转换状态的效率。
每种情况下对浮栅FET造成的退化量与电流电平、电压电平及浮栅FET上电流和电压的曝光时间成正比。浮栅FET上的电激励、浮栅FET上的电激励的重复次数和浮栅FET上的电激励的变化率是用于执行用在快闪存储器件中的浮栅FET上的写入和/或擦除操作的所有因素，并因而是浮栅FET的退化级别的所有因素。
当前影响快闪存储器件的另一个问题是电荷以注入电子的形式残留在快闪存储器件的浮栅FET的绝缘氧化部分中。该电荷阻碍了电子流入和流出浮栅FET的绝缘氧化部分，因此使得浮栅FET在二进制“1”和二进制“0”间转换状态逐渐更加困难。该电荷提高了快闪存储器件无法可靠地编程或擦除的时间。
然而，快闪存储器件的一个更深层的问题是电荷会随着时间而从浮栅FET的浮置栅极泄漏。重要的是确保在浮置栅极上有充足的电荷，使得浮栅FET将在规定时段内(称为保存期)保持设置在相同的逻辑状态。根据快闪存储器件的预期应用，该保存期典型地在3个月至10年之间。随着时间的流逝，浮置栅极上的电荷将从电绝缘栅极泄漏，并且电荷从浮置栅极泄漏的速率将部分地决定快闪存储器件的操作寿命。
上面所提问题降低了快闪存储器件的操作效率，而且早已有试图解决这些问题的方法。由于这些问题，使得快闪存储器件具有有限的操作寿命，并且典型地，对于单层单元而言，该操作寿命可达到100,000次的编程和/或擦除操作，或对于MLC而言可达到10,000次的编程和/或擦除操作。
因此，为了提供操作上尽可能有效率的快闪存储器件，电激励以及与电激励(用于向快闪存储器件的浮置栅极放置和提取大量电荷)相关的氧化层退化量必须与快闪存储器件的性能相均衡以在上面提到的保存期内保存那些电子。
如果长时间使用特别高的操作参数，与使用具有更低电激励级别的操作参数的快闪存储器件相比，注入发生地相对迅速，并且因此快闪存储器件的退化也将发生地相对迅速。
可替代地，如果操作参数被设定为低电流或电压，由于即使快闪单元的最低退化量也会使得采用低电流或电压信号的快闪存储很难正确地写入或读取，则该快闪存储器将迅速地变为不可用。此外，由于电荷会随时间从绝缘浮置栅极泄漏，因此浮置栅极上低电荷水平会导致数据保持时间相对较短。如果在浮置栅极上使用低电荷水平，数据保持时间会相对较短，而快闪存储器件的操作寿命也会显著减少。
因此，如果想获得良好的均衡，设计工程师在为快闪存储器件选择操作参数中的作用非常重要。然而，目前对快闪存储器件的操作参数的设定过程并不非常科学。典型地，设计工程师会采用被发现适用于先前制造的多批快闪存储器件的一套操作参数。由于设计工程师不知道快闪存储器件如何部署，因此在选择操作参数时会选择“中间路线”的方法。明显地，在某些取决于快闪存储器件所执行的操作的情况下，这可能不是正确的方法。
由于制造过程差异、原材料差异等，一套通用的操作参数并不能完美地适用于所有批次的快闪存储器件。换言之，为了充分利用任意特定批次的快闪存储器件，一套通用操作参数不能完美地适用于该特定批次快闪存储器件。根据每批快闪存储器件的内在耐久性和保持特征，该批次快闪存储器件都具有延长寿命的可能。
基于以前制造的多批快闪存储器件的历史数据而选择的操作参数并不完全可靠，并可导致快闪存储器件的退化加速从而使得该快闪存储器件的操作寿命更短。
另外，由于在制造快闪存储器件时设定了操作参数，因此这些操作参数不太可能完美地适用于该快闪存储器件操作寿命中所有阶段的每个快闪存储器件。这是由于注入和退化过程改变了该快闪存储器件的行为并导致部分或所有的操作参数已不再完美。
快闪存储器件的退化速率严重地依赖快闪存储器件所经历的应用类型。例如，用在记忆棒中的快闪存储器件会面临更少的状态改变，因此不需要大的耐久等级但会经历相对大量的掉电周期并从而需要良好的保持时间。与之相反，用于企业存储阵列的快闪存储器件的经历会基本相反——频繁的状态改变但很少的掉电周期。
目前，众所周知的是使用损耗均衡技术可以使闪存驱动中的快闪存储器件会随时间均匀地退化。包含快闪存储器件的电子单元中的软件程序或闪存驱动器本身跟踪哪个快闪存储器件已被使用并管理对该快闪存储器件的数据读取和写入，因此当相互比较时，所有读取和写入的快闪存储器件数量大体相等。以此方式，由于读取/写入操作退化的影响被分散到快闪存储器件内所有快闪单元，因此会提高快闪存储器件的总操作寿命。
虽然本方案是有益的，但是由于该方法没有尝试遏制快闪存储器件的损耗和退化而是设法使损耗和退化均匀地展开，所以还是存在问题。在快闪存储器件的操作寿命内，控制器没有尝试通过控制寄存器来修改操作参数，也没有尝试补偿快闪存储器件将经历的不同操作功能。
快闪存储器件允许在浮栅FET的寿命期内改变电激励级别也是众所周知的，然而，操作参数是不能改变的。换言之，浮栅FET可以具有向快闪存储器件写入的最大重复周期数的操作参数。如果在最大重复周期数内仍没有成功地向该快闪存储器件写入，则将该快闪存储器件标记为不可操作，并选择该闪存驱动器上一个不同的快闪存储器件进行写入。在浮栅FET寿命的初期，尽管控制寄存器中存储的最大重复周期值可能是15，但可能只执行5次尝试。随着浮栅FET的老化，执行的尝试次数提高至由控制寄存器中的操作参数规定的最大数。以此方式，显而易见的是电激励随着快闪存储器件的老化而提高，然而，操作参数不变。因此，尽管连续编程和/或擦除操作之间的电激励可能发生改变，但寄存器值从不会改变。操作参数在快闪存储器件制造厂计算，在快闪存储器件制造厂实例化，并且在快闪存储器件的寿命期内不改变。迄今为止，在制造时初始设定参数之后，操作参数被认为是不可更改且固定的。用于浮栅FET的电激励变量被限制于由浮栅FET的操作参数设定的上限和/或下限内。
由于对快闪存储器件执行的读/写操作的粗糙性，快闪存储器件会彻底退化。
发明内容
本发明的目的是提供一种克服以上所提问题中的至少一个问题的装置/方法，并提高快闪存储器件的操作寿命，从而提高包括快闪存储器件的电子单元的操作寿命。
本发明涉及一种提高快闪存储器件的操作寿命的方法，其中该方法包括在该快闪存储器件操作寿命期内调整快闪存储器件的一个操作参数的步骤。
提供一种改变快闪存储器件的一个或多个操作寄存器中的操作参数或参数值的方法的优点是可以提高快闪存储器件的操作效率。初始时可采用相对低的电激励写入、读取和擦除快闪存储器件中的快闪单元。由于随着时间会发生状态改变，快闪存储器件中的快闪单元会开始退化，比关切有必要移动阈值和/或增加用于快闪存储器件的电激励以确保执行适当的写入、读取和/或擦除指令。本质上，本发明通过在快闪存储器件的操作寿命期内改变相应的寄存器值来改变操作参数。
然而，到目前为止，没人考虑调整控制寄存器中固定的操作参数以提高快闪存储器件的操作效率。操作参数一直被认为是不可变更的，且在浮栅FET的常规操作中是不能轻易可调整的。通常情况下，必须将测试模式输入到允许执行调整浮栅FET的操作参数的命令中。一个强烈的迹象显示，浮栅FET中的操作参数如此不可变更和固定，并且通常情况下快闪存储器件被认为是现有技术。快闪存储器件的操作参数可以在动态模式下进行调整以提高快闪存储器件的操作效率并允许快闪存储器件在更多情况下更有效地操作的实现被认为是本发明中重要的一步。
本发明还涉及一种提高快闪存储器件的操作效率的方法，其中，保存在一个决定快闪存储器件的一个操作参数的控制寄存器中的值在该快闪存储器件的寿命期内受到调整。
提供一种改变快闪存储器件的一个或多个操作寄存器中的操作参数或参数值的方法的优点是可以提高快闪存储器件的操作效率。操作效率包括操作寿命、操作要求(如编程和擦除操作的电压和电流要求)；并且，由于不同的快闪存储器件取决于该快闪存储器件如何部署，因此操作效率也不同。
在另一个实施方案中，该快闪存储器件的操作参数在该快闪存储器件的寿命期内的多种情况下受到调整。
在另一个实施方案中，保存在该控制寄存器中的值在该快闪存储器件的寿命期内的多种情况下受到调整。
在另一个实施方案中，保存在该控制寄存器中的值在该快闪存储器件的寿命期内得到提高。
在另一个实施方案中，该方法进一步包括在制造阶段内通过从多套不同的操作参数中基于对快闪存储器件进行测试来选择一套最佳操作参数而对快闪存储器件进行校准的步骤。
在另一个实施方案中，校准快闪存储器件步骤中的测试是在制造阶段内在该快闪存储器件内一个或更多个预先指定的坏块上执行的。坏块是同样由该制造商在制造时预先指定的。
在另一个实施方案中，该方法进一步包括跟踪该快闪存储器件的操作时间并响应于所跟踪的快闪存储器件操作时间来调整该快闪存储器件的一个操作参数的步骤。
在另一个实施方案中，该方法进一步包括分析预定时间段内由该快闪存储器件所执行的操作类型并响应于该分析来调整该快闪存储器件的一个操作参数的步骤。
在另一个实施方案中，该方法是通过将该快闪存储器件置于测试模式下以校准、调整和/或适配该快闪存储器件的一个操作参数来执行的。
在另一个实施方案中，该方法进一步包括分析一具体批次的快闪存储器件以确定完美地适用于该特定批次的快闪存储器件的多个操作参数。
在另一个实施方案中，该方法进一步包括修改一个操作参数以在该快闪存储器件的寿命期内调整该快闪存储器件中的逻辑电平的一个或多个门限。
本发明进一步涉及一种快闪存储器件，该快闪存储器件包括一个存储块阵列和一个控制器，其中，该控制器用于管理对该存储块阵列的写入和擦除操作；由此，该控制器包括一个操作参数管理单元，该单元用于在快闪存储器件的寿命期内改变快闪存储器件中的存储块的一个操作参数。
提供一种改变快闪存储器件的一个或多个操作寄存器中的操作参数或参数值的方法的优点是可以提高快闪存储器件的操作效率。
在另一个实施方案中，保存在一个决定快闪存储器件的操作参数的控制寄存器中的一个值在该快闪存储器件的寿命期内的受到调整。
在另一个实施方案中，该快闪存储器件的操作参数在该快闪存储器件的寿命期内的多种情况下受到调整。
在另一个实施方案中，保存在该控制寄存器中的值在该快闪存储器件的寿命期内的多种情况下受到调整。
在另一个实施方案中，保存在该控制寄存器中的值在该快闪存储器件的寿命期内得到提高。
在另一个实施方案中，在制造过程中通过从多套不同的操作参数中基于对快闪存储器件进行测试选择一套最佳操作参数来校准该快闪存储器件。
在另一个实施方案中，该快闪存储器件的测试是在该快闪存储器件内一个或更多个预先指定的坏块上执行的。坏块同样由坏块制造商预先指定。
在另一个实施方案中，该控制器跟踪快闪存储器件的一个操作时间并响应于所跟踪的该快闪存储器件操作时间来调整该快闪存储器件的一个操作参数。
在另一个实施方案中，该控制器分析预定时间段内由该快闪存储器件所执行的操作类型并响应于该分析来调整该快闪存储器件的一个操作参数。
在另一个实施方案中，该快闪存储器件被置于测试模式下以校准、调整和/或适配该快闪存储器件的一个操作参数。
在另一个实施方案中，分析一具体批次的快闪存储器件以确定完美地适用于该特定批次的快闪存储器件的多个操作参数。
在另一个实施方案中，该控制器修改一个操作参数以在该快闪存储器件的寿命期内调整该快闪存储器件中的逻辑电平的一个或多个门限。
在另一个实施方案中，该操作参数包括编程电流、编程电压、擦除电流、擦除电压、若干重复周期和执行程序和/或擦除操作的重复循环速率、门限电压、门限电流和导通门限中的一个或多个。
在另一个实施方案中，在存储块阵列和控制器间建立了一个第一通信链路以管理写入和擦除操作，并且在存储块阵列和控制器间建立了一个第二单独的通信链路以改变快闪存储器件中的存储块的操作参数。
附图说明
仅通过举例并参照附图从以下一些实施方案的说明可更清楚地理解本发明，其中：
图1是根据本发明的一种快闪存储器件的图形表示；以及，
图2是根据本发明的一种快闪存储器件的另一个实施方案的图形表示。
具体实施方式
参照图1，此处提供了总体上由参考数字100表示的一个快闪存储器件。该快闪存储器件100包括一个快闪存储单元102和一个相应的控制器104。该控制器104用于管理对快闪存储单元102的读取、写入和/或擦除操作。该快闪存储器件的控制算法存储在控制器104上。通过多条通信链路106在闪存102和控制器104间传输管理信号。
留出部分控制器存储器作为操作参数管理单元108。操作参数管理单元108通过通信链路110(可能是专用或复用)向快闪存储单元102发送信号并从其接收信号。操作参数管理单元108将设置向快闪存储单元102写入、从快闪存储单元102读取和/或擦除至少部分快闪存储单元102所需要的电压电平和电压周期。操作参数管理单元108将从快闪存储单元102和/或控制器104接收与对快闪存储单元102所执行的操作类型相关的信息。
例如，如果快闪存储单元102作为长期数据存储单元来使用，则执行的绝大多数操作将会是读取和写入操作。将会执行很少的擦除操作，并且因此这会影响快闪存储单元102所承受的退化类型。因此，可以响应于采用快闪存储单元102的方式并且具体地响应于快闪存储器件100受到的退化类型来调整快闪存储单元102的操作参数。
类似地，除了这种类型的闪存管理之外或作为其替代方案，操作参数管理单元108还用于跟踪快闪存储单元102的操作时间。随着快闪存储单元102的操作时间的提高，考虑到由于快闪存储单元102的年龄而自然发生的退化，与快闪存储单元102结合使用的操作参数可能发生改变。
操作参数管理单元108还可以用于在快闪存储器件100的制造期间校准快闪存储单元102，并且因此管理单元或其一部分可驻存在工业组件测试仪中。快闪存储单元102的校准是通过对闪存单元102执行许多读取、写入和擦除操作来评估对特定闪存单元102来说什么是最佳的操作参数来实施的。可以想象的是在一个优选实施方案中可以创建多套不同的操作参数并从该多套不同的操作参数中选择一套最佳的操作参数。因此，通过采用初始校准技术可解释出现在个别批次快闪存储器件中的具体复杂性和变化性。在另一个优选实施方案中，快闪存储器件100的校准是通过对闪存单元102的预先指定的部分进行测试来执行的，这些部分已经由制造商指定作为闪存单元102的退化或坏的部分。
选自该多套不同操作参数的一套最佳操作参数的选择是通过以下方法实施的：采用一个或多个机器学习算法，比如遗传算法或模拟退火和/或演进策略、基于自动产生的多套参数生成数学模型、和/或人工模型分析、与闪存设计和制造中使用的组件的相关说明书、以及从以上所提机器学习算法中获得的结果。
闪存单元102的操作参数可存储在操作参数存储分区112中。
参照图2，提供了快闪存储器件200的另一个实施方案，其中，为前面已描述的类似部件分配了相同的参考数字。该快闪存储器件200包括一个闪存单元102和一个相关控制器104。该控制器104通过通信链路106与闪存单元102通信。将控制器104的一部分分配为用于管理闪存单元102的操作参数的操作参数管理单元108。操作参数管理单元108通过通信链路110(专用或多路复用)与闪存单元102通信。
该闪存单元102包括多个块202。每个块202包括多个不同的页(未示出)，这些页轮流包括多个字节(未示出)。
如上所述，该操作参数管理单元108用于通过执行校准来初始设定闪存单元102的操作参数。可以想象的是该校准操作将在制造阶段完成。然而，应当理解的是可以在快闪存储器件200的操作寿命的后期执行校准甚至是重新校准。操作参数管理单元108还用于自动调整与快闪存储器件200的操作寿命有关的以及与通常对快闪存储器件200所执行的操作类型有关的操作参数。
分析单元(未示出)被设想为构成操作参数管理单元108的一部分并且将分析操作类型和对闪存单元102执行该操作的频率。以这种方式可生成一个历史数据库，并且通过考虑该历史数据库并同时考虑快闪存储器件100的操作角色和条件可以调整快闪存储单元102的操作参数。例如，如果快闪存储器件100主要用于便携式存储，很可能只有很少的编程和擦除操作，但是希望快闪存储可以相对长时间保持二进制状态。因此，快闪存储器件100可以希望受到较少的状态改变，并且如此不需要很强的耐久特性以抵制氧化层退化和注入，但是会经历相对长时间的掉电，并且因此需要良好的保持时间以抵制从绝缘浮置栅极泄漏电荷。相反地，如果快闪存储器件100主要用作计算阵列中的存储器，由于数据不断地写入快闪存储单元102并从其擦除，该快闪存储器件100将经历频繁的状态改变。因此，该快闪存储器件100应当进行校准并建立成对氧化层退化和可能发生的注入具有良好的适应能力。然而，不太可能要求快闪存储器件100在长期掉电下存储数据，并且因此快闪存储器件100没必要抵制从绝缘浮置栅极泄漏像记忆棒中快闪存储器件100那么多电荷产生的副作用。
应当理解的是，存在多种方式，在这些方式下操作参数管理单元108可以通过采用存储器和本说明书没有描述的外部单元的处理能力来实施。例如，如果快闪存储器件100、200用于一个移动电话设备，则有可能的是移动电话设备的处理器和/或存储资源可用于提供操作参数管理单元108。在快闪存储器件100、200用于任何USB闪存盘的情况下，则操作参数管理单元108很可能构成通信和数据控制器104的一部分，就像在快闪存储器件100常见的一样。
除了与操作时间有关的校准、重新校准和调整和/或与对快闪存储器件执行操作类型有关的适配，可以进一步设想的是快闪存储器件100、200的操作参数将会相对于其他指标而发生改变，这些指标详细描述用于快闪存储器件100、200的电子部件的退化级别。
可以理解的是，任何在此引用的并且在快闪存储器件寿命之前的或者甚至任何非易失性存储器件都应当理解为指的是在存储器件失效之前用于该存储器件的编程和/或擦除操作周期的数目。存储器件的失效应当理解为该器件不能正确和连续地保持和指示之前设定的位电荷水平。
本说明书中的快闪存储器件的定义应理解为指的是NAND类型快闪存储器件，并且更一般地指的是非易失性存储器件。
术语“包括”和“包含”及因语法原因需要的任何变体都应当看做是可互换使用并与尽可能最宽泛的说明相一致。
本发明不限于以上所描述的实施方案，结构和细节均发生改变的实施方案仍属于附加权利要求的范围。

Claims (10)

1.一种快闪存储器件(100)，包括：
(a)快闪存储单元(102)，其包括快闪存储块(202)的阵列和包含操作参数的存储分区(112)，其中在制造所述快闪存储单元时确定所述操作参数的初始值；以及
(b)控制器(104)，其在所述快闪存储器件(100)的操作寿命期内向所述快闪存储单元(102)发出读取、写入和擦除指令，其中，所述快闪存储单元(102)根据存储在所述快闪存储单元(102)中的所述操作参数的当前值通过向所述快闪存储块(202)应用变化的级别的电激励来实现所述指令；
其中，所述快闪存储器件(100)的特征在于，在所述快闪存储器件(100)的操作寿命期内随时间：
(c)所述控制器(104)自动调整与所述快闪存储器件(100)的部件的退化级别的多个指标有关的所述操作参数。
2.如权利要求1所述的快闪存储器件(100)，其中所述控制器(104)通过跟踪所述快闪存储器件(100)的操作时间以及分析对所述快闪存储单元(102)所执行的操作类型来确定所述快闪存储器件(100)的部件的所述退化级别的所述多个指标。
3.如权利要求1或2所述的快闪存储器件(100)，其中存储在所述快闪存储单元(102)中的所述操作参数在所述快闪存储器件(100)的操作寿命期内的多种情况下被调整。
4.如权利要求1或2所述的快闪存储器件(100)，其中调整存储在所述快闪存储单元(102)中的所述操作参数的结果是调整所述快闪存储器件(100)中的逻辑电平的一个或多个门限。
5.如权利要求3所述的快闪存储器件(100)，其中调整存储在所述快闪存储单元(102)中的所述操作参数的结果是调整所述快闪存储器件(100)中的逻辑电平的一个或多个门限。
6.一种用于提高快闪存储器件(100)的操作寿命的方法，所述快闪存储器件(100)包括控制器(104)和快闪存储单元(102)，所述快闪存储单元(102)具有快闪存储块(202)的阵列和包含操作参数的存储分区(112)，其中在制造所述快闪存储单元(102)时确定所述操作参数的初始值，所述方法包括在所述快闪存储器件(100)的操作寿命期内执行的以下步骤：
(a)向所述快闪存储单元(102)发出控制器(104)生成的读取、写入和擦除指令；以及
(b)根据存储在所述快闪存储单元(102)中的所述操作参数的当前值通过向所述快闪存储块(202)应用变化的级别的电激励在所述快闪存储单元(102)中实现所述指令；
其特征在于，所述方法还包括由所述控制器(104)执行的以下步骤：
(c)自动调整与所述快闪存储器件(100)的部件的退化级别的多个指标有关的所述操作参数。
7.如权利要求6所述的方法，其中所述控制器(104)通过跟踪所述快闪存储器件(100)的操作时间以及分析对所述快闪存储单元(102)所执行的操作类型来确定所述快闪存储器件(100)的部件的所述退化级别的所述多个指标。
8.如权利要求6或7所述的方法，其中存储在所述快闪存储单元(102)中的所述操作参数在所述快闪存储器件(100)的操作寿命期内的多种情况下被调整。
9.如权利要求6或7所述的方法，其中调整存储在所述快闪存储单元(102)中的所述操作参数的结果是调整所述快闪存储器件(100)中的逻辑电平的一个或多个门限。
10.如权利要求8所述的方法，其中调整存储在所述快闪存储单元(102)中的所述操作参数的结果是调整所述快闪存储器件(100)中的逻辑电平的一个或多个门限。
CN201080052625.2A 2009-09-23 2010-09-23 一种快闪存储器件及控制方法 Active CN102640227B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IES2009/0735 2009-09-23
IES20090735 2009-09-23
PCT/EP2010/064086 WO2011036228A1 (en) 2009-09-23 2010-09-23 A flash memory device and control method

Publications (2)

Publication Number Publication Date
CN102640227A CN102640227A (zh) 2012-08-15
CN102640227B true CN102640227B (zh) 2016-06-01

Family

ID=43063765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080052625.2A Active CN102640227B (zh) 2009-09-23 2010-09-23 一种快闪存储器件及控制方法

Country Status (5)

Country Link
US (1) US8984210B2 (zh)
EP (1) EP2481050A1 (zh)
CN (1) CN102640227B (zh)
IE (2) IE20100614A1 (zh)
WO (1) WO2011036228A1 (zh)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8019938B2 (en) 2006-12-06 2011-09-13 Fusion-I0, Inc. Apparatus, system, and method for solid-state storage as cache for high-capacity, non-volatile storage
US8762620B2 (en) 2007-12-27 2014-06-24 Sandisk Enterprise Ip Llc Multiprocessor storage controller
US8275933B2 (en) * 2008-11-10 2012-09-25 Fusion-10, Inc Apparatus, system, and method for managing physical regions in a solid-state storage device
US9223514B2 (en) 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
US8661184B2 (en) 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
US8854882B2 (en) 2010-01-27 2014-10-07 Intelligent Intellectual Property Holdings 2 Llc Configuring storage cells
US9245653B2 (en) 2010-03-15 2016-01-26 Intelligent Intellectual Property Holdings 2 Llc Reduced level cell mode for non-volatile memory
US8892980B2 (en) 2010-06-15 2014-11-18 Fusion-Io, Inc. Apparatus, system, and method for providing error correction
US8984216B2 (en) 2010-09-09 2015-03-17 Fusion-Io, Llc Apparatus, system, and method for managing lifetime of a storage device
WO2012050935A2 (en) 2010-09-28 2012-04-19 Fusion-Io, Inc. Apparatus, system, and method for data transformations within a data storage device
US9251058B2 (en) 2010-09-28 2016-02-02 SanDisk Technologies, Inc. Servicing non-block storage requests
US10817421B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent data structures
US9047178B2 (en) 2010-12-13 2015-06-02 SanDisk Technologies, Inc. Auto-commit memory synchronization
US10817502B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent memory management
US9218278B2 (en) 2010-12-13 2015-12-22 SanDisk Technologies, Inc. Auto-commit memory
EP2652623B1 (en) 2010-12-13 2018-08-01 SanDisk Technologies LLC Apparatus, system, and method for auto-commit memory
US9208071B2 (en) 2010-12-13 2015-12-08 SanDisk Technologies, Inc. Apparatus, system, and method for accessing memory
US10481992B1 (en) * 2011-03-31 2019-11-19 EMC IP Holding Company LLC Optimization of flash storage
US8892808B2 (en) * 2011-04-22 2014-11-18 Hewlett-Packard Development Company, L.P. Retention-value associated memory
US20130159610A1 (en) * 2011-12-16 2013-06-20 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device related method of operation
US8898376B2 (en) 2012-06-04 2014-11-25 Fusion-Io, Inc. Apparatus, system, and method for grouping data stored on an array of solid-state storage elements
US8804415B2 (en) 2012-06-19 2014-08-12 Fusion-Io, Inc. Adaptive voltage range management in non-volatile memory
US9699263B1 (en) 2012-08-17 2017-07-04 Sandisk Technologies Llc. Automatic read and write acceleration of data accessed by virtual machines
CN102866962B (zh) * 2012-08-23 2016-04-27 记忆科技(深圳)有限公司 防止数据丢失的方法及其固态硬盘
CN102842344B (zh) * 2012-08-24 2015-04-01 湖北航天技术研究院计量测试技术研究所 Eeprom读写周期时间的测试方法
US9098400B2 (en) 2012-10-31 2015-08-04 International Business Machines Corporation Dynamic tuning of internal parameters for solid-state disk based on workload access patterns
US9501398B2 (en) 2012-12-26 2016-11-22 Sandisk Technologies Llc Persistent storage device with NVRAM for staging writes
US9612948B2 (en) 2012-12-27 2017-04-04 Sandisk Technologies Llc Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device
US9454420B1 (en) 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization
US9870830B1 (en) 2013-03-14 2018-01-16 Sandisk Technologies Llc Optimal multilevel sensing for reading data from a storage medium
US9042181B2 (en) 2013-03-15 2015-05-26 SanDisk Technologies, Inc. Periodic erase operation for a non-volatile medium
US9367246B2 (en) 2013-03-15 2016-06-14 Sandisk Technologies Inc. Performance optimization of data transfer for soft information generation
US9152495B2 (en) 2013-07-03 2015-10-06 SanDisk Technologies, Inc. Managing non-volatile media using multiple error correcting codes
US9384126B1 (en) 2013-07-25 2016-07-05 Sandisk Technologies Inc. Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems
US9524235B1 (en) 2013-07-25 2016-12-20 Sandisk Technologies Llc Local hash value generation in non-volatile data storage systems
US9235509B1 (en) 2013-08-26 2016-01-12 Sandisk Enterprise Ip Llc Write amplification reduction by delaying read access to data written during garbage collection
US9639463B1 (en) 2013-08-26 2017-05-02 Sandisk Technologies Llc Heuristic aware garbage collection scheme in storage systems
US9440086B2 (en) 2013-09-11 2016-09-13 Medtronic, Inc. Optimized flash memory device for miniaturized devices
US9184767B2 (en) 2013-09-19 2015-11-10 SanDisk Technologies, Inc. Scoring variable nodes for low density parity check code decoding
US9442662B2 (en) * 2013-10-18 2016-09-13 Sandisk Technologies Llc Device and method for managing die groups
US9298608B2 (en) 2013-10-18 2016-03-29 Sandisk Enterprise Ip Llc Biasing for wear leveling in storage systems
US9436831B2 (en) 2013-10-30 2016-09-06 Sandisk Technologies Llc Secure erase in a memory device
US9703816B2 (en) 2013-11-19 2017-07-11 Sandisk Technologies Llc Method and system for forward reference logging in a persistent datastore
US9520197B2 (en) 2013-11-22 2016-12-13 Sandisk Technologies Llc Adaptive erase of a storage device
US9520162B2 (en) 2013-11-27 2016-12-13 Sandisk Technologies Llc DIMM device controller supervisor
US9582058B2 (en) 2013-11-29 2017-02-28 Sandisk Technologies Llc Power inrush management of storage devices
US9703636B2 (en) 2014-03-01 2017-07-11 Sandisk Technologies Llc Firmware reversion trigger and control
US9666244B2 (en) 2014-03-01 2017-05-30 Fusion-Io, Inc. Dividing a storage procedure
US9448876B2 (en) 2014-03-19 2016-09-20 Sandisk Technologies Llc Fault detection and prediction in storage devices
US9454448B2 (en) 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US9626399B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Conditional updates for reducing frequency of data modification operations
US9390021B2 (en) 2014-03-31 2016-07-12 Sandisk Technologies Llc Efficient cache utilization in a tiered data structure
US9626400B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Compaction of information in tiered data structure
US9697267B2 (en) 2014-04-03 2017-07-04 Sandisk Technologies Llc Methods and systems for performing efficient snapshots in tiered data structures
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US9703491B2 (en) 2014-05-30 2017-07-11 Sandisk Technologies Llc Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US10656842B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US9509342B2 (en) 2014-06-02 2016-11-29 Sandisk Technologies Llc Error correcting code decoder
US9652381B2 (en) 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
US9569120B2 (en) * 2014-08-04 2017-02-14 Nvmdurance Limited Adaptive flash tuning
US9443601B2 (en) 2014-09-08 2016-09-13 Sandisk Technologies Llc Holdup capacitor energy harvesting
JP2016062463A (ja) 2014-09-19 2016-04-25 株式会社東芝 メモリシステム、誤り訂正装置、および誤り訂正方法
CN104464809A (zh) * 2014-11-05 2015-03-25 武汉新芯集成电路制造有限公司 一种延长快闪存储器使用寿命的方法
US9933950B2 (en) 2015-01-16 2018-04-03 Sandisk Technologies Llc Storage operation interrupt
CN104658603A (zh) * 2015-02-28 2015-05-27 上海华虹宏力半导体制造有限公司 闪存写操作最优时间配制方法及闪存写操作速度优化方法
US10235057B2 (en) * 2015-09-04 2019-03-19 Western Digital Technologies, Inc. Operating parameters for flash memory devices
US10001922B2 (en) * 2016-02-19 2018-06-19 International Business Machines Corporation High performance optical storage system for protection against concurrent data loss
US9977627B1 (en) * 2016-11-09 2018-05-22 Macronix International Co., Ltd. Memory device and memory controlling method
US11049009B2 (en) 2017-06-12 2021-06-29 Western Digital Technologies, Inc. Identifying memory block write endurance using machine learning
CN109308162B (zh) * 2017-07-26 2022-04-01 北京兆易创新科技股份有限公司 闪存的优化装置、优化方法及设备
CN109308161B (zh) * 2017-07-26 2022-04-01 北京兆易创新科技股份有限公司 用于闪存的参数调整装置、方法及设备
KR20210020689A (ko) 2019-08-16 2021-02-24 삼성전자주식회사 추론에 기초하여 요청을 처리하는 메모리 시스템 및 이의 동작 방법
CN111243647B (zh) * 2020-01-02 2022-05-24 长江存储科技有限责任公司 闪存编程参数确定方法、装置、电子设备及存储介质
CN112817521B (zh) * 2021-01-12 2023-02-28 成都佰维存储科技有限公司 闪存磨损方法、装置、可读存储介质及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1247625A (zh) * 1997-02-12 2000-03-15 西门子公司 用于最小化半导体存储器存取时间的方法
US7362610B1 (en) * 2005-12-27 2008-04-22 Actel Corporation Programming method for non-volatile memory and non-volatile memory-based programmable logic device
CN101373639A (zh) * 2007-08-22 2009-02-25 智原科技股份有限公司 存储器时序测量电路与其测试方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278633B1 (en) * 1999-11-05 2001-08-21 Multi Level Memory Technology High bandwidth flash memory that selects programming parameters according to measurements of previous programming operations
US6903972B2 (en) 2003-07-30 2005-06-07 M-Systems Flash Disk Pioneers Ltd. Different methods applied for archiving data according to their desired lifetime
US7957189B2 (en) * 2004-07-26 2011-06-07 Sandisk Il Ltd. Drift compensation in a flash memory
FR2874449B1 (fr) * 2004-08-17 2008-04-04 Atmel Corp Circuit de retard de programme auto-adaptatif pour memoires programmables
US7149121B2 (en) * 2005-01-26 2006-12-12 Macronix International Co., Ltd. Method and apparatus for changing operating conditions of nonvolatile memory
KR100881669B1 (ko) * 2006-12-18 2009-02-06 삼성전자주식회사 비휘발성 데이터 저장장치의 정적 데이터 영역 검출 방법,마모도 평준화 방법 및 데이터 유닛 병합 방법과 그 장치
US7657701B2 (en) * 2007-01-03 2010-02-02 The General Electric Company System and method of flash memory wear leveling using distributed write cycles
US8938655B2 (en) * 2007-12-20 2015-01-20 Spansion Llc Extending flash memory data retension via rewrite refresh
US8195899B2 (en) * 2008-09-26 2012-06-05 Micron Technology, Inc. Memory cell operation
US9026767B2 (en) * 2009-12-23 2015-05-05 Intel Corporation Adaptive address mapping with dynamic runtime memory mapping selection
US8661184B2 (en) * 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
US8738846B2 (en) * 2010-10-15 2014-05-27 Arkologic Limited File system-aware solid-state storage management system
US8947941B2 (en) * 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1247625A (zh) * 1997-02-12 2000-03-15 西门子公司 用于最小化半导体存储器存取时间的方法
US7362610B1 (en) * 2005-12-27 2008-04-22 Actel Corporation Programming method for non-volatile memory and non-volatile memory-based programmable logic device
CN101373639A (zh) * 2007-08-22 2009-02-25 智原科技股份有限公司 存储器时序测量电路与其测试方法

Also Published As

Publication number Publication date
EP2481050A1 (en) 2012-08-01
WO2011036228A1 (en) 2011-03-31
US8984210B2 (en) 2015-03-17
IE20100614A1 (en) 2011-03-30
IES20100615A2 (en) 2011-03-30
US20120239868A1 (en) 2012-09-20
CN102640227A (zh) 2012-08-15

Similar Documents

Publication Publication Date Title
CN102640227B (zh) 一种快闪存储器件及控制方法
US9195586B2 (en) Determining bias information for offsetting operating variations in memory cells based on wordline address
US9224456B2 (en) Setting operating parameters for memory cells based on wordline address and cycle information
US8019928B2 (en) Method of managing a multi-bit-cell flash memory
US10586597B2 (en) Programming of memory devices responsive to a stored representation of a programming voltage indicative of a programming efficiency
US8819503B2 (en) Apparatus and method for determining an operating condition of a memory cell based on cycle information
US7542344B2 (en) Non-volatile memory device and self-compensation method thereof
US8024509B2 (en) Method of managing a multi-bit-cell flash memory
JP2007512639A (ja) 基準電圧を決定する方法、回路、及びシステム
KR20100013187A (ko) 파라미터를 추출하는 불휘발성 메모리 장치 및 그것을포함하는 불휘발성 메모리 시스템
WO2008136568A1 (en) Multi-bit programming device and method of multi-bit programming
US7636258B2 (en) Integrated circuits, memory controller, and memory modules
US9262319B2 (en) Adusting flash memory operating parameters based on historical analysis of multiple indicators of degradation
US20210318821A1 (en) Adjusting trim settings to improve memory performance or reliability
US11309020B2 (en) Dragging first pass read level thresholds based on changes in second pass read level thresholds
US9384844B1 (en) Flash memory apparatus and data erasing method thereof
JP2012009112A (ja) 不揮発性半導体記憶装置
US8854887B2 (en) Nonvolatile memory device and method of programming the same
CN111522500A (zh) 重复读取方法
IES85799Y1 (en) A flash memory device and control method
IE20100615U1 (en) A flash memory device and control method
JPWO2006009069A1 (ja) 半導体記憶装置、書き換え処理方法およびプログラム
JP2007200553A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160217

Address after: Limerick

Applicant after: Nahm Dewrance Co., Ltd.

Address before: Dublin, Ireland

Applicant before: National Digital Research Centre Limited

C14 Grant of patent or utility model
GR01 Patent grant