CN102629241A - 一种i2c总线隔离电路及i2c总线系统 - Google Patents

Abstract

本发明实施例公开了一种I2C总线隔离电路，I2C总线系统中的主节点设备通过隔离电路挂接在I2C总线上，所述隔离电路采用三极管设计，对于主节点设备发出的时钟信号或数据信号取反后驱动三极管，所述时钟信号或数据信号的电平经所述三极管集电极的上拉电阻上拉至所述I2C总线的电源电压；对于接收自I2C总线的数据信号取反后驱动三极管，所述数据信号的电平经所述三极管集电极的上拉电阻上拉至所述主节点设备芯片的工作电压。本发明实施例还公开一种I2C总线系统。采用本发明实施例，能够实现设备芯片与I2C总线的电压匹配，支持设备热插拔，且该电路结构简单、成本较低。

Description

一种I2C总线隔离电路及I2C总线系统

技术领域

本发明涉及通信技术领域，特别是涉及一种I2C总线隔离电路及I2C总线系统。

背景技术

在通信电源中，经常用到I2C总线。I2C(Inter-Integrated Circuit)总线是两线式串行总线，用于连接微控制器以及外围设备，是微电子通信领域广泛采用的一种总线标准。

在实际应用中，经常存在需要挂接在I2C总线上的设备的供电电压与总线电平不匹配的现象。例如，总线为5V I2C电平信号供电，而设备需要3.3V电压供电。此时，就需要为电压不匹配的设备分别配置一总线电平适配电路，实现将设备挂接在I2C总线上。

参照图1，为现有技术的I2C总线系统结构图。I2C总线包括两条总线线路：一条串行数据线SDA，一条串行时钟线SCL。

如图1所示，设备1和设备2的供电电压与I2C总线电平不匹配，设备3的供电电压与I2C总线电平匹配。

故而，设备3可以直接挂接在I2C总线上，设备1和设备2则需要分别通过一总线电平适配电路(如ADMU1250)挂接在I2C总线上，实现设备1和设备2与I2C总线的电平适配。

而且，在通信电源中，挂接在同一I2C总线上的设备，可能不在同一个单板上，而是分布在不同的单板上。这些单板就需要支持热插拔，I2C总线也需要支持板级间的热插拔。如图1所示，为实现设备的热插拔，还需要为各设备分别配置一热插拔电路。

由此可见，现有技术中，当设备供电电压与I2C总线电平不匹配时，需要为设备专门配置一总线电平适配电路，实现设备与I2C总线的电平适配；而且，为支持设备的热插拔，还需要为各设备分别配置一热插拔电路。由此使得，现有电路的结构复杂，成本较高。

发明内容

有鉴于此，本发明的目的在于提供一种I2C总线隔离电路及I2C总线系统，能够实现设备芯片与I2C总线的电压匹配，支持设备热插拔，且该电路结构简单、成本较低。

本发明实施例提供一种I2C总线隔离电路，所述隔离电路用于将I2C总线系统中的主节点设备挂接在I2C总线上；

所述隔离电路包括：

第一取反单元的输入端接主节点设备处理器的时钟信号输出端，第一取反单元的电源端接主节点设备芯片的工作电压，第一取反单元的输出端通过第一电阻接第一三极管的基极；

所述第一三极管的集电极接I2C总线的串行时钟总线和第二电阻的一端，所述第二电阻的另一端接I2C总线的电源电压；第一三极管的发射极接地；

第二取反单元的输入端接所述主节点设备处理器的数据发送端口，第二取反单元的电源端接所述主节点设备芯片的工作电压，第二取反单元的输出端通过第三电阻接第二三极管的基极；

所述第二三极管的集电极接I2C总线的串行数据总线和第四电阻的一端，所述第四电阻的另一端接I2C总线的电源电压；第二三极管的发射极接地；

第三取反单元的输入端接I2C总线的串行数据总线，第三取反单元的电源端接I2C总线的电源电压，第三取反单元的输出端通过第五电阻接第三三极管的基极；

所述第三三极管的集电极接所述主节点设备处理器的数据接收端口和第六电阻的一端，所述第六电阻的另一端接所述主节点设备芯片的工作电压，所述第三三极管的发射极接地。

本发明实施例还提供一种I2C总线系统，所述I2C总线系统中的主节点设备通过一隔离电路挂接在I2C总线上；

所述隔离电路包括：

第一取反单元的输入端接主节点设备处理器的时钟信号输出端，第一取反单元的电源端接主节点设备芯片的工作电压，第一取反单元的输出端通过第一电阻接第一三极管的基极；

所述第一三极管的集电极接I2C总线的串行时钟总线和第二电阻的一端，所述第二电阻的另一端接I2C总线的电源电压；第一三极管的发射极接地；

第二取反单元的输入端接所述主节点设备处理器的数据发送端口，第二取反单元的电源端接所述主节点设备芯片的工作电压，第二取反单元的输出端通过第三电阻接第二三极管的基极；

所述第二三极管的集电极接I2C总线的串行数据总线和第四电阻的一端，所述第四电阻的另一端接I2C总线的电源电压；第二三极管的发射极接地；

第三取反单元的输入端接I2C总线的串行数据总线，第三取反单元的电源端接I2C总线的电源电压，第三取反单元的输出端通过第五电阻接第三三极管的基极；

所述第三三极管的集电极接所述主节点设备处理器的数据接收端口和第六电阻的一端，所述第六电阻的另一端接所述主节点设备芯片的工作电压，所述第三三极管的发射极接地。

本发明实施例还提供一种I2C总线隔离电路，所述隔离电路用于将I2C总线系统中的从节点设备挂接在I2C总线上；

所述隔离电路包括：

第四取反单元的输入端接所述I2C总线的串行时钟总线，第四取反单元的电源端接I2C总线的电源电压，第四取反单元的输出端通过第七电阻接第四三极管的基极；

所述第四三极管的集电极接从节点设备处理器的时钟信号接收端口和第八电阻的一端，所述第八电阻的另一端接所述从节点设备芯片的工作电压，所述第四三极管的发射极接地；

第二取反单元的输入端接所述从节点设备处理器的数据发送端口，第二取反单元的电源端接所述从节点设备芯片的工作电压，第二取反单元的输出端通过第三电阻接第二三极管的基极；

所述第二三极管的集电极接I2C总线的串行数据总线和第四电阻的一端，所述第四电阻的另一端接I2C总线的电源电压；第二三极管的发射极接地；

第三取反单元的输入端接I2C总线的串行数据总线，第三取反单元的电源端接I2C总线的电源电压，第三取反单元的输出端通过第五电阻接第三三极管的基极；

所述第三三极管的集电极接所述从节电设备处理器的数据接收端口和第六电阻的一端，所述第六电阻的另一端接所述从节点设备芯片的工作电压，所述第三三极管的发射极接地。

本发明实施例还提供一种I2C总线系统，所述I2C总线系统中的从节点设备通过一隔离电路挂接在I2C总线上；

所述隔离电路包括：

第四取反单元的输入端接I2C总线的串行时钟总线，第四取反单元的电源端接I2C总线的电源电压，第四取反单元的输出端通过第七电阻接第四三极管的基极；

所述第四三极管的集电极接所述从节点设备处理器的时钟信号接收端口和第八电阻的一端，所述第八电阻的另一端接所述从节点设备芯片的工作电压，所述第四三极管的发射极接地；

第二取反单元的输入端接所述从节点设备处理器的数据发送端口，第二取反单元的电源端接所述从节点设备芯片的工作电压，第二取反单元的输出端通过第三电阻接第二三极管的基极；

所述第二三极管的集电极接I2C总线的串行数据总线和第四电阻的一端，所述第四电阻的另一端接I2C总线的电源电压；第二三极管的发射极接地；

第三取反单元的输入端接I2C总线的串行数据总线，第三取反单元的电源端接I2C总线的电源电压，第三取反单元的输出端通过第五电阻接第三三极管的基极；

所述第三三极管的集电极接所述从节电设备处理器的数据接收端口和第六电阻的一端，所述第六电阻的另一端接所述从节点设备芯片的工作电压，所述第三三极管的发射极接地。

根据本发明提供的具体实施例，本发明实施例公开了以下技术效果：

本发明实施例中，I2C总线系统中的主节点设备通过隔离电路挂接在I2C总线上，所述隔离电路采用三极管设计，对于主节点设备发出的时钟信号或数据信号取反后驱动三极管，所述时钟信号或数据信号的电平经所述三极管集电极的上拉电阻上拉至所述I2C总线的电源电压；对于接收自I2C总线的数据信号取反后驱动三极管，所述数据信号的电平经所述三极管集电极的上拉电阻上拉至所述主节点设备芯片的工作电压。

由此，利用三极管的电压隔离特性，解决了I2C总线一主多从架构中，主节点设备芯片的供电电压与I2C总线电平不匹配的问题；同时，由于所述三极管的隔离特性，该隔离电路还能够实现主节点设备的热插拔功能。本发明实施例所述的隔离电路，采用三极管设计，使得电路结构简单且成本较低。

附图说明

图1为现有技术的I2C总线系统结构图；

图2为本发明实施例一的I2C总线系统结构图；

图3为本发明实施例二的I2C总线系统结构图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

有鉴于此，本发明的目的在于提供一种I2C总线隔离电路及I2C总线系统，能够实现设备与I2C总线的电压匹配，支持设备热插拔，且该电路结构简单、成本较低。

本发明实施例一所述的I2C总线隔离电路用于：I2C总线上采取一主多从架构，当主节点设备芯片的供电电压与I2C总线电平不匹配时，通过所述隔离电路实现主节点设备芯片与I2C总线之间的电压匹配。

参照图2，为本发明实施例一的I2C总线系统结构图。

如图2所示，所述主节点设备10通过所述隔离电路30挂接在I2C总线上，通过所述隔离电路30实现主节点设备10的芯片与I2C总线的电平匹配，并可以实现主节点设备10的热插拔。

需要说明的是，所述主节点设备10的时钟信号SCL为单向信号，由处理器20的时钟信号输出端口SCL发出，所有的从节点设备(图中未示出)接收。

主节点设备10的数据信号SDA为双向信号，分用两个数据通道，分别为数据发送通道和数据接收通道。其中，主节点设备10输出的数据，由所述处理器20的数据发送端口SDA_T发出，通过所述数据发送通道至I2C总线；主节点设备10从I2C总线接收的数据，通过所述数据接收通道输入至处理器20的数据接收端口SDA_R。

当主节点设备10芯片的工作电压与I2C总线电平不匹配时，不能直接将主节点设备10挂接在I2C总线上，需要对主节点设备10发送的时钟信号SCL和数据信号SDA、以及接收的数据信号SDA进行电平转换，实现主节点设备10芯片与I2C总线之间的电压匹配。

本发明实施例提供的隔离电路30，通过使用三极管实现主节点设备10芯片与I2C总线之间的电压匹配，其电路结构简单且成本较低。下面对本发明实施例所述的隔离电路30进行详细描述。

所述隔离电路30包括：第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第一三极管Q1、第二三极管Q2、第三三极管Q3、第一取反单元X1、第二取反单元X2、第三取反单元X3。

所述第一取反单元X1的输入端接所述主节点设备10的处理器20的时钟信号输出端SCL，第一取反单元X1的电源端接处理器20的电源端VCC(VCC即为主节点设备芯片的工作电压)，第一取反单元X1的输出端通过第一电阻R1接第一三极管Q1的基极。

所述第一三极管Q1的集电极接I2C总线的串行时钟总线SCL和第二电阻R2的一端，所述第二电阻R2的另一端接I2C总线的电源电压Vbus；第一三极管Q1的发射极接地。

所述第二取反单元X2的输入端接所述处理器20的数据发送端口SDA_T，第二取反单元的电源端接所述处理器20的电源端VCC，第二取反单元X2的输出端通过第三电阻R3接第二三极管Q2的基极。

所述第二三极管Q2的集电极接I2C总线的串行数据总线SDA和第四电阻R4的一端，所述第四电阻R4的另一端接I2C总线的电源电压Vbus；第二三极管Q2的发射极接地。

所述第三取反单元X3的输入端接I2C总线的串行数据总线SDA，第三取反单元X3的电源端接I2C总线的电源电压Vbus，第三取反单元X3的输出端通过第五电阻R5接第三三极管Q3的基极。

所述第三三极管Q3的集电极接所述处理器20的数据接收端口SDA_R和第六电阻R6的一端，所述第六电阻R6的另一端接所述处理器20的电源端VCC，所述第三三极管Q3的发射极接地。

本发明实施例一中，I2C总线系统中的主节点设备通过隔离电路挂接在I2C总线上，所述隔离电路采用三极管设计，对于主节点设备发出的时钟信号或数据信号取反后驱动三极管，所述时钟信号或数据信号的电平经所述三极管集电极的上拉电阻上拉至所述I2C总线的电源电压；对于接收自I2C总线的数据信号取反后驱动三极管，所述数据信号的电平经所述三极管集电极的上拉电阻上拉至所述主节点设备芯片的工作电压。

由此，利用三极管的电压隔离特性，解决了I2C总线一主多从架构中，主节点设备芯片的供电电压与I2C总线电平不匹配的问题；同时，由于所述三极管的隔离特性，该隔离电路还能够实现主节点设备的热插拔功能。本发明实施例所述的隔离电路，采用三极管设计，使得电路结构简单且成本较低。

需要说明的是，本发明实施例一中，所述第一取反单元X1、和/或第二取反单元X2、和/或第三取反单元X3可以但不限于采用非门器件，其作用在于对接收到的信号进行取反后输出。当然，在本发明其他实施例中，所述第一取反单元X1、第二取反单元X2、以及第三取反单元X3也可以采用其他形式电路实现。

下面对本发明实施例一所述的I2C总线隔离电路的工作原理进行阐述。

如图2所示，由所述主节点设备10的处理器20的时钟信号输出端口SCL发出的单向时钟信号SCL，经过所述第一取反单元X1的一级逻辑非后，驱动所述第一三极管Q1，所述第一三极管Q1的集电极通过第二电阻R2将时钟信号SCL的电平上拉至I2C总线的电源电压Vbus，由此可以实现时钟信号SCL的电平转换。

对于数据发送通道，如图2所示，由主节点设备10的处理器20的数据发送端口SDA_T发出的数据信号SDA，经过所述第二取反单元X2的一级逻辑非后，驱动所述第二三极管Q2，所述第二三极管Q2的集电极通过第四电阻R4将数据信号SDA的电平上拉至I2C总线的电源电压Vbus，由此可以实现主节点设备10发出的数据信号SDA的电平转换。

对于数据接收通道，如图2所示，接收自I2C总线的数据信号SDA，经过所述第三取反单元X3的一级逻辑非后，驱动所述第三三极管Q3，所述第三三极管Q3的集电极通过第六电阻R6将数据信号SDA的电平上拉至主节点设备芯片的工作电压VCC，由此可以实现主节点设备10接收的数据信号SDA的电平转换。

所述隔离电路30中，所述第二电阻R2、第四电阻R4和第六电阻R6均为上拉电阻，用于将时钟信号或数据信号的电平上拉至所需的电压。

例如，当主节点设备芯片的工作电压VCC为3.3V，而I2C总线的电源电压Vbus为5V时，可以设定所述第二电阻R2、第四电阻R4和第六电阻R6的阻值均为4.7KΩ或者10KΩ。

当然，在实际应用中，主节点设备芯片的工作电压VCC和I2C总线的电源电压Vbus并不局限于上述取值，例如主节点设备芯片的工作电压VCC可以为5V，而I2C总线的电源电压Vbus为3.3V等。此时，只需要根据主节点设备的工作电压VCC和I2C总线的电源电压Vbus对第二电阻R2、第四电阻R4和第六电阻R6的阻值进行具体设定即可。

进一步的，本发明实施例一所述隔离电路30中，由于采用了三极管设计，使得该隔离电路30支持主节点设备10的热插拔功能。具体的，当主节点设备10进行热插拔时，三极管的门极电压能够对主节点设备10热插拔导致的瞬态过压起到缓冲和抑制的作用，保护设备安全，实现主节点设备10的热插拔功能。

因此，本发明实施例一所述隔离电路，利用三极管的电压隔离特性，解决了I2C总线一主多从架构中，主节点设备芯片的供电电压与I2C总线电平不匹配的问题；同时，由于所述三极管的隔离特性，该隔离电路还能够实现主节点设备的热插拔功能。本发明实施例一所述的隔离电路，采用三极管设计，使得电路结构简单且成本较低。

本发明前述实施例一提供的隔离电路，可以解决I2C总线上采取一主多从架构，当主节点设备芯片的供电电压与I2C总线电平不匹配时，主节点设备芯片与I2C总线之间的电压匹配的问题。下面，本发明实施例二提供一种隔离电路，可以解决当从节点设备芯片的供电电压与I2C总线电平不匹配时，从节点设备芯片与I2C总线之间的电压匹配的问题

参照图3，为本发明实施例二的I2C总线系统结构图。

如图3所示，所述从节点设备40通过所述隔离电路60挂接在I2C总线上，通过所述隔离电路60实现从节点设备40的芯片与I2C总线的电平匹配，并可以实现从节点设备40的热插拔。

需要说明的是，所述从节点设备40的时钟信号SCL为单向信号，如图3所示，主节点设备(图3中未示出)发送的时钟信号通过I2C总线的串行时钟总线SCL，输送至从节点设备40的处理器50的时钟信号接收端口SCL。

从节点设备40的数据信号SDA为双向信号，分用两个数据通道，分别为数据发送通道和数据接收通道。其中，从节点设备40输出的数据，由所述处理器50的数据发送端口SDA_T发出，通过所述数据发送通道至I2C总线；从节点设备50从I2C总线接收的数据，通过所述数据接收通道输入至处理器50的数据接收端口SDA_R。

当从节点设备40芯片的工作电压与I2C总线电平不匹配时，不能直接将从节点设备40挂接在I2C总线上，需要对从节点设备40发送的时钟信号SCL和数据信号SDA、以及接收的数据信号SDA进行电平转换，实现从节点设备40芯片与I2C总线之间的电压匹配。

本发明实施例提供的隔离电路60，通过使用三极管实现从节点设备40芯片与I2C总线之间的电压匹配，其电路结构简单且成本较低。下面对本发明实施例所述的隔离电路60进行详细描述。

所述隔离电路60包括：第七电阻R7、第八电阻R8、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第四三极管Q4、第二三极管Q2、第三三极管Q3、第四取反单元X4、第二取反单元X2、第三取反单元X3。

所述第四取反单元X4的输入端接I2C总线的串行时钟总线SCL，第四取反单元X4的电源端接I2C总线的电源电压Vbus，第四取反单元X4的输出端通过第七电阻R7接第四三极管Q4的基极。

所述第四三极管Q4的集电极接所述处理器50的时钟信号接收端口SCL和第八电阻R8的一端，所述第八电阻R8的另一端接所述处理器50的电源端VCC(VCC即为从节点设备芯片的工作电压)，所述第四三极管Q4的发射极接地。

所述第二取反单元X2的输入端接所述处理器50的数据发送端口SDA_T，第二取反单元的电源端接所述处理器50的电源端VCC，第二取反单元X2的输出端通过第三电阻R3接第二三极管Q2的基极。

所述第二三极管Q2的集电极接I2C总线的串行数据总线SDA和第四电阻R4的一端，所述第四电阻R4的另一端接I2C总线的电源电压Vbus；第二三极管Q2的发射极接地。

所述第三取反单元X3的输入端接I2C总线的串行数据总线SDA，第三取反单元X3的电源端接I2C总线的电源电压Vbus，第三取反单元X3的输出端通过第五电阻R5接第三三极管Q3的基极。

所述第三三极管Q3的集电极接所述处理器50的数据接收端口SDA_R和第六电阻R6的一端，所述第六电阻R6的另一端接所述处理器50的电源端VCC，所述第三三极管Q3的发射极接地。

本发明实施例中，I2C总线系统中的从节点设备通过隔离电路挂接在I2C总线上，所述隔离电路采用三极管设计，对于从节点设备发出的数据信号取反后驱动三极管，所述数据信号的电平经所述三极管集电极的上拉电阻上拉至所述I2C总线的电源电压；对于接收自I2C总线的时钟信号或数据信号取反后驱动三极管，所述时钟信号或数据信号的电平经所述三极管集电极的上拉电阻上拉至所述从节点设备芯片的工作电压。

由此，利用三极管的电压隔离特性，解决了I2C总线一主多从架构中，从节点设备芯片的供电电压与I2C总线电平不匹配的问题；同时，由于所述三极管的隔离特性，该隔离电路还能够实现从节点设备的热插拔功能。本发明实施例所述的隔离电路，采用三极管设计，使得电路结构简单且成本较低。

需要说明的是，本发明实施例二中，所述第四取反单元X4、和/或第二取反单元X2、和/或第三取反单元X3可以但不限于采用非门器件，其作用在于对接收到的信号进行取反后输出。当然，在本发明其他实施例中，所述第四取反单元X4、第二取反单元X2、以及第三取反单元X3也可以采用其他形式电路实现。

下面对本发明实施例二所述的I2C总线隔离电路的工作原理进行阐述。

如图3所示，通过I2C总线的串行时钟总线SCL接收主节点设备发出的单向时钟信号SCL，该时钟信号经过所述第四取反单元X4的一级逻辑非后，驱动所述第四三极管Q4，所述第四三极管Q4的集电极通过第八电阻R8将时钟信号SCL的电平上拉至从节点设备芯片的工作电压VCC，由此可以实现时钟信号SCL的电平转换。

对于数据发送通道，如图3所示，由从节点设备40的处理器50的数据发送端口SDA_T发出的数据信号SDA，经过所述第二取反单元X2的一级逻辑非后，驱动所述第二三极管Q2，所述第二三极管Q2的集电极通过第四电阻R4将数据信号SDA的电平上拉至I2C总线的电源电压Vbus，由此可以实现从节点设备40发出的数据信号SDA的电平转换。

对于数据接收通道，如图3所示，接收自I2C总线的数据信号SDA，经过所述第三取反单元X3的一级逻辑非后，驱动所述第三三极管Q3，所述第三三极管Q3的集电极通过第六电阻R6将数据信号SDA的电平上拉至从节点设备芯片的工作电压VCC，由此可以实现从节点设备40接收的数据信号SDA的电平转换。

所述隔离电路60中，所述第八电阻R8、第四电阻R4和第六电阻R6均为上拉电阻，用于将时钟信号或数据信号的电平上拉至所需的电压。

例如，当主节点设备芯片的工作电压VCC为3.3V，而I2C总线的电源电压Vbus为5V时，可以设定所述第八电阻R8、第四电阻R4和第六电阻R6的阻值均为4.7KΩ或10KΩ。

当然，在实际应用中，主节点设备芯片的工作电压VCC和I2C总线的电源电压Vbus并不局限于上述取值，此时，只需要根据主节点设备的工作电压VCC和I2C总线的电源电压Vbus对第八电阻R8、第四电阻R4和第六电阻R6的阻值进行具体设定即可。

进一步的，本发明实施例二所述隔离电路60中，由于采用了三极管设计，使得该隔离电路60支持从节点设备40的热插拔功能。具体的，当从节点设备40进行热插拔时，三极管的门极电压能够对从节点设备40热插拔导致的瞬态过压起到缓冲和抑制的作用，保护设备安全，实现从节点设备40的热插拔功能。

因此，本发明实施例二所述隔离电路，利用三极管的电压隔离特性，解决了I2C总线一主多从架构中，从节点设备芯片的供电电压与I2C总线电平不匹配的问题；同时，由于所述三极管的隔离特性，该隔离电路还能够实现从节点设备的热插拔功能。本发明实施例二所述的隔离电路，采用三极管设计，使得电路结构简单且成本较低。

本发明实施例一和二提供的隔离电路，其区别仅在于时钟收发通道。由于时钟信号为单向信号，对于主节点设备，是由其发出时钟信号通过I2C总线的串行时钟总线SCL发送至从节点设备；而对于从节点设备，则是通过I2C总线的串行时钟总线SCL接收时钟信号。因此，本发明实施例所述隔离电路，针对主节点设备和从节点设备分别发送和接收时钟信号的区别，其电路结构有所不同，但是其工作原理是相同的。

因此，本发明实施例所述隔离电路，利用三极管的电压隔离特性，解决了I2C总线一主多从架构中，主、从节点设备芯片的供电电压与I2C总线电平不匹配的问题；同时，由于所述三极管的隔离特性，该隔离电路还能够实现主、从节点设备的热插拔功能。本发明实施例所述的隔离电路，采用三极管设计，使得电路结构简单且成本较低。

以上对本发明所提供的一种I2C总线的隔离电路及I2C总线系统，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种I2C总线隔离电路，其特征在于，所述隔离电路用于将I2C总线系统中的主节点设备挂接在I2C总线上；

所述隔离电路包括：

第一取反单元的输入端接主节点设备处理器的时钟信号输出端，第一取反单元的电源端接主节点设备芯片的工作电压，第一取反单元的输出端通过第一电阻接第一三极管的基极；

所述第一三极管的集电极接I2C总线的串行时钟总线和第二电阻的一端，所述第二电阻的另一端接I2C总线的电源电压；第一三极管的发射极接地；

第二取反单元的输入端接所述主节点设备处理器的数据发送端口，第二取反单元的电源端接所述主节点设备芯片的工作电压，第二取反单元的输出端通过第三电阻接第二三极管的基极；

所述第二三极管的集电极接I2C总线的串行数据总线和第四电阻的一端，所述第四电阻的另一端接I2C总线的电源电压；第二三极管的发射极接地；

第三取反单元的输入端接I2C总线的串行数据总线，第三取反单元的电源端接I2C总线的电源电压，第三取反单元的输出端通过第五电阻接第三三极管的基极；

所述第三三极管的集电极接所述主节点设备处理器的数据接收端口和第六电阻的一端，所述第六电阻的另一端接所述主节点设备芯片的工作电压，所述第三三极管的发射极接地。

2.根据权利要求1所述的I2C总线隔离电路，其特征在于，所述I2C总线的电源电压为3.3V，所述主节点设备芯片的工作电压为5V，

则所述第二电阻、第四电阻以及第六电阻为4.7KΩ或10KΩ。

3.根据权利要求1所述的I2C总线隔离电路，其特征在于，所述第一取反单元、和/或第二取反单元、和/或第三取反单元为非门。

4.一种I2C总线系统，其特征在于，所述I2C总线系统中的主节点设备通过一隔离电路挂接在I2C总线上；

所述隔离电路包括：

第一取反单元的输入端接主节点设备处理器的时钟信号输出端，第一取反单元的电源端接主节点设备芯片的工作电压，第一取反单元的输出端通过第一电阻接第一三极管的基极；

所述第一三极管的集电极接I2C总线的串行时钟总线和第二电阻的一端，所述第二电阻的另一端接I2C总线的电源电压；第一三极管的发射极接地；

第二取反单元的输入端接所述主节点设备处理器的数据发送端口，第二取反单元的电源端接所述主节点设备芯片的工作电压，第二取反单元的输出端通过第三电阻接第二三极管的基极；

所述第二三极管的集电极接I2C总线的串行数据总线和第四电阻的一端，所述第四电阻的另一端接I2C总线的电源电压；第二三极管的发射极接地；

第三取反单元的输入端接I2C总线的串行数据总线，第三取反单元的电源端接I2C总线的电源电压，第三取反单元的输出端通过第五电阻接第三三极管的基极；

所述第三三极管的集电极接所述主节点设备处理器的数据接收端口和第六电阻的一端，所述第六电阻的另一端接所述主节点设备芯片的工作电压，所述第三三极管的发射极接地。

5.根据权利要求4所述的I2C总线系统，其特征在于，所述I2C总线的电源电压为3.3V，所述主节点设备芯片的工作电压为5V，

则所述第二电阻、第四电阻以及第六电阻为4.7KΩ或10KΩ。

6.一种I2C总线隔离电路，其特征在于，所述隔离电路用于将I2C总线系统中的从节点设备挂接在I2C总线上；

所述隔离电路包括：

第四取反单元的输入端接所述I2C总线的串行时钟总线，第四取反单元的电源端接I2C总线的电源电压，第四取反单元的输出端通过第七电阻接第四三极管的基极；

所述第四三极管的集电极接从节点设备处理器的时钟信号接收端口和第八电阻的一端，所述第八电阻的另一端接所述从节点设备芯片的工作电压，所述第四三极管的发射极接地；

第二取反单元的输入端接所述从节点设备处理器的数据发送端口，第二取反单元的电源端接所述从节点设备芯片的工作电压，第二取反单元的输出端通过第三电阻接第二三极管的基极；

所述第二三极管的集电极接I2C总线的串行数据总线和第四电阻的一端，所述第四电阻的另一端接I2C总线的电源电压；第二三极管的发射极接地；

第三取反单元的输入端接I2C总线的串行数据总线，第三取反单元的电源端接I2C总线的电源电压，第三取反单元的输出端通过第五电阻接第三三极管的基极；

所述第三三极管的集电极接所述从节电设备处理器的数据接收端口和第六电阻的一端，所述第六电阻的另一端接所述从节点设备芯片的工作电压，所述第三三极管的发射极接地。

7.根据权利要求6所述的I2C总线隔离电路，其特征在于，所述I2C总线的电源电压为3.3V，所述从节点设备芯片的工作电压为5V，

则所述第八电阻、第四电阻以及第六电阻为4.7KΩ或10KΩ。

8.根据权利要求6所述的I2C总线隔离电路，其特征在于，所述第四取反单元、和/或第二取反单元、和/或第三取反单元为非门。

9.一种I2C总线系统，其特征在于，所述I2C总线系统中的从节点设备通过一隔离电路挂接在I2C总线上；

所述隔离电路包括：

第四取反单元的输入端接I2C总线的串行时钟总线，第四取反单元的电源端接I2C总线的电源电压，第四取反单元的输出端通过第七电阻接第四三极管的基极；

所述第四三极管的集电极接所述从节点设备处理器的时钟信号接收端口和第八电阻的一端，所述第八电阻的另一端接所述从节点设备芯片的工作电压，所述第四三极管的发射极接地；

第二取反单元的输入端接所述从节点设备处理器的数据发送端口，第二取反单元的电源端接所述从节点设备芯片的工作电压，第二取反单元的输出端通过第三电阻接第二三极管的基极；

所述第二三极管的集电极接I2C总线的串行数据总线和第四电阻的一端，所述第四电阻的另一端接I2C总线的电源电压；第二三极管的发射极接地；

第三取反单元的输入端接I2C总线的串行数据总线，第三取反单元的电源端接I2C总线的电源电压，第三取反单元的输出端通过第五电阻接第三三极管的基极；

所述第三三极管的集电极接所述从节电设备处理器的数据接收端口和第六电阻的一端，所述第六电阻的另一端接所述从节点设备芯片的工作电压，所述第三三极管的发射极接地。

10.根据权利要求9所述的I2C总线系统，其特征在于，所述I2C总线的电源电压为3.3V，所述从节点设备芯片的工作电压为5V，

则所述第八电阻、第四电阻以及第六电阻为4.7KΩ或10KΩ。

Images