CN102622965A - 硅基微型显示器驱动电路 - Google Patents

Abstract

本发明涉及一种硅基微型显示器驱动电路，该驱动电路包含一个m行n列像素驱动电路阵列、一个行驱动器和一个列驱动器，像素驱动电路阵列由若干结构相同的像素驱动电路子阵列组成，每一个子阵列包含有s行t列个像素驱动电路和s个行缓存器，且每一个行方向上包含t个像素驱动电路和1个行缓存器。所述行缓存器在行方向上可位于任两个相邻像素驱动电路中间；所述像素驱动电路子阵列的数量为m/s行和n/t列，m/s的值和n/t的值均为整数；所述行驱动器产生像素驱动电路阵列所需的选通信号，列驱动器产生像素驱动电路阵列所需的数据信号。本驱动电路可设计呈模块化，使设计过程简化，也便于今后优化该电路。

Description

硅基微型显示器驱动电路

技术领域

本发明涉及一种硅基微型显示器驱动电路，特别是该电路的内部结构及其布局布线的版图规则。

背景技术

在众多显示器中，微型显示器是一种特殊的形态，一般定义屏幕对角线小于3.3cm的显示器为微型显示器。不同于普通大屏幕显示器，微显示自身的物理尺寸很小，但是却可以通过光学系统实现超大屏幕显示，该类显示系统成本低，体积小，应用灵活，携带方便，具有非常广阔的发展前景。微显示有两大类应用，投影仪和NTE（近眼显示）系统。投影仪已经成为现代办公室、会议室、展览会等场合必不可少的显示器。NTE系统的应用面非常广泛，例如，数码相机取景器、头戴式视频播放器、头戴式家庭影院、头戴式虚拟现实模拟器、头戴式游戏机、飞行员头盔系统、单兵野战系统、武器瞄准系统、红外夜视仪、飞行训练模拟器、头戴式医疗诊断系统等。

普通中大尺寸屏幕的平板显示器一般以多晶硅或非晶硅玻璃为基板，在其上制作TFT（薄膜晶体管）以完成显示器件的驱动电路。人们已开发了诸多TFT生产工艺，但是TFT的晶体管特征尺寸相对较大，通常为几至几十微米，而微型显示器像素尺寸仅十微米左右，要求驱动晶体管的尺寸为微米以下，因此，基于现有玻璃基板的TFT工艺无法满足微型显示器的需要。而目前CMOS工艺已经相当成熟，模拟电路晶体管特征尺寸可达0.35um以下，数字电路40nm以下，且MOS晶体管电路性能稳定可靠，驱动晶体管与发光器件可以设计为立体结构。因此，可以利用CMOS工艺来开发微型显示器，将硅芯片作为显示器的基板，将显示器件制造于硅基芯片上，硅基芯片中集成CMOS电路用于控制和驱动显示器件，形成硅基微型显示器，简称硅基微显示。目前应用最广泛的微型显示器是基于LCD的LCoS（硅基液晶）微显示，其次为基于OLED（有机发光二极管）的硅基OLED微显示，此外还有基于硅发光二极管（Silicon Light Emitting Diode）微显示等。

现有技术的硅基微型显示器的驱动电路一般由像素驱动电路阵列、行驱动电路和列驱动电路组成，其中，像素驱动电路阵列由呈矩阵排布的单元驱动电路构成，单元驱动电路结构相同且对应一个像素，像素电极位于驱动电路的正上方，每一个行驱动器对应了一行像素数据，像素驱动电路为一般为“数模转换器+电流镜”的模拟驱动方式，支持的显示灰度一般在256级以下，分辨率达到高清标准（HDTV）时，传输速度和数据位宽也非常高。中国专利101261810B公开了一种硅基有机发光显示设备中的像素驱动电路，该像素驱动电路支持数字方式驱动，但是像素驱动电路包含有12个晶体管，且大多为面积较大的12V高压管，驱动电路的面积和功耗均较大。

发明内容

本发明的目的在于针对已有技术存在的缺陷，提供一种硅基微型显示器驱动电路，适用于具有较快响应速度的微显示器，特别是硅基OLED微显示器，也适用于响应速度较快（<1ms）的硅基液晶微显示器和硅发光二极管微显示器。

为达到上述目的，本发明的构思是：

本发明基于具有分形扫描结构的驱动策略，支持高清高分辨率和超高灰度显示，在32bit数据位宽和100MHz传输时钟下，支持1280×1024×RGB和4096级灰度。由于传统的模拟电路驱动方法不适用于分形扫描，因此本发明采用数字电路驱动方案，所有行、列驱动电路工作于同一个时钟域，时钟周期10ns，所有像素驱动电路必须要满足时序关系，在固定时钟周期内完成列数据存储，通过列锁存信号将数据锁存于列锁存器，通过行选通信号将数据写入像素驱动电路。由于每一个行方向上晶体管数量非常多，行信号驱动延迟较大，最大可达到十至上百个时钟周期，因此，有必要在行方向上增加行缓存器，增强行驱动能力。虽然增加的行缓存器同样会引入延迟，但是由于行驱动器的结构相同，因此增加的延迟也相同，可以在列驱动器上也增加具有像素驱动电路相同结构的行缓存器，使不同列的数据信号延迟相同，从而使整个驱动电路达到同步状态。在驱动电路布图时，考虑相邻两行复用布线和阱以节省布图资源，减小驱动电路面积。

根据上述发明构思，本发明采用下述技术方案：

一种硅基微型显示器驱动电路，包含了一个m行n列像素驱动电路阵列、一个行驱动器和一个列驱动器，其特征在于：所述像素驱动电路阵列由若干结构相同的像素驱动电路子阵列组成，每个子阵列包含有s行t列个像素驱动电路和s个行缓存器，且每一个行方向上包含t个像素驱动电路和1个行缓存器，行缓存器在行方向上可位于任两个相邻像素驱动电路中间，子阵列的数量为m/s行和n/t列，m/s的值和n/s的值均为整数，s一般为2，t必须为偶数，一般为8的倍数；行驱动器产生像素驱动电路阵列所需要的选通信号，列驱动器产生像素驱动电路阵列所需要的数据信号。

所述像素驱动电路由一个存储器单元和一个驱动单元组成，如图2所示：（1）存储器单元用于保存像素的开关状态，工作于低压电源VL，其输入为行驱动器输出的选通信号和由列驱动器输出的数据信号，其结构为单比特静态存储器单元或单比特动态存储器单元结构：静态存储器单元由5-10个MOSFET晶体管构成，动态存储器单元由1-2个MOSFET晶体管和1个电容构成；所述MOSFET晶体管尺寸均为CMOS工艺能够达到的最小特征尺寸，所述电容为多晶-绝缘体-多晶（PIP）电容、金属-绝缘体-金属（MIM）电容、金属-氧化物-金属（MOM）电容或深沟道电容，电容充电后维持的时间至少为500/f毫秒，f为显示器帧频，单位Hz；（2）驱动单元用于驱动像素发光，由驱动管T1和放电管T2构成，T1为一个宽长比为0.8至2的PMOS或NMOS晶体管，栅极连接所述存储器单元的输出信号，源极连接高压电源VH的正电源，漏极作为该像素驱动电路的输出，T2为一个工艺能够达到的最小宽长比的PMOS或NMOS晶体管，栅极连接芯片外部的放电信号，源极连接至该像素驱动电路的输出，漏极连接高压电源VH的负电源。

所述行缓存器由一级或多级反向器串联构成，所述反向器由一组对称互补的PMOS晶体管和NMOS晶体管构成；在CMOS工艺误差范围内，所有行缓存器的时序延时保持一致；所述行缓存器用于增强行方向上的驱动能力，每个行缓存器可驱动32-512个最小特征尺寸的CMOS晶体管。

所述硅基微型显示器驱动电路采用的MOSFET晶体管的特征尺寸为0.13um至0.35um，采用xPyM CMOS工艺制成，其中，x代表多晶硅层数，取值1-2，y代表金属连线层数，取值2-6；支持双电压：其中，低压电源VL为1.0V-3.3V，用于向存储器单元供电，高压电源VH为5V-12V，用于向驱动单元供电；硅片表面采用由Al、W、Ti/TiN、Mo、Ag或Au金属材料构成的金属电极层，露出的金属作为像素阳极和共阴电极，非像素阳极和共阴电极的区域为氧化硅填充物。

在像素驱动电路子阵列的集成电路版图布局中，上下相邻两行的像素驱动电路和行缓存器符合如下规则：①呈上下镜像对称关系；②VL电源线与VH电源线分别位于像素驱动电路和行缓存器的上下两端，上下相邻的存储器单元使用同一根VL电源线，上下相邻的驱动单元使用同一根VH电源线；③低压阱与高压阱分别位于像素驱动电路和行缓存器的上下两端，上下相邻的存储器单元的PMOS晶体管共享同一个低压阱，上下相邻的驱动单元共享同一个高压阱；④VL接地线位于像素驱动电路和行缓存器的中间，供存储器单元使用；⑤上述电源线与接地线的位置可以互换（包括VL和VH）：当采用P型衬底＋N阱工艺时，采用上述②-④规则，N阱与电源线相连；当采用N型衬底+P阱工艺时，将②-④规则中的电源线与接地线的位置互换，P阱与接地线相连。上述规则如图3所示。

在像素驱动电路子阵列的立体结构中，像素阳极位于所对应的像素驱动电路的垂直上方（但非正上方），通过位于y-1层的金属通孔与所对应的像素驱动电路的输出端相连，y代表金属连线层数，所有像素阳极的间距相同，但金属通孔位于所对应的像素阳极的位置不必相同，如图4所示。

所述列驱动器包含n/t个时序补偿缓存器，呈串联排布，时序补偿缓存器位于与像素驱动电路子阵列所对应的列驱动电路中，如图5所示；时序补偿缓存器的结构与行缓存器相同；在CMOS工艺误差范围内，所有时序补偿缓存器与行缓存器的时序延时保持一致，以使列驱动器输出的数据信号和行选通信同时达到像素驱动电路。

本发明与现有技术相比较，具有如下实质性特点和显著优点：

第一，在32bit数据位宽和100Mhz传输时钟下，支持1280×1024×RGB和4096级灰度。

第二，本发明在子阵列中加入了行缓存器，可以增加行驱动能力，使像素更快地“开”和“关”，更加适合于数字分形扫描方式。

第三，本发明在列驱动器中加入了时序补偿缓存器，使像素的数据信号在行方向上保持同样的延迟，将像素驱动电路阵列同步化，减少等待时间，加快驱动速度。

第四，本发明的像素驱动单元同时采用了驱动管和放电管，可以进一步减小信号上升时间与下降时间，加快扫描电路频率，支持更高的分辨率和灰度。

第五，本发明在像素布局时采用了上下对称结构，复用了电源线和阱，减少了驱动电路的布局面积，也就意味着可以使像素达到更小的面积。

第六，本发明采用了像素子阵列方法设计驱动电路，可以使驱动电路的设计模块化，使设计过程简化，也便于今后优化该电路。

附图说明

图1为硅基微型显示器驱动电路的结构框图。

图2为像素驱动电路结构框图。

图3为像素驱动电路子阵列版图布局规则。

图4为像素驱动电路子阵列立体结构侧视图。

图5为列驱动器中的时序补偿缓存器结构框图。

具体实施方式

本发明的优选实施例结合附图说明如下：

实施例一：

参考图1，本发明的硅基微型显示器驱动电路，包含了一个m行n列像素驱动电路阵列101、一个行驱动器102和一个列驱动器103，如图1所示。其特征在于：像素驱动电路阵列101由若干结构相同的像素驱动电路子阵列201组成，每个子阵列201包含有s行t列个像素驱动电路和s个行缓存器，且每一个行方向上包含t个像素驱动电路301和1个行缓存器302，行缓存器302在行方向上可位于任两个相邻像素驱动电路301中间，子阵列201的数量为m/s行和n/t列，m/s的值和n/s的值均为整数，s一般为2，t必须为偶数，一般为8的倍数。行驱动器102产生像素驱动电路阵列101所需要的选通信号，列驱动器103产生像素驱动电路阵列101所需要的数据信号。

实施例二：

本实施例与实施例一基本相同，特别之处如下：

所述的像素驱动电路子阵列中，所述像素驱动电路301由一个存储器单元401和一个驱动单元402组成，如图2所示：（1）存储器单元401用于保存像素的开关状态，工作于低压电源VL，其输入为行驱动器102输出的选通信号和由驱动器103输出的数据信号，其结构为单比特静态存储器单元或单比特动态存储器单元，静态存储器单元由5-10个MOSFET晶体管构成，动态存储器单元由1-2个MOSFET晶体管和1个电容构成；所述MOSFET晶体管尺寸均为CMOS工艺能够达到的最小特征尺寸，所述电容为PIP（多晶-绝缘体-多晶）电容、MIM（金属-绝缘体-金属）电容、MOM（金属-氧化物-金属）电容或深沟道电容，电容充电后维持的时间至少为500/f毫秒（f为显示器帧频，单位Hz）；（2）驱动单元402用于驱动像素发光，由驱动管T1和放电管T2构成。T1为一个宽长比为0.8至2的PMOS或NMOS晶体管，栅极连接存储器单元401的输出信号，源极连接高压电源VH的正电源，漏极作为该像素驱动电路的输出，T2为一个工艺能够达到的最小宽长比的PMOS或NMOS晶体管，栅极连接芯片外部的放电信号，源极连接至该像素驱动电路的输出，漏极连接高压电源VH的负电源。

所述的像素驱动电路子阵列中，所述行缓存器302由一级或多级反向器串联构成，反向器由一组对称互补的PMOS晶体管和NMOS晶体管构成。在CMOS工艺误差范围内，所有行缓存器的时序延时保持一致。行缓存器用于增强行方向上的驱动能力，每个行缓存器可驱动32-512个最小特征尺寸的CMOS晶体管。

所述的硅基微型显示器驱动电路采用的MOSFET晶体管的特征尺寸为0.13um至0.35um，采用xPyM CMOS工艺制成，其中，x代表多晶硅层数，取值1-2，y代表金属连线层数，取值2-6；支持双电压：其中，低压电源VL为1.0V-3.3V，用于向存储器单元401供电，高压电源VH为5V-12V，用于向驱动单元402供电；硅片表面采用由Al、W、Ti/TiN、Mo、Ag或Au金属材料构成的金属电极层，露出的金属作为像素阳极和共阴电极，非像素阳极和共阴电极的区域为氧化硅填充物。

所述的像素驱动电路子阵列在电路布局中，上下相邻两行的像素驱动电路301和行缓存器302符合如下规则：①呈上下镜像对称关系；②VL电源线与VH电源线分别位于像素驱动电路301和行缓存器302的上下两端，上下相邻的存储器单元401使用同一根VL电源线，上下相邻的驱动单元402使用同一根VH电源线；③低压阱与高压阱分别位于像素驱动电路301和行缓存器302的上下两端，上下相邻的存储器单元401的PMOS晶体管共享同一个低压阱，上下相邻的驱动单元402共享同一个高压阱；④VL接地线位于像素驱动电路301和行缓存器302的中间，供存储器单元使用；⑤上述电源线与接地线的位置可以互换（包括VL和VH）：当采用P型衬底＋N阱工艺时，采用上述②-④规则，N阱与电源线相连；当采用N型衬底+P阱工艺时，将②-④规则中的电源线与接地线的位置互换，P阱与接地线相连。上述规则如图3所示。

所述的像素驱动电路子阵列中，像素阳极501位于所对应的像素驱动电路301的垂直上方，但非正上方，通过位于第y-1层的金属通孔502与所对应的像素驱动电路301的输出端相连，y代表金属连线层数，所有像素阳极501的间距相同，但金属通孔502位于所对应的像素阳极501的位置间距不必相同。

所述列驱动器103包含n/t个时序补偿缓存器602，呈串联排布，时序补偿缓存器602位于与像素驱动电路子阵列201所对应的列驱动电路601中，如图5所示；时序补偿缓存器602的结构与行缓存器302相同；在CMOS工艺误差范围内，所有时序补偿缓存器与行缓存器的时序延时保持一致，以使列驱动器输出的数据信号和行选通信同时达到像素驱动电路301。

Claims (7)

1.一种硅基微型显示器驱动电路，包含了一个m行n列像素驱动电路阵列（101）、一个行驱动器（102）和一个列驱动器（103），其特征在于：所述像素驱动电路阵列（101）由若干结构相同的像素驱动电路子阵列（201）组成，每个像素驱动电路子阵列（201）包含有s行t列个像素驱动电路（301）和s个行缓存器（302），且每一个行方向上包含t个像素驱动电路（301）和1个行缓存器（302），所述行缓存器（302）在行方向上可位于任两个相邻像素驱动电路（301）中间；所述像素驱动电路子阵列（201）的数量为m/s行和n/t列，m/s的值和n/s的值均为整数；所述行驱动器（102）产生像素驱动电路阵列（101）所需要的选通信号，列驱动器（103）产生像素驱动电路阵列（101）所需要的数据信号。

2.根据权利要求1所述的硅基微型显示器驱动电路，其特征在于：所述像素驱动电路（301）由一个存储器单元（401）和一个驱动单元（402）组成；所述存储器单元（401）用于保存像素的开关状态，工作于低压电源VL，其输入为行驱动器（102）输出的选通信号和由列驱动器（103）输出的数据信号，其结构为单比特静态存储器单元或单比特动态存储器单元结构：静态存储器单元由5-10个MOSFET晶体管构成，动态存储器单元由1-2个MOSFET晶体管和1个电容构成；所述MOSFET晶体管尺寸均为CMOS工艺能够达到的最小特征尺寸，所述电容为多晶-绝缘体-多晶PIP电容、金属-绝缘体-金属MIM电容、金属-氧化物-金属MOM电容或深沟道电容，电容充电后维持的时间至少为500/f毫秒，f为显示器帧频，单位Hz；所述驱动单元（402）用于驱动像素发光，由驱动管T1和放电管T2构成，T1为一个宽长比为0.8至2的PMOS或NMOS晶体管，栅极连接所述存储器单元（401）的输出信号，源极连接高压电源VH的正电源，漏极作为该像素驱动电路（301）的输出，T2为一个工艺能够达到的最小宽长比的PMOS或NMOS晶体管，栅极连接芯片外部的放电信号，源极连接至该像素驱动电路（301）的输出，漏极连接高压电源VH的负电源。

3.根据权利要求1所述的硅基微型显示器驱动电路，其特征在于：所述行缓存器（302）由一级或多级反向器串联构成，所述反向器由一组对称互补的PMOS晶体管和NMOS晶体管构成；在CMOS工艺误差范围内，所有行缓存器的时序延时保持一致；所述行缓存器（302）用于增强行方向上的驱动能力，每个行缓存器可驱动32-512个最小特征尺寸的CMOS晶体管。

4.根据权利要求1所述的硅基微型显示器驱动电路，其特征在于：驱动电路采用的MOSFET晶体管的特征尺寸为0.13um至0.35um，采用xPyM CMOS工艺制成，其中，x代表多晶硅层数，取值1-2，y代表金属连线层数，取值2-6；支持双电压：其中，低压电源VL为1.0V-3.3V，用于向存储器单元（401）供电，高压电源VH为5V-12V，用于向驱动单元（402）供电；硅片表面采用由Al、W、Ti/TiN、Mo、Ag或Au金属材料构成的金属电极层，露出的金属作为像素阳极和共阴电极，非像素阳极和共阴电极的区域为氧化硅填充物。

5.根据权利要求1所述的硅基微型显示器驱动电路，其特征在于：在所述像素驱动电路（301）和行缓存器（302）的电路布局中，上下相邻两行的像素驱动电路（301）和行缓存器（302）符合如下规则：①呈上下镜像对称关系；②VL电源线与VH电源线分别位于像素驱动电路（301）和行缓存器（302）的上下两端，上下相邻的存储器单元（401）使用同一根VL电源线，上下相邻的驱动单元（402）使用同一根VH电源线；③低压阱与高压阱分别位于像素驱动电路（301）和行缓存器（302）的上下两端，上下相邻的存储器单元（401）的PMOS晶体管共享同一个低压阱，上下相邻的驱动单元（402）共享同一个高压阱；④VL接地线位于像素驱动电路（301）和行缓存器（302）的中间，供存储器单元（401）使用；⑤所述电源线与接地线的位置可互换，包括VL和VH：当采用P型衬底＋N阱工艺时，采用所述②-④规则，N阱与电源线相连；当采用N型衬底+P阱工艺时，将②-④规则中的电源线与接地线的位置互换，P阱与接地线相连。

6.根据权利要求5所述的硅基微型显示器驱动电路，其特征在于：所述像素驱动电路子阵列（201）中，像素阳极（501）位于所对应的像素驱动电路（301）的垂直上方，但非正上方，通过位于第y-1层的金属通孔（502）与所对应的像素驱动电路（301）的输出端相连，y代表金属连线层数，所有像素阳极（501）的间距相同，但金属通孔（502）位于所对应的像素阳极（501）的位置间距不必相同。

7.根据权利要求1所述的硅基微型显示器驱动电路，其特征在于：所述列驱动器（103）包含n/t个时序补偿缓存器（602），呈串联排布；所述时序补偿缓存器（602）位于与像素驱动电路子阵列（201）所对应的列驱动电路（601）中；所述时序补偿缓存器（602）的结构与行缓存器（302）相同；在CMOS工艺误差范围内，所有时序补偿缓存器（602）与行缓存器（303）的时序延时保持一致，以使列驱动器（303）输出的数据信号和行选通信同时达到像素驱动电路（301）。

Images