CN102622207B - 定点化处理方法及装置 - Google Patents

定点化处理方法及装置 Download PDF

Info

Publication number
CN102622207B
CN102622207B CN201110033333.0A CN201110033333A CN102622207B CN 102622207 B CN102622207 B CN 102622207B CN 201110033333 A CN201110033333 A CN 201110033333A CN 102622207 B CN102622207 B CN 102622207B
Authority
CN
China
Prior art keywords
floating point
signal
bit wide
cos
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110033333.0A
Other languages
English (en)
Other versions
CN102622207A (zh
Inventor
张林生
田万廷
文小芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen ZTE Microelectronics Technology Co Ltd
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201110033333.0A priority Critical patent/CN102622207B/zh
Publication of CN102622207A publication Critical patent/CN102622207A/zh
Application granted granted Critical
Publication of CN102622207B publication Critical patent/CN102622207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

本发明公开了一种定点化处理方法及装置,该方法包括:按照浮点算法的控制-数据流图划分的所有并列条件分支分别对所有浮点信号进行信号范围分析,得到所有浮点信号的变化范围和最小整数位宽,其中,最小整数位宽为满足定点信号不溢出的最小正整数值;使用变化范围对信号范围处理操作后所有浮点信号分别进行系统精度分析,得到浮点信号的最小小数位宽,其中,最小小数位宽为满足系统输出精度误差小于或等于预定的误差约束的最小正整数值;使用所有浮点信号中同一浮点信号的最小整数位宽和最小小数位宽确定对浮点信号进行定点化处理的结果。通过本发明,提高了定点化处理的准确性。

Description

定点化处理方法及装置
技术领域
本发明涉及通信领域,具体而言,涉及一种定点化处理方法及装置。
背景技术
现代数字信号处理(Digital Signal Processing,简称为DSP)系统的算法大多采用浮点算术进行开发,这是由于采用浮点算术可以在通用处理器开发平台上进行快速的算法验证和原型机建模。浮点算法验证完成后,可以在浮点硬件平台如浮点DSP上实现。但如果想获得更快的速度、更小的面积和更低的功耗,就需要设计者将浮点算术转化为定点算术,从而可以在定点硬件平台如现场可编程门阵列(Field Programmable GateArray,简称为FPGA)或专用集成电路(Application Specific Integrated Circuit,简称为ASIC)上实现。将浮点算法转化为定点算法的方法即称为定点化技术。
定点化包括信号范围分析和系统精度分析两个步骤:范围分析用于确定系统中信号的整数位宽,以防止定点信号发生上溢;精度分析用于寻找最优的小数位宽组合,除了防止定点信号出现下溢外,目标是在满足系统输出精度需求的约束下最小化系统的实现代价。因此,定点化也常常被称为位宽优化。位宽优化是一个NP-hard问题,传统的位宽优化都是通过大量的浮点和定点系统仿真并依靠工程师经验来完成,在一些复杂的系统设计中,定点化过程占据了整个设计周期的50%以上。
相关技术中的区间算术(Interval Arithmetic,简称为IA)和仿射算术(Affine Arithmetic,简称为AA),由于对信号变化范围分析不准确,放大了定点信号的整数位宽和小数位宽,导致定点化处理的结果不准确。
发明内容
本发明的主要目的在于提供一种定点化处理方法及装置,以至少解决上述相关技术中定点化方法由于对信号变化范围分析不准确,放大定点信号的整数位宽和小数位宽,导致定点化处理的结果不准确的问题。
根据本发明的一个方面,提供了一种定点化处理方法。
根据本发明的定点化处理方法包括:按照浮点算法的控制-数据流图划分的所有并列条件分支分别对所有浮点信号进行信号范围分析,得到所有浮点信号的变化范围和最小整数位宽,其中,最小整数位宽为满足定点信号不溢出的最小正整数值;使用变化范围对信号范围处理操作后所有浮点信号分别进行系统精度分析,得到所有浮点信号的最小小数位宽,其中,最 小小数位宽为满足系统最终输出精度误差小于或等于预定的误差约束的最小正整数值;使用所有浮点信号中同一浮点信号的最小整数位宽和最小小数位宽确定对浮点信号进行定点化处理的结果。
进一步地,对按照浮点算法的控制-数据流图划分的所有并列条件分支分别对所有浮点信号进行信号范围分析,得到所有浮点信号的变化范围和最小整数位宽包括:
使用如下公式作为信号x的仿射形式 分别对浮点信号进行信号范围分析:
其中,X0是信号的中值(或均值),Xk是 的幅值,n是 的总个数,m是系统输入信号的总个数, θj表示第j个输入信号的弧度噪声项,cj是其幅度系数;确定浮点信号的变化范围为 其中x和 分别表示信号x变化的最小值和最大值;通过以下公式确定最小整数位宽:  IWLx = log 2 max ( | x ‾ | , | x ‾ | ) .
进一步地,使用变化范围对信号范围处理操作后所有浮点信号分别进行系统精度分析,得到所有浮点信号的最小小数位宽包括:
使用以下公式之一作为浮点信号x的精度误差Ex对所有浮点信号分别进行系统精度分析:
Ex=x+2-FWL-1·cosθx
Ex=x+2-FWL·cosθx;其中,FWL是小数位宽,θx表示第x个输入信号的弧度噪声项;确定最小小数位宽为满足系统输出精度误差小于或等于预定的误差约束的最小正整数值。
进一步地,使用所有浮点信号中同一浮点信号的最小整数位宽和最小小数位宽确定对浮点信号进行定点化处理的结果包括:确定所有浮点信号中同一浮点信号的最小整数位宽中的最大值作为定点化处理中同一浮点信号的最终整数位宽;确定最小小数位宽中的最大值作为定点化处理的最终小数位宽。
进一步地,并列条件分支为根据浮点信号的控制-数据流图对对浮点信号进行遍历得到的条件分支。
根据本发明的另一方面,提供了一种定点化处理装置。
根据本发明的定点化处理装置包括:第一处理模块,按照浮点算法的控制-数据流图划分的所有并列条件分支分别对所有浮点信号进行信号范围分析,得到所有浮点信号的变化范围和最小整数位宽,其中,最小整数位宽为满足定点信号不溢出的最小正整数值;第二处理模块,用于使用变化范围对信号范围处理操作后所有浮点信号分别进行系统精度分析,得到所有浮点信号的最小小数位宽,其中,最小小数位宽为满足系统最终输出精度误差与误差约束的差值小于或等于预定值的最小正整数值;第三处理模块,用于使用所有浮点信号中同一浮 点信号的最小整数位宽和最小小数位宽确定对浮点信号进行定点化处理的结果。
进一步地,第一处理模块包括:第一处理模块包括:第四处理模块,用于使用如下公式作为信号x的仿射形式 分别对所有并列条件分支的浮点信号分别进行信号范围分析:
其中,X0是信号的中值(或均值),Xk是 的幅值,n是 的总个数,m是系统输入信号的总个数, θj表示第j个输入信号的弧度噪声项,cj是其幅度系数;第一确定模块,用于确定浮点信号的变化范围为 其中x和 分别表示信号x变化的最小值和最大值;第二确定模块,用于通过以下公式确定最小整数位宽: 
进一步地,第二处理模块包括:第二处理模块包括:第五处理模块,用于使用以下公式之一作为浮点信号x的精度误差Ex对所有浮点信号分别进行系统精度分析:
Ex=x+2-FWL-1·cosθx
Ex=x+2-FWL·cosθx;其中,FWL是小数位宽,θx表示第x个输入信号的弧度噪声项;
第三确定模块,用于确定最小小数位宽为满足系统输出精度误差小于或等于预定的的最小正整数值。
进一步地,第三处理模块包括:第六处理模块,用于确定所有浮点信号中同一浮点信号的最小整数位宽中的最大值作为定点化处理中同一浮点信号的最终整数位宽;第七处理模块,用于确定最小小数位宽中的最大值作为定点化处理的最终小数位宽。
进一步地,并列条件分支为根据浮点信号的控制-数据流图对对浮点信号进行遍历得到的条件分支。
通过本发明,采用按照浮点算法的控制-数据流图划分的所有并列条件分支分别对所有浮点信号进行信号范围分析,得到所有浮点信号的变化范围和最小整数位宽,使用所有浮点信号中同一浮点信号的最小整数位宽和最小小数位宽确定对浮点信号进行定点化处理的结果,解决了相关技术中定点化方法由于位宽不准确造成对浮点化数据进行定点化处理中放大了定点信号的整数位宽和小数位宽,造成定点化结果定点化处理的结果不准确的问题,提高了浮点化信号进行定点化处理的准确性。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1是根据本发明实施例的定点化处理方法的流程图;
图2是根据本发明实施例的分别采用AA和RAA的范围分析区间间隔 与信号真实区间间隔之比的示意图;
图3是根据本发明优选实施例的定点化处理方法的流程图;
图4是根据本发明实施例的信号流图一;
图5是根据本发明实施例的信号流图二;
图6是根据本发明实施例的信号流图三;
图7是根据本发明实施例的信号流图四;
图8是根据本发明实施例的定点化处理装置的结构框图;以及
图9是根据本发明实施例的定点化处理装置的优选的结构框图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
本实施例提供了一种定点化方法,应用于数字信号处理系统,图1是根据本发明实施例的定点化处理方法的流程图,该方法包括:
步骤S102:按照浮点算法的控制-数据流图划分的所有并列条件分支分别对所有浮点信号进行信号范围分析,得到所有浮点信号的变化范围和最小整数位宽,其中,最小整数位宽为满足定点信号不溢出的最小正整数值。
步骤S104:使用变化范围对信号范围处理操作后所有浮点信号分别进行系统精度分析,得到所有浮点信号的最小小数位宽,其中,最小小数位宽为满足系统最终输出精度误差小于或等于预定的误差约束的最小正整数值。
步骤S106:使用所有浮点信号中同一浮点信号的最小整数位宽和最小小数位宽确定对浮点信号进行定点化处理的结果。
通过上述步骤,在定点化处理过程中,按照浮点算法的控制-数据流图划分的所有并列条件分支分别对所有浮点信号进行信号范围分析,得到所有浮点信号的变化范围和最小整数位宽,使用所有浮点信号中同一浮点信号的最小整数位宽和最小小数位宽确定对浮点信号进行定点化处理的结果,解决了相关技术中定点化方法由于位宽不准确造成对浮点化数据进行定点化处理中放大了定点信号的整数位宽和小数位宽,造成定点化结果定点化处理的结果不准确的问题,提高了浮点化信号进行定点化处理的准确性。
优选地,下面对步骤S102的一个优选实施方式进行说明。使用如下公式作为信号x的仿射形式 分别对浮点信号进行信号范围分析:
其中,X0是信号的均值,Xk是 的幅值,n是 的总个数,m是系统输入信号的总个数, θj表示第j个输入信号的弧度噪声项,cj是其幅度系数;确定浮点信号的变化范围为 其中x和 分别表示信号x变化的最小值和最大值;通过以下公式确定最小整数位宽: 通过该优选实施例,采用余弦函数使得非线性乘法的相关性信息被无损保留,提高了信号范围分析的准确度。
优选地,下面对步骤S104的一个优选实施方式进行说明。使用以下公式之一作为浮点信号x的精度误差Ex对所有浮点信号分别进行系统精度分析:Ex=x+2-FWL-1·cosθx(采用四舍五入的截位方式);Ex=x+2-FWL·cosθx(采用直接截断的截位方式);其中,FWL是小数位宽,θx表示第x个输入信号的弧度噪声项;确定最小小数位宽为满足系统输出精度误差与误差约束的差值小于或等于预定值的最小正整数值。通过该优选实施例,采用余弦函数使得非线性乘法的相关性信息被无损保留,提高了系统精度分析的准确性。
优选地,使用所有浮点信号中同一浮点信号的最小整数位宽和最小小数位宽确定对浮点信号进行定点化处理的结果包括:确定所有浮点信号中同一浮点信号的最小整数位宽中的最大值作为定点化处理中同一浮点信号的最终整数位宽;确定最小小数位宽中的最大值作为定点化处理的最终小数位宽。
优选地,并列条件分支为根据浮点信号的控制-数据流图对对浮点信号进行遍历得到的条件分支,实现了将数据处理和控制处理相结合,提高了定点化处理的合理性和效率。
实施例一
本实施例提供了一种仿射算法,本实施例结合了上述实施例及其中的优选实施方式,本实施例中,对用于图像卷绕的B-splines实例进行定点化处理。
本实施例中,B-splines基本函数B0、B1、B2和B3分别定义如下:
B 0 ( u ) = 1 6 ( 1 - u ) 3 , B 1 ( u ) = 1 6 ( 3 u 3 - 6 u 2 + 4 ) ,
B 2 ( u ) = 1 6 ( - 3 u 3 + 3 u 2 + 3 u + 1 ) , B 3 ( u ) = - u 3 6
其中,输入u=[0,1]。以上四个信号的真实变化范围分别是:  和 
需要说明的是,本实施例中,使用Libaffa仿射算术C++库进行AA计算,利用Matlab的符号算术工具箱V3.1.5(R2006b)进行RAA计算,用于作参照的信号真实变化范围通过数值方法或非线性规划获得。
所有实例都在内存为512-MB的Intel Pentium 43GHz PC上完成,AA和RAA计算结果都在10-2秒之内得到,而相应的数值计算或非线性规划往往需要几十秒甚至几分钟的计算时间。CPU运行时间相近显示了RAA与采用简单范围估计的AA计算量相近的属性,这也是基于区间算术的范围分析优于非线性规划等方法的地方,特别是在需要分析的DSP系统中信号数目很多的情况下。
将分别采用AA和RAA的信号范围分析结果列于表1,其中所有数值均四舍五入至小数点后第四位。表中的“B1+B2”横行用于考察信号B1、B2的AA形式和RAA形式在保留信号之间(B1和B2)相关性上的能力。
表1  通过AA进行范围分析的结果示意表
表2  通过RAA进行范围分析的结果示意表
图2是根据本发明实施例的分别采用AA和RAA的范围分析区间间隔 与信号真实区间间隔之比的示意图,如图2所示,该图和表给出的实验结果验证了RAA以下优点:
(1)如表1中所示,除了输入噪声项ε1外,AA另外引入了10个相互独立的噪声项(ε2~ε11)来计算这些信号的AA形式。而RAA仅需要一个噪声项θ(来自于输入信号 ),所有这些信号的非线性运算结果仅需要3个余弦项cos(θ)、cos(2θ)和cos(3θ)来表示它们的RAA形式。
(2)在计算高相关性的信号B1与B2之和时,RAA的结果形式比AA的结果要简单的多。
(3)由于RAA形式保留了信号之间的所有相关性信息,所以RAA可以得到B1+B2的准确范围分析结果。而AA形式的B1和B2几乎完全丧失了它们之间的相关性,所以B1+B2的AA计算结果大大过估计了其真实区间间隔。
(4)AA计算B1、B2时引入的相互独立的噪声项ε4,ε5,ε6和ε7,ε8,ε9传递到了接下来的B1+B2运算中,所以对B1、B2的过估计也传递到了B1+B2,AA使得前级信号的过估计影响到了对后级信号的分析。而采用RAA,对于信号B1、B2范围的过估计并没有影响其得到准确的B1+B2范围分析结果。
通过上述可知,通过RAA得到的信号B1、B2和B1+B2的整数位宽结果比AA的分析结果分别节省了一个比特。
实施例二
本实施例提供了一种仿射算法,本实施例结合了上述实施例及其中的优选实施方式,本实施例中,对4.2 2×2矩阵乘法实例进行定点化处理。
在本实施例中,2×2矩阵如下: y 00 y 01 y 10 y 11 = a 00 a 01 a 10 a 11 b 00 b 01 b 10 b 11
其中,输入信号a00,…,a11、b00,…,b11的范围均设置为[-1,1]。容易得到:输出y00,y01,y10和y11的精确变化范围都是[-2,2]。
需要说明的是,如果采用Strassen算法进行以上矩阵乘法,可以节省一个乘法器:
                    p0=(a00+a11)(b00+b11)
y00=p0+p3-p4+p6    p1=(a10+a11)b00
y01=p2+p4          p2=a00(b01-b11)
y10=p1+p3          p3=a11(b10-b00)
y11=p0+p2-p1+p5    p4=(a00+a01)b11
                    p5=(a10-a00)(b00+b01)
                    p6=(a01-a11)(b10+b11)
对于以上两种不同算法,采用AA的信号范围分析结果列于表3,对两种算法AA分别得 到了两种完全不同的范围结果和整数位宽结果(采用二进制补码),而RAA对以上两种算法可以得到完全相同的分析结果,见表5。
表3  2×2矩阵乘法通过AA进行范围分析的结果示意表
  Sig.   AA form   Range   IWL
  y00   ε12   [-2,2]   3
  y01   ε34   [-2,2]   3
  y10   ε56   [-2,2]   3
  y11   ε78   [-2,2]   3
表4  2×2矩阵乘法通过Strassen算法的结果示意表
  Sig.   AA form   Range   IWL
  y00   4ε1+2ε2-2ε3+4ε4   [-12,12]   5
  y01   2ε3+2ε5   [-4,4]   4
  y10   2ε2+2ε6   [-4,4]   4
  y11   4ε1+2ε5-2ε6+4ε7   [-12,12]   5
表5  2×2矩阵乘法通过RAA进行范围分析的结果示意表
通过本实施例,体现了RAA的分析结果形式不会受到DSP算法变化的影响。
需要说明的是,对于任何采用不同算法的相等的多项式函数(基本算术包括加法、减法和乘法),RAA的结果形式都相同。假设有两个相等的多项式函数,它们采用了不同的算法来计算完全相等的输出,利用RAA分别得到它们的结果形式为 和 假设在这两个RAA结果形式里总的余弦项个数为N,则根据式(5)(见后面的具体实现方式)的定义, 和 都可以由这N个余弦项的线性组合(即RAA形式)来表示。此外,由于在计算这两个RAA结果形式的过程中没有任何近似,则无论输入信号的值取多少 和 都应该恒等,即无论在N个cos(·)内的输入弧度噪声向量取什么样的组合都有。
例如:
u ~ ≡ v ~
⇒ u 0 + Σ k = 1 N u k · cos k ( · ) ≡ v 0 + Σ k = 1 N v k · cos k ( · )
⇒ ( u 0 - v 0 ) + Σ k = 1 N ( u k - v k ) · cos k ( · ) ≡ 0
⇒ u 0 = v 0 且uk=vk
以上结果显示, 和 的相同余弦项的系数都相等,因此 是完全相同的RAA形式,它们的范围分析结果也必然相等。
而对于AA来说,由于在不同DSP算法中产生不同的近似,AA的结果形式会有很大的不同。有时更优化的算法,利用AA计算反而会导致更差的范围分析结果,如在本小节中的2×2矩阵乘法实例。因此,采用RAA的信号范围分析比采用AA获得的结果更可靠。
实施例三
本实施例提供了一种仿射算法,本实施例结合了上述实施例及其中的优选实施方式,本实施例中,对多项式函数实例进行定点化处理。
本实施例中的这8个多项式函数列于表6,其中“Input ranges”列的“X”表示了从x1到xm的输入信号变化范围。
表6  多项式函数列表
具体地,将分别采用AA和RAA的输出范围分析结果列于表7。
表7  多项式采用AA的输出范围示意表
由该表中的结果可见,RAA为所有这8个多项式函数都找到了更加准确的变化区间结果,并且通过RAA获得的输出整数位宽与通过数值方法或非线性规划得到的输出所需真实整数位宽结果相比,除了最后一个函数外都相同。
需要说明的是,在上述三个实施例中,采用余弦项来替换式AA计算方法中的εk项,在遇到非线性乘法时,利用三角函数积化和差公式将余弦项之间的乘积转化为弧度项之间的加减,从而避免了像AA一样需要引入新的εk项来近似乘法结果。
通过该方法,实现了以下有益效果:
(1)每次非线性乘法之后,AA都需要引入新的独立的噪声项,这会导致无相关性的噪声项越来越多。而RAA无论遇到多少次非线性乘法,都只需要输入信号总个数个弧度噪声项来计算和分析系统中所有信号的变化范围。
(2)尽管AA将非线性乘法的所有二次方项均近似为一个一次方项,但RAA却往往可以获得更简洁的结果形式,这是因为信号之间保留的相关性所致。
(3)非线性乘法结果的相关性信息在RAA形式中被无损保留,可以在接下来的运算中相互结合或抵消。该性质使得RAA可以在高相关性的非线性系统中获得比AA更好的范围分析结果。
(4)RAA仅需要在最终确定信号区间范围的时候才确定每一个余弦项的下界和上界([-1,1]),所以RAA的运算与信号范围的过估计是相互独立的,数据流图中前级信号范围的过估计不会传递并影响到后级信号的分析结果;
(5)与AA不同,RAA形式的计算结果不会受到DSP算法变化的影响,这使得RAA的范围分析结果比采用AA更加可靠。
实施例三
本实施例提供了一种仿射算法,本实施例结合了上述实施例及其中的优选实施方式,本实施例中,采用了改进的仿射算术(RAA)。
在本实施例中,改进后的信号x的仿射形式RAA定义为如下形式:
x ~ = x 0 + Σ k = 1 n [ x k · cos k ( Σ j = 1 m c j · θ j ) ] , 其中 
其中,x0、xk的意义与它们在AA形式中的意义相同,m是系统输入信号的总个数,θj表示第j个输入信号的弧度噪声项,cj是其幅度系数。RAA形式中第k个余弦项cosk(·)与AA中的εk项意义相类似。
RAA形式的 变化范围下界和上界可以如AA中的方法一样,取所有cosk(·)都为-1或1,计算得到:
x ‾ = x 0 - Σ k = 1 n | x k | , x ‾ = x 0 + Σ k = 1 n | x k |
IA定义的区间 可以转化为相等的RAA形式: 其中x0、x1的定义同式(2)中的定义。
RAA的线性运算也与AA的定义相类似:
x ~ ± y ~ = ( x 0 ± y 0 ) + Σ k = 1 n [ ( x k ± y k ) cos k ( Σ j = 1 m c j θ j ) ]
x ~ ± c = ( x 0 ± c ) + Σ k = 1 n [ x k cos k ( Σ j = 1 m c j θ j ) ]
c x ~ = ( cx 0 ) + Σ k = 1 n [ ( cx k ) cos k ( Σ j = 1 m c j θ j ) ]
而对于非线性乘法:
x ~ × y ~ = x 0 y 0 + Σ k = 1 n ( x 0 y k + y 0 x k ) cos k ( Σ j = 1 m c j θ j ) + P
其中:
P = [ Σ k = 1 n x k cos k ( Σ j = 1 m c j θ j ) ] · [ Σ k = 1 n y k cos k ( Σ j = 1 m c j θ j ) ]
利用三角函数积化和差公式: 在式(7)中P的每一个乘积项cos(·)×cos(·)均可以简化成一个RAA形式。再由式(6),P中的所有这些RAA形式之和仍将是一个RAA形式,故:
P = z 0 + Σ k = 1 n ′ z k · cos k ( Σ j = 1 m c j θ j )
其中,z0、zk仍是式(5)中RAA形式定义中的意义;而n′,不同于原来的n,表示可能有新的余弦项由于弧度噪声项的加减而产生。
通过本实施例的方法对输入x=[-10,10]的输出x2来进行范围分析,RAA给出 和 利用RAA可以得到其真实变化范围。
具体地,RAA总是可以取得和AA一样甚至更好的信号范围分析结果:在线性系统中,式(5)中RAA的每一个cosk(·)项都可以像式(1)中AA的εk项来对待,此时无论采用AA还是RAA来进行信号范围分析都没有区别;而对于非线性系统,由RAA计算cosα·cosβ得到的cos(α+β)和cos(α-β)项如果不能与其他的余弦项结合或相互抵消掉,则RAA的结果与AA结果相同。如果这些项可以互相结合或者抵消掉,则表示在RAA形式中记录的信号之间相关性对区间计算起到了积极影响,RAA的范围分析结果将会比AA的结果更好。
需要说明的是,RAA的公式并不是AA的公式的另一种表示形式。由于在AA公式中二次项Q的存在,如果不进行仿射近似的话, 的区间范围下界和上界仍然无法得知,只能通过数值方法或非线性规划等手段才能获得;而RAA可以利用已知的余弦函数有限范围(cos(·)=[-1,1])提供一个快速、有效的近似结果。
RAA所需计算量与AA相近,与AA形式中的噪声符号ε一样,RAA中的cos(·)项仅仅是一种表示方式,并不需要真正地进行余弦运算。唯一不同的地方是,RAA利用三角函数积化和差公式将余弦项之间的乘法转化为弧度噪声符号θ之间的加减运算。
实施例四
本实施例提供了一种定点化处理方法,本实施例结合了上述实施例及其中的优选实施方式,本实施例中,以u=(x1-2x2-7)2+(2x1+x2-5)2(输入x1和x2的变化范围均为[-4.5,4.5])和其等价形式v=5[(x1-3.4)2+(x2+1.8)2]为例,分别提供利用手算(可以做成专门的定点化软件)和Matlab符号算术(Symbolic Math)工具箱V3.1.5(Matlab R2006b)两种方式来进行RAA计算的示例。
第一种方式
第一种方式:手算(可以做成专门的定点化软件)
由输入x1和x2的变化范围均为[-4.5,4.5],可得它们的RAA形式:
x1=4.5cos(a)
x2=4.5cos(b)
则手算u的RAA形式过程如下:
u=(x1-2x2-7)(x1-2x2-7)+(2x1+x2-5)(2x1+x2-5)
  =[4.5cos(a)-9cos(b)-7][4.5cos(a)-9cos(b)-7]
    +[9cos(a)+4.5cos(b)-5][9cos(a)+4.5cos(b)-5]
  =[20.25cos2(a)-40.5cos(a)cos(b)-31.5cos(a)
    -40.5cos(a)cos(b)+81cos2(b)+63cos(b)
    -31.5cos(a)+63cos(b)+49]
    +[81cos2(a)+40.5cos(a)cos(b)-45cos(a)
    +40.5cos(a)cos(b)+20.25cos2(b)-22.5cos(b)
    -45cos(a)-22.5cos(b)+25]
  =[10.125(cos(2a)+1)-20.25(cos(a+b)+cos(a-b))
    -31.5cos(a)-20.25(cos(a+b)+cos(a-b))
    +40.5(cos(2b)+1)+63cos(b)
    -31.5cos(a)+63cos(b)+49]
    +[40.5(cos(2a)+1)+20.25(cos(a+b)+cos(a-b))
    -45cos(a)+20.25(cos(a+b)+cos(a-b))
    +10.125(cos(2b)+1)-22.5cos(b)
    -45cos(a)-22.5cos(b)+25]
  =[10.125cos(2a)+10.125-40.5cos(a+b)-40.5cos(a-b)
    -63cos(a)+40.5cos(2b)+126cos(b)+40.5+49]
    +[40.5cos(2a)+40.5+40.5cos(a+b)+40.5cos(a-b)
    -90cos(a)+10.125cos(2b)+10.125-45cos(b)+25]
  =50.625cos(2a)-153cos(a)+50.625cos(2b)+81cos(b)+175.25
手算v的RAA形式过程如下:
V=5*((x1-3.4)*(x1-3.4)+(x2+1.8)*(x2+1.8))
  =5*[(4.5cos(a)-3.4)(4.5cos(a)-3.4)
        +(4.5cos(b)+1.8)(4.5cos(b)+1.8)]
  =5*[(20.25cos2(a)-30.6cos(a)+11.56)
        +(20.25cos2(b)+16.2cos(b)+3.24)]
  =5*[10.125cos(2a)+10.125-30.6cos(a)+11.56
        +10.125cos(2b)+10.125+16.2cos(b)+3.24]
  =50.625cos(2a)+50.625cos(2b)-153cos(a)+81cos(b)+175.25
注:对于u、v两种算法,RAA得到了完全相同的结果形式。
第二种方式:Matlab符号算术工具箱
首先,在Matlab R2006b Command Window中输入符号声明、输入符号表达式(对应RAA形式)和输出u的计算式:
>>syms x1 x2 a b u v    %symbols declarations
>>x1=4.5*cos(a);     %input symbols
>>x2=4.5*cos(a);
>>u=(x1-2*x2-7)*(x1-2*x2-7)+(2*x1+x2-5)*(2*x1+x2-5)
然后,回车后得到u的符号算术运算结果如下:
u=(9/2*cos(a)-9*cos(b)-7)^2+(9*cos(a)+9/2*cos(b)-5)^2
最后,利用符号算术提供的内置函数simple()-combine method,即可获得其RAA形式:
>>simple(u)
combine:
405/8*cos(2*a)+701/4-153*cos(a)+405/8*cos(2*b)+81*cos(b)
同样的,v的符号运算结果如下:
>>v=5*((x1-3.4)*(x1-3.4)+(x2+1.8)*(x2+1.8));
>>simple(v)
combine:
405/8*cos(2*a)+701/4-153*cos(a)+405/8*cos(2*b)+81*cos(b)
实施例五
本实施例提供了一种定点化处理方法,本实施例结合了上述实施例及其中的优选实施方式。
本实施例中,对如下浮点算法进行定点化处理:
if(a<=0)
z=ab-c+b;
else
  z=ab+c-b;
其中3个输入信号范围a=[-3,2],b=[4,8],c=4.3,约束定点化后的输出 与其浮点值z之间的误差不能超过2^(-8),即 
一般来说,我们可以假设输出信号z的小数位宽FWLz被设置为8个比特,FWLz=8本身在输出z处也引入了最大为2-8-1的四舍五入取整量化误差,因此,在z被量化前,传播到z的总误差最大不能超过2-9
本实施例的方法包括如下步骤:
步骤S302:CDFG Converter用于将浮点算法代码转换为控制-数据流图(CDFG)。
CDFG Converter将输入的浮点算法拆分细化为每两输入与一个运算为一个单元,从而确定共有多少个中间信号(假设有P个中间信号)。由于算法最初的输入信号(M个)变化范围已经确定,所以这些信号的整数位宽已经确定,只有P个中间信号和N个最终输出的整数位宽待确定。此外,共有(M+P+N)个信号的小数位宽待确定。
例如:图4是根据本发明实施例的信号流图一,如图4所示,if(a<=0),
f=a×b
g=f-c
z=g+b。
图5是根据本发明实施例的信号流图二,如图5所示,else
d=a×b
e=d+c
z=e-b。
因此有d,e,f,g共4个中间信号和最终输出z的整数位宽待确定,a,b,c,d,e,f,g,z共8个信号的小数位宽待确定。
步骤S304:各个条件分支分别进行基于RAA的信号范围分析。
例如:对于if分支,最初输入信号a=[-3,0]和b=[4,8]转化为RAA形式为: 和 
f ~ = a ~ × b ~ = ( - 1.5 + 1.5 cos θ 1 ) ( 6 + 2 cos θ 2 )
= - 9 - 3 cos θ 2 + 9 cos θ 1 + 3 cos θ 1 cos θ 2
= - 9 - 3 cos θ 2 + 9 cos θ 1 + 1.5 cos ( θ 1 + θ 2 ) + 1.5 cos ( θ 1 - θ 2 ) ,
对上式中所有余弦项同时取-1/+1分别得到 的最小/最大值-24/6,即f=[-24,6]。
同样地,c=4.3的RAA形式 
即g=[-28.3,1.7] 图6是根据本发明实施例的信号流图三,如图6所示, 即z=[-20.3,5.7]。
对于else分支,最初输入信号a=(0,2]和b=[4,8]转化为RAA形式为: 和 
d ~ = a ~ × b ~ = ( 1 + cos θ 1 ) ( 6 + 2 cos θ 2 )
= 6 + 2 cos θ 2 + 6 cos θ 1 + 2 cos θ 1 cos θ 2
= 6 + 2 cos θ 2 + 6 cos θ 1 + cos ( θ 1 + θ 2 ) + cos ( θ 1 - θ 2 ) , 即d=[-4,16]。
e ~ = d ~ + c ~ = 10.3 + 2 cos θ 2 + 6 cos θ 1 + cos ( θ 1 + θ 2 ) + cos ( θ 1 - θ 2 ) , 即e=[0.3,20.3]
图7是根据本发明实施例的信号流图四,如图7所示,  z ~ = e ~ - b ~ = 4.3 + 6 cos θ 1 + cos ( θ 1 + θ 2 ) + cos ( θ 1 - θ 2 ) , 即z=[-3.7,12.3]
步骤S306:各个条件分支分别进行基于RAA的系统精度分析。
例如:对于if分支,定点信号a,b,c的精度误差分别表示为RAA形式:
E a = 2 - FWL a - 1 cos θ a , E b = 2 - FWL b - 1 cos θ b , E c = 2 - FWL c - 1 cos θ c
则定点信号f的精度误差为:
E a × b = f = aE b + bE a + E a E b + 2 - FWL f - 1 cos θ f = aE b + bE a + E a E b + E f
同样地,可得最终输出z的精度误差为:
Ea×b-c+b=z=aEb+bEa+EaEb+Ef-Ec+Eg+Eb+Ez
考虑最坏情况:a,b均取最大绝对值,则需要满足:
2-9≥max|Ea×b-c+b=z|
   =(max|a|+1)·2-FWLb-1+max|b|·2-FWLa-1+2-FWLa-FWLb-2+2-FWLf-1+2-FWLc-1+2-FWLg-1
   =4×2-FWLb-1+8×2-FWLa-1+2-FWLa-FWLb-2+2-FWLf-1+2-FWLc-1+2-FWLg-1
一般来说,我们设置所有信号为相同的小数位宽FWL,因此有:
2-9≥4×2-FWL-1+8×2-FWL-1+2-FWL-FWL-2+2-FWL-1+2-FWL-1+2-FWL-1=15×2-FWL-1+2-2FWL-2
FWL最小为12时才能满足上式,因此可以得到信号的小数位宽FWL=12。
对于else分支,可得最终输出z的精度误差为:
Ea×b+c-b=aEb+bEa+EaEb+Ed+Ec+Ee-Eb+Ez
考虑最坏情况:a,b均取最大绝对值,且所有信号取相同的小数位宽FWL,则有
2-9≥1×2-FWL-1+8×2-FWL-1+2-FWL-FWL-2+2-FWL-1+2-FWL-1+2-FWL-1=12×2-FWL-1+2-2FWL-2
FWL最小为12时才能满足上式,因此可以得到信号的小数位宽FWL=12。
步骤S308:Wordlength Arbiter根据各个条件分支的位宽分析结果,对每个信号取所有支路分析结果中最大的IWL和FWL。
例如:(1)对于if分支,分析结果为:a=[-3,0],b=[4,8],c=4.3,f=[-24,6],g=[-28.3,1.7],z=[-20.3,5.7],FWL=12;
IWLa=3;IWLb=4;IWLc=3;IWLf=6;IWLg=6;IWLz=6;FWL=12.
(2)对于else分支,分析结果为:a=(0,2],b=[4,8],c=4.3,d=[-4,16],e=[0.3,20.3],z=[-3.7,12.3],FWL=12;
IWLa=2;IWLb=4;IWLc=3;IWLd=6;IWLe=5;IWLz=5;FWL=12.
对每个信号取各支路分析结果中最大的IWL和FWL,最终分析结果为:
IWLa=3;IWLb=4;IWLc=3;IWLf=6;IWLg=6;IWLd=6;IWLe=5;IWLz=6;FWL=12.
需要说明的是,本实施例确定了待定点化信号的整数位宽(IWL)和小数位宽(FWL)的采用定点算术(如定点C/C++、Matlab等)描述的定点算法代码。
例如:最终输出定点算法为:
if(a<=0)
f=a×b
g=f-c
z=g+b;
else
   d=a×b
   e=d+c
   z=e-b;
其中,IWLa=3;IWLb=4;IWLc=3;IWLf=6;IWLg=6;IWLd=6;IWLe=5;IWLz=6;FWL=12。
该定点化结果保证信号都不会发生上溢,且定点输出结果z与浮点输出之间的误差保证不会超过2^(-8)。
本实施例提供了一种定点化处理装置,图8是根据本发明实施例的定点化处理装置的结构框图,如图8所示,该装置包括:第一处理模块82,第二处理模块84,第三处理模块86,下面对上述结构进行详细描述:
第一处理模块82,用于按照浮点算法的控制-数据流图划分的所有并列条件分支分别对所有浮点信号进行信号范围分析,得到所有浮点信号的变化范围和最小整数位宽,其中,最小 整数位宽为满足定点信号不溢出的最小正整数值;第二处理模块84,连接至第一处理模块82,用于使用变化范围对第一处理模块82进行的信号范围处理操作后所有并列条件分支的浮点信号分别进行系统精度分析,得到所有浮点信号的最小小数位宽,其中,最小小数位宽为满足系统最终输出精度误差小于或等于预定的误差约束的最小正整数值;第三处理模块86,连接至第一处理模块82和第二处理模块84,用于使用第一处理模块82得到的所有浮点信号中同一浮点信号的最小整数位宽和第二处理模块84得到的最小小数位宽确定对浮点信号进行定点化处理的结果。
图9是根据本发明实施例的定点化处理装置的优选的结构框图,如图9所示,该装置包括:第一处理模块82包括:第四处理模块822、第一确定模块824、第二确定模块826;第二处理模块84包括:第五处理模块842和第三确定模块844;第三处理模块86包括:第六处理模块862和第七处理模块864,下面对上述结构进行详细描述:
第一处理模块82包括:第四处理模块822,用于使用如下公式作为信号x的仿射形式 分别对所有并列条件分支的浮点信号分别进行信号范围分析:
其中,X0是信号的中值(或均值),Xk是 的幅值,n是 的总个数,m是系统输入信号的总个数, θj表示第j个输入信号的弧度噪声项,cj是其幅度系数;第一确定模块824,连接至第四处理模块822,用于确定浮点信号的变化范围为 第二确定模块826,用于通过以下公式确定最小整数位宽: 其中x和 分别表示信号 变化的最小值和最大值。
第二处理模块84包括:第五处理模块842,用于使用以下公式之一作为浮点信号x的精度误差Ex对所有浮点信号分别进行系统精度分析:Ex=x+2-FWL-1·cosθx;Ex=x+2-FWL·cosθx;其中,FWL是小数位宽,θx表示第x个输入信号的弧度噪声项;第三确定模块,连接至第五处理模块842,用于确定最小小数位宽为满足系统输出精度误差小于或等于预定的误差约束的最小正整数值的最小正整数值。
第三处理模块86包括:第六处理模块862,用于确定所有浮点信号中同一浮点信号的最小整数位宽中的最大值作为定点化处理中同一浮点信号的最终整数位宽;第七处理模块864,用于确定最小小数位宽中的最大值作为定点化处理的最终小数位宽。
通过上述实施例,提供了一种定点化处理方法及装置,通过在定点化处理过程中,按照浮点算法的控制-数据流图划分的所有并列条件分支分别对所有浮点信号进行信号范围分析,得到所有浮点信号的变化范围和最小整数位宽,使用所有浮点信号中同一浮点信号的最小整数位宽和最小小数位宽确定对浮点信号进行定点化处理的结果,解决了相关技术中定点化方法由于位宽不准确造成对浮点化数据进行定点化处理中放大了定点信号的整数位宽和小数位宽,造成定点化结果定点化处理的结果不准确的问题,提高了浮点化信号进行定点化处理的准确性。
显然,本领域的技术人员应该明白,上述的本发明的各模块或各步骤可以用通用的计算装置来实现,它们可以集中在单个的计算装置上,或者分布在多个计算装置所组成的网络上,可选地,它们可以用计算装置可执行的程序代码来实现,从而,可以将它们存储在存储装置中由计算装置来执行,并且在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤,或者将它们分别制作成各个集成电路模块,或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样,本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (6)

1.一种定点化处理方法,其特征在于,包括:
按照浮点算法的控制-数据流图划分的所有并列条件分支分别对所有浮点信号进行信号范围分析,得到所述所有浮点信号的变化范围和最小整数位宽,其中,所述最小整数位宽为满足定点信号不溢出的最小正整数值;
使用所述变化范围对所述信号范围处理操作后所有浮点信号分别进行系统精度分析,得到所述所有浮点信号的最小小数位宽,其中,所述最小小数位宽为满足系统最终输出精度误差小于或等于预定的误差约束的最小正整数值;
使用所述所有浮点信号中同一浮点信号的最小整数位宽和所述最小小数位宽确定对所述所有浮点信号进行定点化处理的结果,
其中,按照浮点算法的控制-数据流图划分的所有并列条件分支分别对所有浮点信号进行信号范围分析,得到所述所有浮点信号的变化范围和最小整数位宽包括:使用如下公式作为信号x的仿射形式分别对所述浮点信号进行信号范围分析: x ~ = x 0 + Σ k = 1 n [ x k · cos k ( Σ j = 1 m c j · θ j ) ] , 其中,x0是信号的均值,Xk cos k ( Σ j = 1 m c j · θ j ) 的幅值,n是的总个数,m是系统输入信号的总个数,θj表示第j个输入信号的弧度噪声项,cj是其幅度系数;确定浮点信号的变化范围为其中x分别表示信号x变化的最小值和最大值;通过以下公式确定最小整数位宽:其中,R表示实数,Log2max表示以2为底对最大值取对数,
使用所述变化范围对所述信号范围处理操作后所有浮点信号分别进行系统精度分析,得到所述所有浮点信号的最小小数位宽包括:使用以下公式之一作为浮点信号x的精度误差Ex对所有浮点信号分别进行系统精度分析:Ex=x+2-FWL-1·cosθx;Ex=x+2-FWL·cosθx;其中,FWL是小数位宽,θx表示第x个输入信号的弧度噪声项;确定所述最小小数位宽为满足系统输出精度误差小于或等于预定的误差约束的最小正整数值。
2.根据权利要求1所述的方法,其特征在于,使用所述所有浮点信号中同一浮点信号的最小整数位宽和所述最小小数位宽确定对所述所有浮点信号进行定点化处理的结果包括:
确定所述所有浮点信号中同一浮点信号的最小整数位宽中的最大值作为所述定点化处理中所述同一浮点信号的最终整数位宽;
确定所述最小小数位宽中的最大值作为定点化处理的最终小数位宽。
3.根据权利要求1或2所述的方法,其特征在于,
所述并列条件分支为根据所述所有浮点信号的控制-数据流图对所述所有浮点信号进行遍历得到的条件分支。
4.一种定点化处理装置,其特征在于,包括:
第一处理模块,用于按照浮点算法的控制-数据流图划分的所有并列条件分支分别对所有浮点信号进行信号范围分析,得到所述所有浮点信号的变化范围和最小整数位宽,其中,所述最小整数位宽为满足定点信号不溢出的最小正整数值;
第二处理模块,用于使用所述变化范围对所述信号范围处理操作后所有浮点信号分别进行系统精度分析,得到所述所有浮点信号的最小小数位宽,其中,所述最小小数位宽为满足系统最终输出精度误差小于或等于预定的误差约束的最小正整数值;
第三处理模块,用于使用所述所有浮点信号中同一浮点信号的最小整数位宽和所述最小小数位宽确定对所述所有浮点信号进行定点化处理的结果,
其中,所述第一处理模块包括:第四处理模块,用于使用如下公式作为信号x的仿射形式分别对所述所有并列条件分支的浮点信号分别进行信号范围分析: x ~ = x 0 + Σ k = 1 n [ x k · cos k ( Σ j = 1 m c j · θ j ) ] , 其中,x0是信号的中值(或均值),Xk cos k ( Σ j = 1 m c j · θ j ) 的幅值,n是的总个数,m是系统输入信号的总个数,θj表示第j个输入信号的弧度噪声项,cj是其幅度系数;第一确定模块,用于确定浮点信号的变化范围为第二确定模块,用于通过以下公式确定最小整数位宽:其中,x分别表示的最小值和最大值,其中,R表示实数,Log2max表示以2为底对最大值取对数,
所述第二处理模块包括:第五处理模块,用于使用以下公式之一作为浮点信号x的精度误差Ex对所述所有浮点信号分别进行系统精度分析:Ex=x+2-FWL-1·cosθx;Ex=x+2-FWL·cosθx;其中,FWL是小数位宽,θx表示第x个输入信号的弧度噪声项;第三确定模块,用于确定所述最小小数位宽为满足系统输出精度误差小于或等于预定的误差约束的最小正整数值。
5.根据权利要求4所述的装置,其特征在于,所述第三处理模块包括:
第六处理模块,用于确定所述所有浮点信号中同一浮点信号的最小整数位宽中的最大值作为所述定点化处理中所述同一浮点信号的最终整数位宽;
第七处理模块,用于确定所述最小小数位宽中的最大值作为定点化处理的最终小数位宽。
6.根据权利要求4或5所述的装置,其特征在于,
所述并列条件分支为根据所述所有浮点信号的控制-数据流图对所述所有浮点信号进行遍历得到的条件分支。
CN201110033333.0A 2011-01-30 2011-01-30 定点化处理方法及装置 Active CN102622207B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110033333.0A CN102622207B (zh) 2011-01-30 2011-01-30 定点化处理方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110033333.0A CN102622207B (zh) 2011-01-30 2011-01-30 定点化处理方法及装置

Publications (2)

Publication Number Publication Date
CN102622207A CN102622207A (zh) 2012-08-01
CN102622207B true CN102622207B (zh) 2015-07-22

Family

ID=46562138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110033333.0A Active CN102622207B (zh) 2011-01-30 2011-01-30 定点化处理方法及装置

Country Status (1)

Country Link
CN (1) CN102622207B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104461459B (zh) * 2013-09-23 2017-04-19 富士通株式会社 定点化处理方法及其装置
CN105741257B (zh) * 2014-12-09 2018-08-31 联想(北京)有限公司 一种信息处理方法及电子设备
CN107451658B (zh) * 2017-07-24 2020-12-15 杭州菲数科技有限公司 浮点运算定点化方法及系统
WO2019075604A1 (zh) * 2017-10-16 2019-04-25 深圳市大疆创新科技有限公司 数据定点化方法和装置
CN108345940B (zh) * 2018-02-05 2021-09-24 深圳市易成自动驾驶技术有限公司 数据处理方法、装置及计算机可读存储介质
CN108416426B (zh) * 2018-02-05 2021-09-24 深圳市易成自动驾驶技术有限公司 数据处理方法、装置及计算机可读存储介质
CN108596328B (zh) * 2018-04-26 2021-02-02 北京市商汤科技开发有限公司 一种定点化方法及装置、计算机设备
CN109697083B (zh) * 2018-12-27 2021-07-06 深圳云天励飞技术有限公司 数据的定点化加速方法、装置、电子设备及存储介质
CN112085189B (zh) * 2019-06-12 2024-03-29 上海寒武纪信息科技有限公司 一种神经网络的量化参数确定方法及相关产品
CN113778523B (zh) * 2021-09-14 2024-04-09 北京升哲科技有限公司 一种数据处理方法、装置、电子设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6173247B1 (en) * 1997-06-18 2001-01-09 Dsp Software Engineering, Inc. Method and apparatus for accurately modeling digital signal processors
CN101907985A (zh) * 2010-08-06 2010-12-08 上海交通大学 信息定点化处理装置及其处理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6173247B1 (en) * 1997-06-18 2001-01-09 Dsp Software Engineering, Inc. Method and apparatus for accurately modeling digital signal processors
CN101907985A (zh) * 2010-08-06 2010-12-08 上海交通大学 信息定点化处理装置及其处理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MiniBit: Bit-Width Optimization via Affine Arithmetic;Dong-U Lee等;《DAC’05 Proceedings of the 42nd annual Design Automation Conference》;20050617;第837-840页 *

Also Published As

Publication number Publication date
CN102622207A (zh) 2012-08-01

Similar Documents

Publication Publication Date Title
CN102622207B (zh) 定点化处理方法及装置
US20170147532A1 (en) Computer and Methods for Solving Math Functions
CN101174200B (zh) 一种具有五级流水线结构的浮点乘加融合单元
CN105354006A (zh) 一种非线性函数的快速运算装置及其方法
Kashani et al. Integration of Volterra model with artificial neural networks for rainfall-runoff simulation in forested catchment of northern Iran
CN102722352A (zh) 一种Booth乘法器
CN105512724A (zh) 加法器装置、数据累加方法及数据处理装置
Sarbishei et al. Analysis of Mean-Square-Error (MSE) for fixed-point FFT units
Barik et al. Time efficient signed Vedic multiplier using redundant binary representation
Gan et al. A cost-efficient digital esn architecture on fpga for ofdm symbol detection
CN106682732A (zh) 一种应用于神经网络的高斯误差函数电路
Jovanovic et al. Binary division power models for high-level power estimation of FPGA-based DSP circuits
Sayed-Ahmed et al. Three engines to solve verification constraints of decimal floating-point operation
US20170308357A1 (en) Logarithm and power (exponentiation) computations using modern computer architectures
Dykes et al. A family of range restricted iterative methods for linear discrete ill-posed problems
Moroz et al. Algorithms for calculating the square root and inverse square root based on the second-order householder's method
CN105302520A (zh) 一种倒数运算的求解方法及系统
Rijal et al. Design and Implementation of 8× 8 Truncated Multiplier on FPGA
CN104460444A (zh) 基于广义相关系数的fpga运算电路
Han et al. Decimal floating‐point fused multiply‐add with redundant internal encodings
Li et al. From algorithm to module: Adaptive and energy-efficient quantization method for edge artificial intelligence in iot society
Fornt et al. Evaluation of the Functional Impact of Approximate Arithmetic Circuits on Two Application Examples
Gollamudi et al. Design Of High Performance IEEE-754 Single Precision (32 bit) Floating Point Adder Using VHDL
Yeh et al. Comparison between Neural Network and Adaptive Neuro-Fuzzy Inference System for Forecasting Chaotic Traffic Volumes
Kumar et al. Implementation for multiplying IEEE 754-2008 binary 32 bit number using verilog

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151112

Address after: Dameisha Yantian District of Shenzhen City, Guangdong province 518085 Building No. 1

Patentee after: SHENZHEN ZTE MICROELECTRONICS TECHNOLOGY CO., LTD.

Address before: 518057 Nanshan District science and technology, Guangdong Province, South Road, No. 55, No.

Patentee before: ZTE Corporation

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20120801

Assignee: Xi'an Chris Semiconductor Technology Co. Ltd.

Assignor: SHENZHEN ZTE MICROELECTRONICS TECHNOLOGY CO., LTD.

Contract record no.: 2019440020036

Denomination of invention: Fixed-point processing method and device

Granted publication date: 20150722

License type: Common License

Record date: 20190619