CN102611522A - 数据重构方法及装置 - Google Patents

Abstract

本发明公开了一种数据重构方法及装置，该方法包括：对接收到的LTE的上行数据进行加扰操作；将加扰操作后的数据进行软调制；将软调制操作后的数据进行信道交织编码；使用信道交织编码后的数据进行数据重构。通过本发明，提高了系统存储资源的利用率。

Description

数据重构方法及装置

技术领域

本发明涉及通信领域，具体而言，涉及一种数据重构方法及装置。

背景技术

长期演进(Long Term Evolution，简称为LTE)协议规定了上行发射机比特级处理的先后顺序，所以为了保持一致在接收机采用Turbo-SIC算法进行数据重构时，对信号数据采用相对应的处理技术来保证信号的正确输出。如图1所示，协议规定在LTE发射机的比特级采用了信道交织、加扰、调制等技术；所以对应的接收端在采用Turbo-SIC算法时需要进行信道交织、加扰、调制的处理顺序与之对应。

由于LTE接收机在采用Turbo-SIC算法进行数据重构时，为了保证接收端的无线性能，通常Turbo译码器输出的用于重构的软比特信息需要比较大的位宽，按照发端的顺序，需要对数据进行信号交织、加扰、调制的处理顺序，由于信道交织需要等到所有数据都收齐之后才能进行加扰和调制的处理，这样的话就会增加系统的RAM的使用面积，使得设计占用RAM的资源比较大。

针对相关技术中数据重构方法造成系统存储资源利用率比较低的问题，目前尚未提出有效的解决方案。

发明内容

本发明的主要目的在于提供一种信号重构方法及装置，以至少解决上述相关技术中数据重构方法造成系统存储资源利用率比较低问题。

根据本发明的一个方面，提供了一种数据重构方法，包括：对接收到的长期演进系统(LTE)的上行数据进行加扰操作；将加扰操作后的数据进行软调制；将软调制操作的数据进行信道交织编码；使用信道交织编码后的数据进行数据重构。

进一步地，在对接收到的长期演进系统(LTE)的上行数据进行加扰操作之前，还包括：对上行数据进行译码得到软比特信息；对软比特信息进行软速率匹配。

进一步地，对接收到的LTE的上行数据进行加扰操作包括：以软速率匹配操作后的软比特信息的有效信号作为读有效信号，将扰码按照缓存时的顺序依次读出，在扰码与速率匹配后的软比特信息对齐后，使用扰码对对软比特进行加扰操作，其中，扰码是缓存在存储器中，通过对上行数据解扰时产生的扰码数据进行解信道交织得到。

进一步地，将加扰操作后的数据进行软调制包括：对加扰操作后的数据采用以下之一的调制方式进行软调制：正交相移键控(QPSK)、16正交幅度调制(QAM)、64QAM。

进一步地，将软调制操作后的数据进行信道交织编码包括：将信道交织存储器中的秩信息(Rank Indication，简称为RI)和信道质量信息(Channel Quantity Information，简称为CQI)的位置的数据进行置零操作；

将软调制操作后的数据填充入经过置零操作的信道交织存储器中；

将填充操作后的信道交织存储器中的确认信息的位置的数据置零；

对经过确认信息的位置的数据置零操作后的信道交织存储器中的数据进行信道交织编码。

根据本发明的另一方面，提供了一种数据重构装置，包括：加扰模块，用于对接收到的长期演进系统LTE的上行数据进行加扰操作；软调制模块，用于将加扰操作后的数据进行软调制；信道交织模块，用于将软调制操作后的数据进行信道交织编码；数据重构模块，用于使用信道交织编码后的数据进行数据重构。

进一步地，上述装置还包括：译码模块，用于对上行数据进行译码得到软比特信息；匹配模块，用于对软比特信息进行软速率匹配。

进一步地，加扰模块，用于以软速率匹配操作后的软比特信息的有效信号作为读有效信号，将扰码按照缓存时的顺序依次读出，在扰码与速率匹配后的软比特信息对齐后，使用扰码对软比特进行加扰操作，其中，扰码是缓存在存储器中，通过对上述上行数据解扰时产生的扰码数据进行解信道交织得到。

软调制模块：用于对加扰操作后的数据采用以下之一的调制方式进行软调制：正交相移键控(QPSK)、16正交幅度调制(QAM)、64QAM。

进一步地，信道交织模块包括：第一置零模块，用于将信道交织存储器中的秩信息(RI)和信道质量信息(CQI)的位置的数据进行置零操作；填充模块，用于将软调制操作后的数据填充入经过置零操作的信道交织存储器中；第二置零模块，用于将填充操作后的信道交织存储器中的确认信息的位置的数据置零；编码模块，用于对经过确认信息的位置的数据置零操作后的信道交织存储器中的数据进行信道交织编码。

通过本发明，采用在数据重构过程中对接收到的数据先进行加扰、软调制操作，然后进行信道交织编码，最后进行数据重构，解决了相关技术中在数据重构中先对一个用户所有的软比特后进行信道交织，造成系统硬件资源利用率比较低的问题。采用先加扰、调制，使用软调制后位宽降低的数据进行信道交织，提高了系统的存储资源利用率，节省了设备成本。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据相关技术的LTE协议发射端与接收端处理部分流程示意图；

图2是根据本发明实施例的数据重构方法的流程图；

图3是根据本发明实施例的接收机数据重构部分的示意图；

图4是根据本发明优选实施例的数据重构方法流程图一；

图5是根据本发明优选实施例的数据重构方法流程图二；

图6是根据本发明实施例的数据重构装置的结构框图；以及

图7是根据本发明实施例的数据重构装置的优选的结构框图。

具体实施方式

下面将参考附图并结合实施例，来详细说明本发明。

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

本实施例提供了一种数据重构方法，图2是根据本发明实施例的数据重构方法的流程图，如图2所示，该方法包括：

步骤S202：对接收到的LTE的上行数据进行加扰操作；

步骤S204：将加扰操作后的数据进行软调制；

步骤S206：将软调制操作后的数据进行信道交织编码；

步骤S208：使用信道交织编码后的数据进行数据重构。

通过上述步骤，在数据重构过程中对接收到的数据先进行加扰、软调制操作，然后进行信道交织编码，最后进行数据重构，克服了相关技术中在数据重构中先将一个用户所有的软比特后进行信道交织，造成系统硬件资源利用率比较低的问题。采用先加扰、调制，使用软调制后位宽降低的数据进行信道交织，提高了系统的存储资源利用率，节省了设备成本。

优选地，在步骤S202之前，还包括：对上行数据进行译码得到软比特信息；对软比特信息进行软速率匹配。通过该优选实施例，降低了数据的位宽。

优选地，对接收到的LTE的上行数据进行加扰操作包括：以软速率匹配操作后的软比特信息的有效信号作为读有效信号，将扰码按照缓存时的顺序依次读出，在扰码与速率匹配后的软比特信息对齐后，使用扰码对软比特进行加扰操作，其中，扰码是缓存在存储器中，通过对上述上行数据解扰时产生的扰码数据进行解信道交织得到。通过该优选实施例，实现了改变流程后加扰的准确度以及硬件资源的利用率。

优选地，下面对步骤S204的一个优选的实施方式进行说明。将加扰操作后的数据进行软调制包括：对加扰操作后的数据采用以下之一的调制方式进行软调制：正交相移键控(Quadrature Phase Shift Keying，简称为QPSK)、16正交幅度调制(Quadrature AmplitudeModulation，简称为QAM)、64QAM。通过该优选实施例，提高了调制的多样性。

优选地，下面对步骤S206的一个优选的实施方式进行说明。将信道交织存储器中的秩信息(RI)和信道质量信息(CQI)的位置的数据进行置零操作；将软调制操作的数据填充入经过置零操作的信道交织存储器中；将填充操作后的信道交织存储器中的确认信息的位置的数据置零；对经过确认信息的位置的数据置零操作后的信道交织存储器中的数据进行信道交织编码。通过该优选实施例，实现了数据信道交织的准确性。

实施例一

本实施例提供了一种数据重构方法，本实施例结合了上述实施例及其中的优选实施方式，图3是根据本发明实施例的接收机数据重构部分的示意图，如图3所示：将经过扰码计算得到的扰码存入解信道交织矩阵RAM，将解信道交织矩阵RAM的输出结果存入扰码存储RAM，将经过速率匹配的数据和扰码存储RAM的输出结果进行加扰处理，然后再经过软调制，最后送入信道交织矩阵RAM进行信道交织处理。

具体地，该方法包括以下步骤：

步骤1，在解扰模块产生扰码序列时，将扰码序列与接收数据对齐一起进行解信道交织操作，然后将经过解信道交织处理的扰码序列按照读出的顺序依次存入加扰模块的RAM中；

步骤2，接收数据在进行数据重构时，首先进行Turbo译码得到软比特信息，然后对其进行软速率匹配处理，接下来将得到的软比特进行加扰和软调制操作；

步骤3，加扰处理时，以速率匹配后的软比特的有效信号作为读有效信号，将扰码从扰码存储RAM中按照存入时的顺序依次读出，与速率匹配后的软比特对齐后对软比特进行加扰；

步骤4，对加扰后的数据进行软调制，根据输入二阶调制符号的似然比计算得到调制的软符号，按照QPSK、16QAM和64QAM三种调制方式进行调制得到IQ数据，并将其存入信道交织RAM；

步骤5，把信道交织RAM中RI、CQI位置的数据进行添零处理后，将软调制得到的数据符号存入信道交织的RAM中，若当前用户存在ACK，则将ACK位置的数据也进行置零，反之，无操作，然后对交织RAM中的数据进行信道交织操作，并将信道交织后的结果送给符号级处理模块；

步骤6，符号级处理模块信号交织后的数据按照其所占频带的子载波数目进行DFT处理，完成符号级数据的重构过程。

通过本优选实施例，在不影响系统性能的前提下，提供一种LTE上行接收机使用Turbo-SIC算法时进行数据重构的方法，解决了现有的信道解交织过程中出现的RAM资源消耗大的问题。

实施例二

本实施例提供了一种数据重构方法，本实施例结合了上述实施例及其中的优选实施方式，图4是根据本发明优选实施例的数据重构方法流程图，如图4所示，该方法包括：

步骤S402：数据重构处理开始。

步骤S404：Turbo译码模块对接收道德数据进行译码。

优选地，对Turbo译码得到软比特进行软速率匹配，其中软速率匹配按照3种调制方式QPSK、16QAM和64QAM以2、4和6路并行输出数据，同时将扰码序列从扰码存储模块的缓存中读取，与数据对齐后进行加扰和软调制处理，由于加扰和软调制处理都以资源单元(Resource Element，简称为RE)为单位进行，因此软调制完成之后得到RE符号(IQ数据)

步骤S406：软速率匹配模块对译码后的数据进行软速率匹配。

步骤S408：判断信道交织RAM UCI数据是否填完，如果判断结果为是，执行步骤S418，如果判断结果为否，执行步骤S410。

需要说明的是，造成RAM资源过大的原因在于Turbo译码核输出的软比特位宽较大，而信道交织需要收齐一个用户的所有软比特后才能完成其功能，所以需要进行缓存。因此解决问题的核心在于保证系统性能(也就是不牺牲软比特位宽)的前提下，进行优化系统结构，从而达到减少RAM资源占用。

步骤S412：扰码生成模块生成扰码。

步骤S414：将生成的扰码存入解信道交织模块进行处理。

步骤S416：将解信道交织模块处理后的数据存入扰码存储模块。

需要说明的是，原协议中信道交织之后，数据的顺序被打乱，则加扰时扰码不能按照协议规定的正常生成顺序生成并对数据进行加扰。本实施例中步骤S416将扰码存放在解信道交织的缓存之中，当解信道交织输出时，将输出的扰码序列单独进行缓存。由于信道交织和解信道交织对一个用户来说是完全对称相逆的操作，因此加扰时可以使用上述方法产生的扰码。另外一种方式是单独产生扰码，并将其进行信道交织，这种方法需要另外耗费硬件资源来实现。

步骤S418：将扰码存储模块存储的扰码和填完信道交织RAM UCI的数据送入加扰模块进行处理。

步骤S420：将加扰模块处理后的数据送入软调制模块进行处理。

步骤S422：将软调制模块处理后的数据送入信道交织模块进行处理。

需要说明的是，占用大量RAM资源的是信道交织，而信道交织后的加扰和软调制模块是流水处理的，所以可以把信号交织、加扰和软调制作为一个整体来分析。考虑到软比特进行软调制以后位宽会降低很多，通过上述步骤S418至步骤S422，将加扰和软调制模块放到信道交织模块之前的话，会显著降低RAM的占用资源，并且对系统的整体时延和无线性能均无损失。

同时，将扰码生成模块产生的扰码序列按照UE占用的时频资源，与数据一同存入解信道交织的缓存进行解信道交织操作后，依次存入扰码存储模块的缓存中，存储时只保留数据位置的扰码，UCI位置扰码不进行存储，ACK与数据重合位置的扰码和存储数据均置为零，另外扰码序列和数据的存储均按照RE为单位。

步骤S424：判断确认(ACK)位置数据是否置零，如果判断结果为是，执行步骤S428，否则，执行步骤S426。

步骤S426：等待信道交织RAM ACK位置数据置零完成。

步骤S428：将ACK置零后的数据送入离散傅立叶变换模块处理。

具体地，将信道交织RAM中RI、CQI位置的数据按照UCI时频资源进行添零处理，然后将软调制得到的RE数据符号存入信道交织的RAM中，若当前用户存在ACK，则对ACK位置的数据用零进行覆盖。对存入信道交织RAM中的数据按照协议进行信道处理，并完成CB到TB数据的合并。

步骤S430：数据重构处理结束。

具体地，将完成信道交织的数据进行离散傅立叶变换(DFT)变换和干扰抵消处理，完成Turbo-SIC算法中数据的重构过程，DFT变换的点数为用户所占用的子载波数目。

实施例三

本实施例提供了一种数据重构方法，本实施例结合了上述实施例及其中的优选实施方式。在本实施例中，LTE系统为频分双工(FDD)20M带宽，当前用户所占RB个数为100，上行采用2x4的多用户-多输入多输出(MU-MIMO)传输模式，配对的两用户标记为U1和U2；其中基站采用4天线接收，调制方式为64QAM，循环前缀(CP)类型为normal CP，无sounding导频信号，无物理上行控制信道(PUCCH)信道，有上行控制信息(Uplink Control Information，简称为UCI)(包括RI、CQI/PMI和ACK)，采用Turbo-SIC算法进行MU-MIMO用户的数据解析。图5是根据本发明优选实施例的数据重构方法流程图二，如图5所示，该方法包括如下步骤：

步骤1：基带上行接收RRU发送的4天线的基带IQ数后缓存，经过OFDM解调处理后，对symbol 3和10上的导频信号进行信道估计和物理层的相关测量，并用估计出的信道估计值对其他symbol的数据位置完成信道估计，将信道估计值和IQ数据送入均衡模块，同时启动扰码生成模块进行扰码初值的计算；

步骤2：均衡模块使用MMSE算法完成数据均衡和天线合并的功能，得到两路数据U1和U2；对U1和U2分别进行1200点的IDFT变换，同时扰码生成模块产生IDFT变换后对应数据的6bit扰码，将IDFT变换后的数据与其对应的6bit扰码进行拼接到并存入解信道交织的RAM中进行缓存；

步骤3：先对U1进行处理，将解信道交织模块RAM中缓存的U1数据进行解信道交织处理，并对处理后的数据进行解调，得到48bit的软比特，然后对软bit数据进行解扰，其中每8个软bit数据对应1个扰码bit。解调解扰的处理均为流水处理，解扰后的数据按照每cycle6bit的格式送给解速率匹配模块。需要说明的是，需要将解信号交织后的扰码序列送给加扰软调制模块进行缓存，缓存的顺序按照解信道交织模块的输出顺序；

步骤4：经过解速率匹配处理后，数据分成3路，同时送入Turbo译码核中进行Turbo迭代译码，进行合适的迭代次数后，得到没有进行判决的3路LLR软比特数据。对LLR软比特数据进行软速率匹配后，得到一路LLR软比特数据，并送给加扰软调制模块，其中LLR数据发送给加扰软调制模块的格式为每cycle 6个LLR软比特数据；

步骤5：从扰码缓存RAM中读取6bit的扰码序列对6个LLR软比特数据进行加扰操作，然后对加扰后的6个LLR软比特数据按照64QAM的调制格式进行软调制，得到一个复值符号并送给信道交织模块，其中加扰和软调制模块均为流水处理；

步骤6：信道交织模块首先需要将信道交织RAM中UCI(包括RI和CQI/PMI)位置的位置填0，处理完成后将加扰软调制模块的输入数据跳过UCI的位置依次存入信道交织RAM，当前用户的所有数据存完后，再将RAM中ACK的位置置零，完成后对信道交织RAM中的数据进行信道交织处理，完成后送给DFT处理模块；

步骤7：对数据进行1200点的DFT变换，然后与OFDM解调模块中缓存的天线数据进行干扰抵消，得到抵消后的数据U1’，再对其按照行图4中的蓝色数据处理流程得到U2的TB数据；

步骤8：在U1数据开始进行DFT处理时，启动U2数据的处理流程，按照步骤3、4、5、6和7得到U1的TB数据。

本实施例提供了一种数据重构装置，用以实现上述的数据重构方法，图6是根据本发明实施例的数据重构装置的结构框图该装置包括：加扰模块62，软调制模块64，信道交织模块66，数据重构模块68，下面对上述结构进行详细描述：

加扰模块62，用于对接收到的LTE的上行数据进行加扰操作；软调制模块64，连接至加扰模块62，用于将加扰模块62加扰操作后的数据进行软调制；信道交织模块66，连接至软调制模块64，用于将软调制模块64软调制操作后的数据进行信道交织编码；数据重构模块68，用于使用信道交织模块66信道交织编码后的数据进行数据重构。

优选地，加扰模块62，用于以软速率匹配操作后的软比特信息的有效信号作为读有效信号，将扰码按照缓存时的顺序依次读出，在扰码与速率匹配后的软比特信息对齐后，使用扰码对软比特进行加扰操作，其中，扰码是缓存在存储器中，通过对上行数据解扰时产生的扰码数据进行解信道交织得到。

优选地，软调制模块64，用于对加扰操作后的数据采用以下之一的调制方式进行软调制：QPSK、16QAM、64QAM。

图7是根据本发明实施例的数据重构装置的优选的结构框图，如图7所示，该装置还包括：译码模块72和匹配模块74，信道交织模块66包括：第一置零模块662、填充模块664、第二置零模块666和编码模块668，下面对上述结构进行详细说明。

译码模块72，用于对数据进行译码得到软比特信息；匹配模块74，连接至译码模块72，用于对译码模块72得到的软比特信息进行软速率匹配。

信道交织模块66包括：第一置零模块662，用于将信道交织存储器中的秩信息和信道质量信息的数据进行置零操作；填充模块664，连接至第一置零模块662，用于将软调制操作后的数据填充入经过置零操作的信道交织存储器中；第二置零模块666，连接至填充模块664，用于将填充操作后的信道交织存储器中的确认信息的位置的数据置零；编码模块668，连接至置零模块662，用于对经过确认信息的位置的数据置零操作后的信道交织存储器中的数据进行信道交织编码。

通过上述实施例，提供了一种数据重构方法及装置，该方法通过采用调整信号重构时加扰、软调制和信道交织的先后顺序，达到了节省交织矩阵RAM的效果。在速率匹配后的数据位宽是每个RE符号位位宽较大，而软调制后的数据位宽大为减少，减去扰码存储占用的RAM资源，节省了约60％的RAM资源。另外，本实施例提供的方案同样适用于对LTE协议规定的发射端的设计。

显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种数据重构方法，其特征在于，包括：

对接收到的长期演进系统LTE的上行数据进行加扰操作；

将所述加扰操作后的数据进行软调制；

将所述软调制操作后的数据进行信道交织编码；

使用所述信道交织编码后的数据进行数据重构。

2.根据权利要求1所述的方法，其特征在于，在对接收到的LTE的上行数据进行加扰操作之前，还包括：

对所述上行数据进行译码得到软比特信息；

对所述软比特信息进行软速率匹配。

3.根据权利要求2所述的方法，其特征在于，对接收到的LTE的上行数据进行加扰操作包括：

以所述软速率匹配操作后的所述软比特信息的有效信号作为读有效信号，将扰码按照缓存时的顺序依次读出，在所述扰码与所述速率匹配后的所述软比特信息对齐后，使用所述扰码对所述软比特进行加扰操作，其中，所述扰码是缓存在存储器中，通过对所述上行数据解扰时产生的扰码数据进行解信道交织得到。

4.根据权利要求1所述的方法，其特征在于，将所述加扰操作后的数据进行软调制包括：

对所述加扰操作后的数据采用以下之一的调制方式进行软调制：

正交相移键控QPSK、16正交幅度调制QAM、64正交幅度调制QAM。

5.根据权利要求1所述的方法，其特征在于，将所述软调制操作后的数据进行信道交织编码包括：

将信道交织存储器中的秩信息RI和信道质量信息CQI的位置的数据进行置零操作；

将所述软调制操作后的数据填充入经过所述置零操作的信道交织存储器中；

将所述填充操作后的信道交织存储器中的确认信息的位置的数据置零；

对经过所述确认信息的位置的数据置零操作后的所述信道交织存储器中的数据进行信道交织编码。

6.一种数据重构装置，其特征在于，包括：

加扰模块，用于对接收到的长期演进系统LTE的上行数据进行加扰操作；

软调制模块，用于将所述加扰操作后的数据进行软调制；

信道交织模块，用于将所述软调制操作的数据进行信道交织编码；

信号重构模块，用于使用所述信道交织编码后的数据进行信号重构。

7.根据权利要求6所述的装置，其特征在于，还包括：

译码模块，用于对所述上行数据进行译码得到软比特信息；

匹配模块，用于对所述软比特信息进行软速率匹配。

8.根据权利要求7所述的装置，其特征在于，

所述加扰模块，用于以所述软速率匹配操作后的所述软比特信息的有效信号作为读有效信号，将扰码按照缓存时的顺序依次读出，在所述扰码与所述速率匹配后的所述软比特信息对齐后，使用所述扰码对所述软比特进行加扰操作，其中，所述扰码是缓存在存储器中，通过对所述上行数据解扰时产生的扰码数据进行解信道交织得到。

9.根据权利要求6所述的装置，其特征在于，

所述软调制模块，用于对所述加扰操作后的数据采用以下之一的调制方式进行软调制：

正交相移键控QPSK、16正交幅度调制QAM、64正交幅度调制QAM。

10.根据权利要求6所述的装置，其特征在于，所述信道交织模块包括：

第一置零模块，用于将信道交织存储器中的秩信息RI和信道质量信息CQI的位置的数据进行置零操作；

填充模块，用于将所述软调制操作后的数据填充入经过所述置零操作的信道交织存储器中；

第二置零模块，用于将所述填充操作后的信道交织存储器中的确认信息的位置的数据置零；

编码模块，用于对经过所述确认信息的位置的数据置零操作后的所述信道交织存储器中的数据进行信道交织编码。

Images