CN102607870B - 面向半导体制造设备的逻辑耦合测试方法 - Google Patents
面向半导体制造设备的逻辑耦合测试方法 Download PDFInfo
- Publication number
- CN102607870B CN102607870B CN201210006779.9A CN201210006779A CN102607870B CN 102607870 B CN102607870 B CN 102607870B CN 201210006779 A CN201210006779 A CN 201210006779A CN 102607870 B CN102607870 B CN 102607870B
- Authority
- CN
- China
- Prior art keywords
- logic
- semiconductor manufacturing
- manufacturing facility
- sequence
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提出一种面向半导体制造设备的逻辑耦合测试方法,包括如下步骤:根据半导体制造设备的逻辑耦合关系和预设的测试需求生成逻辑测试序列;将逻辑测试序列序列化为XML文件并进行存储;读取XML文件并对XML文件进行反序列化以得到运行对象;加载运行对象并对运行对象进行解析;以及根据解析结果依次执行相应的测试行为以对半导体制造设备的逻辑耦合关系进行测试,其中测试行为包括命令执行、延迟等待、条件判断、逻辑序列和终止命令。本发明的实施例可以连续自动测试设备内的逻辑耦合关系,从而预测出设备可能出现的故障以及检测出设备是否符合标准。
Description
技术领域
本发明涉及计算机应用技术领域和集成电路装备制造技术领域,特别涉及一种面向半导体制造设备的逻辑耦合测试方法。
背景技术
电子信息产业已发展成为国民经济和社会发展的第一大支柱产业。电子信息产业的基础产业是半导体制造设备产业。如今,我国半导体制造设备业正处于高速发展阶段,集成电路芯片的集成度和芯片功能不断提高,对工艺的要求也越来越高。为保证研发的半导体制造设备达到技术要求,需要对研发出的半导体制造设备及由多个半导体制造设备组成的系统进行测试,特别是半导体制造设备及由多个半导体制造设备组成的系统内部的逻辑耦合关系测试。例如,刻蚀工艺中反应腔内有多种工艺参数,包括温度、压力、真空度、射频功率源状态以及阻抗匹配等,这些工艺参数间相互作用,存在复杂的耦合关系。因此,在半导体制造设备及系统在投入使用之前,需要对这种复杂的逻辑耦合关系进行测试,从而判断出半导体制造设备及系统是否满足要求,但是不同类型的半导体制造设备及系统其耦合关系不同,导致对半导体制造设备及系统的测试难度加大。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一。
为此,本发明的目的在于提出一种面向半导体制造设备的逻辑耦合测试方法,该方法满足多任务的测试需求,可以连续自动对不同类型的半导体制造设备及系统的不同耦合关系进行测试,并实时反馈测试结果,从而能够预测出设备可能出现的故障以及检测出设备是否符合标准的优点。
为达到上述目的,本发明实施例提出了一种面向半导体制造设备的逻辑耦合测试方法,包括以下步骤:根据半导体制造设备的逻辑耦合关系和预设的测试需求生成逻辑测试序列;将所述逻辑测试序列序列化为XML文件并进行存储;读取所述XML文件并对所述XML文件进行反序列化以得到运行对象;加载所述运行对象并对所述运行对象进行解析;以及根据解析结果依次执行相应的测试行为以对所述半导体制造设备的逻辑耦合关系进行测试,其中测试行为包括命令执行、延迟等待、条件判断、逻辑序列和终止命令。
根据本发明实施例的面向半导体制造设备的逻辑耦合测试方法,具有多任务的优点,从而可以连续自动对不同类型的半导体制造设备的不同耦合关系进行测试,并实时反馈测试结果,即将测试行为分为多种类型,分别为命令执行、延迟等待、条件判断、逻辑序列、终止命令。将五种测试行为配置成需要的逻辑测试序列后运行,从而对半导体制造设备的耦合关系进行自动测试,由此能够预测出设备可能出现的故障以及检测出设备是否符合标准的优点。另外,本发明的实施例具有通用性的优点,不仅可应用于半导体硬件设备的逻辑耦合关系的测试,也可应用于其他硬件设备、仿真设备的逻辑耦合关系的测试。
另外,根据本发明上述实施例的面向半导体制造设备的逻辑耦合测试方法还可以具有如下附加的技术特征:
根据本发明的一个实施例,所述根据半导体制造设备的逻辑耦合关系和预设的测试需求生成逻辑测试序列,进一步包括:根据所述半导体制造设备的逻辑耦合关系对测试行为进行分类以得到多种不同类型的测试行为;根据所述预设的测试需求将所述多种不同类型的测试行为进行组合以得到所述逻辑测试序列。
根据本发明的一个实施例,所述逻辑测试序列包括序列名称、测试行为的步骤数量以及每个步骤中相应的测试行为。
根据本发明的一个实施例,按照所述逻辑测试序列的步骤依次执行相应的测试行为。
根据本发明的一个实施例,当执行的测试行为为命令执行时,对所述半导体制造设备的逻辑耦合关系进行测试,包括以下步骤:发送命令执行的指令;判断是否有反馈响应,如果有,则等待接收时间,否则将执行下一个步骤对应的测试行为;判断所述反馈响应是否正确,如果正确,则执行下一个步骤对应的测试行为,否则退出对所述半导体制造设备的逻辑耦合关系的测试。
根据本发明的一个实施例,当执行的测试行为为逻辑序列时,对所述半导体制造设备的逻辑耦合关系进行测试,包括将所述逻辑测试序列作为一种测试行为,可嵌套在其它的逻辑测试序列中。
根据本发明的一个实施例,当执行的测试行为为条件判断时,对所述半导体制造设备的逻辑耦合关系进行测试,包括产生一个执行步骤序号和排除步骤号,并执行所述执行步骤序号所对应的测试行为,跳过所述排除步骤序号。
根据本发明的一个实施例通过多线程分类管理方式对所述半导体制造设备的逻辑耦合关系进行测试。
根据本发明的一个实施例,通过多线程分类管理方式对所述半导体制造设备的逻辑耦合关系进行测试,进一步包括:依据通讯协议的板卡和通信端口把所有查询命令分类;以所述通讯协议的板卡和所述通信端口为标识开放多个预设子线程;在每一个预设的子线程中将对应的查询命令建立一个队列以使所有查询命令根据所述通讯协议的板卡和所述通信端口分配到不同的预设子线程中。
根据本发明的一个实施例,采用端口独占的方式实现对所述通信端口的读写操作。
本发明附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1为本发明实施例的面向半导体制造设备的逻辑耦合测试方法的流程图;
图2为本发明实施例的面向半导体制造设备的逻辑耦合测试方法的对于多条判断条件的逻辑组合的配置示意图;
图3为本发明实施例的面向半导体制造设备的逻辑耦合测试方法的根据一个预设的测试需求配置逻辑测试序列的示意图;
图4为图3所示的配置逻辑测试序列完成时的信息显示示意图;
图5为本发明实施例的面向半导体制造设备的逻辑耦合测试方法的采用逻辑测试序列对逻辑耦合关系进行测试的详细流程图;
图6为本发明实施例的面向半导体制造设备的逻辑耦合测试方法的逻辑耦合关系测试界面的示意图;以及
图7为本发明实施例的面向半导体制造设备的逻辑耦合测试方法的采用多线程分类管理方式的分配示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外,以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
在本发明的描述中,需要说明的是,除非另有规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是机械连接或电连接,也可以是两个元件内部的连通,可以是直接相连,也可以通过中间媒介间接相连,对于本领域的普通技术人员而言,可以根据具体情况理解上述术语的具体含义。
参照下面的描述和附图,将清楚本发明的实施例的这些和其他方面。在这些描述和附图中,具体公开了本发明的实施例中的一些特定实施方式,来表示实施本发明的实施例的原理的一些方式,但是应当理解,本发明的实施例的范围不受此限制。相反,本发明的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。
以下结合附图描述根据本发明实施例的面向半导体制造设备的逻辑耦合测试方法。
参考图1,根据本发明实施例的面向半导体制造设备的逻辑耦合测试方法,包括以下步骤:
步骤S101,根据半导体制造设备的逻辑耦合关系和预设的测试需求生成逻辑测试序列。具体而言:
S11,根据所述半导体制造设备的逻辑耦合关系对测试行为进行分类以得到多种不同类型的测试行为,即根据半导体制造设备及系统间的逻辑耦合关系,将测试行为分为五种类型,测试行为包括命令执行、延迟等待、条件判断、逻辑序列、终止命令的五种类型。
更为具体地,五种测试行为(命令执行、延迟等待、条件判断、逻辑序列、终止命令)的具体定义如下:
1)命令执行(Command):实现单条指令的发送与接收,是逻辑测试序列的基本组成步骤。包括对指令的名称、参数、发送后期望的返回值(Feedback)等的配置与修改等功能。其中,指令指逻辑测试序列中每一个步骤的行为。
2)延迟等待(Delay):延时等待下一条指令发送。由于半导体制造设备在收到一条指令后,进行动作执行或状态改变会需要一段反应时间,通过提供该类型测试行为的步骤,可以控制测试进度。
3)条件判断(Condition):可以实现if-then-else的逻辑控制功能,是逻辑测试序列的核心步骤。通过条件判断,可以确保在上一条指令已经正确执行的前提下进行下一步的测试行为的动作,由于半导体制造设备(集成电路装备中设备)的状态值可分为数值类型、字符类型、位类型三种。针对数值类型,需要提供数值大小判断;针对字符类型,提供字符串匹配判断;针对位类型,提供位提取操作及数值判断。
该条件判断(Condition)的测试行为的步骤中包括对多条判断条件的逻辑组合(与、或、异或),如图2所示为对于多条判断条件的逻辑组合的配置示意的一个具体示例,如果判断结果为TRUE执行then指示的步骤的测试行为,否则执行else指示的步骤的测试行为。
4)逻辑序列(LogicSequence):包括对逻辑测试序列的嵌套。LogicSequence的嵌套以及Condition的判断两者组合起来可以支持设备(或有多个半导体制造设备组成的系统)基于规划的指令控制,即可以在Condition的一条判断分支里加入LogicSequence,通过循环调用,从而实现通过设定的状态触发某一特定动作。
5)执行终止(stop):终止指令序列的发送。用户可以在Condition的一条判断分支中加入该步骤,从而实现在设定情况下自动终止序列的发送。
S12,根据所述预设的测试需求将所述多种不同类型的测试行为进行组合以得到所述逻辑测试序列。具体地,通过组合五种测试行为,从而形成一种具有逻辑关系的逻辑测试序列,达到半导体制造设备(或有多个半导体制造设备组成的系统)中逻辑耦合关系的测试的目的。五种测试行为按步骤配置,即可以根据预设的测试需求定义步骤数,然后为每个步骤选择测试行为类型,在本发明的一个示例中,如图3所示,为根据一个预设的测试需求配置逻辑测试序列的示意图。进一步地,逻辑测试序列包括序列名称、测试行为的步骤数量以及每个步骤中相应的测试行为,即每一条逻辑测试序列配置内容主要包括定义序列名称、步骤数,定义每个步骤的测试行为类型,在如图3所示的配置界面中点击不同的测试行为则弹出相应的测试行为配置对话框。配置完成后,配置信息的显示界面如图4所示。
更近一步地,当配置完成逻辑测试序列后,在后续的测试过程中便可以按照所述逻辑测试序列的步骤依次执行相应的测试行为,进而达到测试的目的。
步骤S102,将所述逻辑测试序列序列化为XML文件并进行存储,这样可以实现逻辑测试序列的重用。
在本发明的一个示例中,采用序列化的方法保存配置的逻辑测试序列的数据,具有简洁、便于存储与复用的优点,采用XML文件格式具有易维护的的优点,有助于简化开发。如表1所示,为根据本发明实施例的对一个逻辑测试序列进行序列化后得到的XML文件。
表1
从表1中可以看出,逻辑测试序列的XML文件(配置文件)以<LogicSequence>作为根节点,其下包含<logicSequenceName>到<QueryStates>6个子节点,分别表示逻辑测试序列的名字、注释、创建时间、步骤数、步骤配置、要实时查询的设备属性。<steps>是步骤配置的根节点,其下包含多个<step>子节点,表示具体的配置信息,每个<step>子节点包含<stepNo>和<stepType>两个子节点,分别表示步骤号和测试行为类型。共有五种测试行为类型:Command,Wait,Condition,LogicSequence,Stop,每种都包含本类型的配置信息。根据耦合测试的需求可以配置任意步骤数的逻辑测试序列。
步骤S103,读取所述XML文件并对所述XML文件进行反序列化以得到运行对象。即反序列化是和序列化是相反的过程,将逻辑测试序列的XML文件转变为运行对象。
步骤S104,加载所述运行对象并对所述运行对象进行解析。也就是说在运行测试前首先加载逻辑测试序列到内存中,由此为后续的测试做好准备。
步骤S105,以及根据解析结果依次执行相应的测试行为以对所述半导体制造设备的逻辑耦合关系进行测试。
具体而言,开始测试时,逻辑测试序列在内存中被解析,按照已配置的步骤序号顺序执行相应测试动作。
如图5所示,为本发明实施例的采用逻辑测试序列对逻辑耦合关系进行测试的详细流程图。结合图5,测试流程包括5个分支,根据解析选择一个分支进行执行,每个分支表示逻辑测试序列的一个步骤,每个步骤包含一个测试行为,如从左到右的分支依次表示的5个步骤的测试行为为:终止命令、命令执行、延迟等待、条件判断和逻辑序列。
在本发明的具体示例中,测试时,首先判断测试类型,即判断出当前需执行的步骤的测试行为,结合图5,当执行的测试行为为命令执行(Command)时,对所述半导体制造设备的逻辑耦合关系进行测试包括以下步骤:
第一步,发送命令执行的指令,即发送Command类型的命令。
第二步,判断是否有反馈响应,如果有,则等待接收时间,否则将执行下一个步骤对应的测试行为。
第三步,判断所述反馈响应是否正确,如果正确,则执行下一个步骤对应的测试行为,否则退出对所述半导体制造设备的逻辑耦合关系的测试。即如果有配置的返回值(Feedback),但却收到与期望的返回值不符的返回值(Feedback),则逻辑测试序列结束执行,否则执行。
当执行的测试行为为延迟等待(Delay)时,对所述半导体制造设备的逻辑耦合关系进行测试,包括延迟预定时间后执行下一个步骤对应的测试行为。即延时等待下一条指令发送。由于设备在收到一条指令后,进行动作执行或状态改变会需要一段反应时间,通过提供该类型的步骤,可以控制测试进度。
当执行的测试行为为条件判断(Condition)时,对所述半导体制造设备的逻辑耦合关系进行测试,包括产生一个执行步骤序号以及排除步骤序号,并执行所述执行步骤序号所对应的测试行为,跳过所述排除步骤序号。也就是说,执行条件判断类型的测试行为后产生一个执行步骤序号与排除执行步骤序号。排除执行步骤将被跳过不被执行。
当执行的测试行为为逻辑序列(LogicSequence)时,对半导体制造设备的逻辑耦合关系进行测试,包括将所述逻辑测试序列作为一种测试行为,可嵌套在其它的逻辑测试序列中,例如LogicSequence的嵌套以及Condition的判断两者组合起来可以支持系统基于规划的指令控制,即可以在Condition的一条判断分支里加入LogicSequence,通过循环调用,从而实现通过设定的状态触发某一特定动作。
需理解,上述实施例所提及的其它的逻辑测试序列的结构和组成与上面实施例所述的逻辑测试序列相同,均不失一般性。
当执行的测试行为为终止命令(Stop)时,对半导体制造设备的逻辑耦合关系进行测试,包括终止指令序列的发送。例如用户可以在Condition的一条判断分支中加入该步骤,从而实现在设定情况下自动终止序列的发送。
通过上述的逻辑耦合测试流程,其逻辑序列测试界面如图6所示,窗口左边(图6左侧部分)实时显示执行步骤信息,窗口右边(图6的右侧部分)实时显示轮询的状态值。
根据本发明实施例的面向半导体制造设备的逻辑耦合测试方法,具有多任务的优点,从而可以连续自动对不同类型的半导体制造设备的不同耦合关系进行测试,并实时反馈测试结果,即将测试行为分为多种类型,分别为命令执行、延迟等待、条件判断、逻辑序列、终止命令。将五种测试行为配置成需要的逻辑测试序列后运行,从而对半导体制造设备的耦合关系进行自动测试,由此能够预测出设备可能出现的故障以及检测出设备是否符合标准的优点。另外,本发明的实施例具有通用性的优点,不仅可应用于半导体硬件设备的逻辑耦合关系的测试,也可应用于其他硬件设备、仿真设备的逻辑耦合关系的测试。
由于在测试中需要逻辑测试序列的解析、自动发送及结果处理,需要实时轮询作为条件判断值的设备状态值,同时也需要实时显示执行信息,多项任务同时并存,所以本发明的实施例通过多线程的方式进行测试。多线程是指操作系统一个进程中支持多个线程的能力,支持在同一进程内至少有两个线程在运行程序,每个线程有自己的堆栈,并独立于其他线程而运行,同一进程中的多个线程可以共享进程的全局数据和资源,实现并行运行多项任务。测试系统主线程负责实时显示执行信息,子线程一负责逻辑测试序列的解析、自动发送及结果处理,设备状态值的实时轮询也在子线程中运行。但是随着仿真设备增多,查询命令也增多,协议类型也增多,把所有状态查询命令建立一个队列并放在同一子线程中会造成查询效率不是很高。
有利地,在本发明的进一步示例中,通过多线程分类管理方式对所述半导体制造设备的逻辑耦合关系进行测试。具体而言,包括:
第一步,依据通讯协议的板卡和通信端口把所有查询命令分类。
第二步,以所述通讯协议的板卡和所述通信端口为标识开放多个预设子线程。
第三步,在每一个预设的子线程中将对应的查询命令建立一个队列以使所有查询命令根据所述通讯协议的板卡和所述通信端口分配到不同的预设子线程中。
通过多线程分类管理方式将所有的查询命令依据通讯协议的板卡和通信端口分配到不同的子线程中,互不干涉,由此提高查询效率。参见图7,为采用本发明实施例的多线程分类管理方式进行测试的线程分配示意图。
更进一步地为解决底层通信混淆的问题,本发明的实施例采用端口独占的方式实现对所述通信端口的读写操作。由此解决底层通信混淆的问题。具体而言:
逻辑测试子线程和属性查询子线程分属于不同的子线程,但它们都是向设备发送命令并读取反馈信息,所以在某一时刻会存在多个线程读取同一端口的信息。而端口是唯一的,在读取信息时要求独占性,例如,同一串口接收缓冲区唯一,并且被读一次后接收缓冲区清空,所以有时会导致读取的信息不是本线程所需要,而其他线程得不到所需信息,接收信息混淆。本发明的实施例通过设置标志位来实现对端口的独占,使发送命令线程和状态查询线程不能同时对同一端口读写,系统的核心任务是测试,所以赋予发送命令线程优先权,只有发送命令线程释放端口后,状态查询线程才能够使用该端口,并且在需要发送命令时,可以暂停状态查询线程。由此解决了通讯时读信息资源争用的问题。
根据本发明的实施例能够自动判断何时向设备发送何种测试信号,测试信号调用产生信号的各类板卡,通过线缆发送到被测设备。被测设备接收到测试信号后,会做出响应,并将反馈信号通过板卡返回到计算机上的测试软件。本发明提出的逻辑耦合测试方法可以自动判断设备响应正确与否,满足多任务的测试需求,可以连续自动测试,并实时反馈测试结果,具有通用性的优点。可以完成逻辑测试序列的编辑、删除、修改、显示、保存功能,并且在配置过程中能够及时向用户提供信息提示。另外在配置完成之后将配置信息完整的保存并且支持之后的加载,在运行时,实时显示逻辑测试序列的执行步骤,完成执行结果的自动判断,并且实时监测、显示作为条件判断值的设备属性。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为,表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分,并且本发明的优选实施方式的范围包括另外的实现,其中可以不按所示出或讨论的顺序,包括根据所涉及的功能按基本同时的方式或按相反的顺序,来执行功能,这应被本发明的实施例所属技术领域的技术人员所理解。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤,例如,可以被认为是用于实现逻辑功能的可执行指令的定序列表,可以具体实现在任何计算机可读介质中,以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用,或结合这些指令执行系统、装置或设备而使用。就本说明书而言,″计算机可读介质″可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下:具有一个或多个布线的电连接部(电子装置),便携式计算机盘盒(磁装置),随机存取存储器(RAM),只读存储器(ROM),可擦除可编辑只读存储器(EPROM或闪速存储器),光纤装置,以及便携式光盘只读存储器(CDROM)。另外,计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质,因为可以例如通过对纸或其他介质进行光学扫描,接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序,然后将其存储在计算机存储器中。
应当理解,本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如,如果用硬件来实现,和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,该程序在执行时,包括方法实施例的步骤之一或其组合。
此外,在本发明各个实施例中的各功能单元可以集成在一个处理模块中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器,磁盘或光盘等。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同限定。
Claims (7)
1.一种面向半导体制造设备的逻辑耦合测试方法,其特征在于,包括如下步骤:
根据半导体制造设备的逻辑耦合关系和预设的测试需求生成逻辑测试序列,其中,所述逻辑测试序列包括序列名称、测试行为的步骤数量以及每个步骤中相应的测试行为,并按照所述逻辑测试序列的步骤依次执行相应的测试行为,当执行的测试行为为逻辑序列时,对所述半导体制造设备的逻辑耦合关系进行测试,包括将所述逻辑测试序列作为一种测试行为,可嵌套在其它的逻辑测试序列中;
将所述逻辑测试序列序列化为XML文件并进行存储;
读取所述XML文件并对所述XML文件进行反序列化以得到运行对象;
加载所述运行对象并对所述运行对象进行解析;以及
根据解析结果依次执行相应的测试行为以对所述半导体制造设备的逻辑耦合关系进行测试,
其中测试行为包括命令执行、延迟等待、条件判断、逻辑序列和终止命令。
2.根据权利要求1所述的逻辑耦合测试方法,其特征在于,所述根据半导体制造设备的逻辑耦合关系和预设的测试需求生成逻辑测试序列,进一步包括:
根据所述半导体制造设备的逻辑耦合关系对测试行为进行分类以得到多种不同类型的测试行为;
根据所述预设的测试需求将所述多种不同类型的测试行为进行组合以得到所述逻辑测试序列。
3.根据权利要求1所述的逻辑耦合测试方法,其特征在于,当执行的测试行为为命令执行时,对所述半导体制造设备的逻辑耦合关系进行测试,包括以下步骤:
发送命令执行的指令;
判断是否有反馈响应,如果有,则等待接收时间,否则将执行下一个步骤对应的测试行为;
判断所述反馈响应是否正确,如果正确,则执行下一个步骤对应的测试行为,否则退出对所述半导体制造设备的逻辑耦合关系的测试。
4.根据权利要求1所述的逻辑耦合测试方法,其特征在于,当执行的测试行为为条件判断时,对所述半导体制造设备的逻辑耦合关系进行测试,包括产生一个执行步骤序号和排除步骤序号,并执行所述执行步骤序号所对应的测试行为,跳过所述排除步骤序号。
5.根据权利要求1所述的逻辑耦合测试方法,其特征在于,通过多线程分类管理方式对所述半导体制造设备的逻辑耦合关系进行测试。
6.根据权利要求5所述的逻辑耦合测试方法,其特征在于,通过多线程分类管理方式对所述半导体制造设备的逻辑耦合关系进行测试,进一步包括:
依据通讯协议的板卡和通信端口把所有查询命令分类;
以所述通讯协议的板卡和所述通信端口为标识开放多个预设子线程;
在每一个预设的子线程中将对应的查询命令建立一个队列以使所有查询命令根据所述通讯协议的板卡和所述通信端口分配到不同的预设子线程中。
7.根据权利要求6所述的逻辑耦合测试方法,其特征在于,采用端口独占的方式实现对所述通信端口的读写操作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210006779.9A CN102607870B (zh) | 2012-01-11 | 2012-01-11 | 面向半导体制造设备的逻辑耦合测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210006779.9A CN102607870B (zh) | 2012-01-11 | 2012-01-11 | 面向半导体制造设备的逻辑耦合测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102607870A CN102607870A (zh) | 2012-07-25 |
CN102607870B true CN102607870B (zh) | 2014-10-22 |
Family
ID=46525434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210006779.9A Expired - Fee Related CN102607870B (zh) | 2012-01-11 | 2012-01-11 | 面向半导体制造设备的逻辑耦合测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102607870B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107300873B (zh) * | 2017-06-22 | 2020-07-03 | 歌尔股份有限公司 | 控制设备、控制方法及装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080196045A1 (en) * | 2007-02-08 | 2008-08-14 | Chang Belinda Y | Smart progress indicator for script processing |
CN101957880A (zh) * | 2010-09-26 | 2011-01-26 | 清华大学 | 内部行为耦合关系管理方法及系统 |
CN101963933A (zh) * | 2010-09-29 | 2011-02-02 | 清华大学 | 仪器测试中适应多通信协议的仪器静态匹配方法 |
CN102175281A (zh) * | 2010-12-30 | 2011-09-07 | 清华大学 | 一种多模式仪器测试方法及系统 |
-
2012
- 2012-01-11 CN CN201210006779.9A patent/CN102607870B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080196045A1 (en) * | 2007-02-08 | 2008-08-14 | Chang Belinda Y | Smart progress indicator for script processing |
CN101957880A (zh) * | 2010-09-26 | 2011-01-26 | 清华大学 | 内部行为耦合关系管理方法及系统 |
CN101963933A (zh) * | 2010-09-29 | 2011-02-02 | 清华大学 | 仪器测试中适应多通信协议的仪器静态匹配方法 |
CN102175281A (zh) * | 2010-12-30 | 2011-09-07 | 清华大学 | 一种多模式仪器测试方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN102607870A (zh) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102364055B1 (ko) | 자동 회로기판 테스트 시스템 및 이에 응용되는 자동 회로기판 테스트 방법 | |
EP3441833B1 (en) | Programming support device, control method of programming support device, and control program of programming support device | |
CN103376400A (zh) | 芯片测试方法及芯片 | |
CN103516557A (zh) | 测试方法及系统 | |
CN104076806A (zh) | 一种对汽车的电控装置进行自动化测试的方法及设备 | |
CN103376340A (zh) | 一种转接板、多平台串行测试系统及方法 | |
CN112650676A (zh) | 软件测试方法、装置、设备及存储介质 | |
US20120259611A1 (en) | System and method for generation of cim-based power system circuit models | |
CN112231163A (zh) | 一种多功能计算机检测设备及其运行方法 | |
US11907103B2 (en) | Test environment determination device and test environment determination method | |
CN111736951A (zh) | 自动驾驶的仿真方法、计算机设备、及存储介质 | |
CN115827436A (zh) | 数据处理方法、装置、设备及存储介质 | |
CN108121842B (zh) | 多处理器系统芯片的低功耗工作方式的验证方法和装置 | |
WO2017050037A1 (zh) | 一种自动化测试方法及装置 | |
CN114238081A (zh) | 一种适用于小卫星批量测试的方法及系统 | |
CN105022688A (zh) | 设备测试方法及装置 | |
CN102607870B (zh) | 面向半导体制造设备的逻辑耦合测试方法 | |
CN102521132A (zh) | 实时输出日志的自动化测试方法和系统 | |
CN116069638B (zh) | 一种基于内核态模拟分布式异常状态的方法 | |
CN112732502A (zh) | I2c信号的检测方法、检测装置、检测设备及存储介质 | |
CN117149550A (zh) | 一种固态硬盘性能检测方法、装置以及电子设备 | |
CN106612213B (zh) | 设备测试方法及装置 | |
CN102236068A (zh) | 一种芯片测试的方法和装置 | |
CN111383704A (zh) | 一种存储器内建自测试电路和对存储器的测试方法 | |
CN116087752A (zh) | 一种芯片测试方法、系统、装置及介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141022 Termination date: 20190111 |