CN102598542A

CN102598542A - 量化光电子模块中的链路质量

Info

Publication number: CN102598542A
Application number: CN2010800353380A
Authority: CN
Inventors: 阮氏玲
Original assignee: Finisar Corp
Current assignee: Finisar Corp
Priority date: 2009-07-09
Filing date: 2010-07-09
Publication date: 2012-07-18
Anticipated expiration: 2030-07-09
Also published as: EP2452451A4; EP2452451B1; JP5475882B2; CN102598542B; US8417115B2; WO2011006105A3; EP2452451A2; JP2012533229A; US20110008053A1; WO2011006105A2

Abstract

在一个示例性实施例中，光电子模块包括光接收器和后置放大器。光接收器被配置成接收光信号并产生对应于该光信号的电数据信号。后置放大器电气连接到光接收器并被配置成放大电数据信号。光电子模块还包括用于量化光信号的质量的装置，所述放大的电数据信号是根据该光信号获得的。

Description

量化光电子模块中的链路质量

技术领域

本发明的实施例总体上涉及量化光网络中的光链路质量。更具体地，一些示例性实施例涉及一种被配置成量化所接收的光信号的诸如信噪比(“SNR”)的质量的光电子模块。

背景技术

计算机、电信以及网络技术已经改变了我们的世界。随着网络上传送的信息量增加，高速传输变得越来越关键。许多高速数据传输网络依赖于光电子模块(包括光电子收发器和应答器)，以有助于通过光纤发送和接收以光信号形式实现的数字数据。因此，见到光网络存在于从适中的局域网(“LAN”)到限定了因特网的大部分基础结构的主干网(backbone)的范围内的多种高速应用中。

通常，借助于光发送器(也称为电光换能器)(例如激光器或发光二极管(“LED”))来实现这种网络中的数据发送。电光换能器在其中流过电流时发射光，发射光的强度为电流大小的函数。通常借助于光接收器(也称为光电子换能器)来实现数据接收，光接收器的一个示例为光电二极管。光电子换能器接收光并产生电流，产生的电流的大小是所接收的光的强度的函数。

光电子模块还利用各种其它部件来协助控制光发送和接收部件以及处理各种数据和其它信号。例如，这样的光电子模块通常包括驱动器(例如，在用于驱动激光信号时被称为“激光驱动器”)，该驱动器被配置成响应于各控制输入来控制光发送器的操作。光电子模块通常还包括放大器(例如，通常称为“后置放大器”)，该放大器被配置成执行关于光接收器所接收的数据信号的某些参数的各种操作。

文中所要求保护的主题并不局限于解决任何缺点的实施例或只在如上所述的环境中操作的实施例。而是，提供该背景技术仅用于说明可以实践文中所描述的一些实施例的一个示例性技术领域。

发明内容

通常，本发明的示例性实施例涉及一种光电子模块，该光电子模块被配置成量化所接收的光信号的质量，例如信噪比(SNR)。

在一个示例性实施例中，光电子模块包括：光接收器和后置放大器。光接收器被配置成接收光信号并产生对应于该光信号的电数据信号。后置放大器电气连接到光接收器并被配置成放大电数据信号。光电子模块还包括用于量化光信号的质量的装置，所述放大的电数据信号是根据该光信号获得的。

在另一个示例性实施例中，量化光电子模块中的链路质量的方法包括：在光电子模块的主通道判决电路和差错通道判决电路处接收数据信号，其中数据信号是根据光信号获得的。主通道判决电路对数据信号进行重定时，以产生重定时的数据信号。对差错通道判决电路的方面进行调节，使得差错通道判决电路的方面不同于主通道判决电路的相应方面。差错通道判决电路对数据信号进行重定时，以产生重定时的伪数据信号。将重定时的数据信号与重定时的伪数据信号进行比较。基于重定时的数据信号与重定时的伪数据信号的比较，确定光信号的质量。

在又一示例性实施例中，光电子模块包括：光接收器、后置放大器、重定时电路以及控制模块。后置放大器连接到光接收器。重定时电路连接到后置放大器并包括主通道判决电路、差错通道判决电路以及异或电路。主通道判决电路被配置成接收数据信号并输出重定时的数据信号。差错通道判决电路被配置成接收数据信号并输出重定时的伪数据信号。异或电路连接到主通道判决电路和差错通道判决电路。控制模块连接到差错通道判决电路和异或电路。

提供本发明内容部分用于以简单的形式介绍构思的选择，该构思会在下文的具体实施方式中进一步描述。该发明内容部分既不意在识别所要求保护的主题的关键特征或基本特性，也不意在用于协助确定所要求保护的主题的范围。

本发明的另外的特征和优点将会在下面的描述中阐述，在某种程度上将会根据该描述变得明显，或者可以通过本发明的实践得知。可以借助于所附权利要求中特别指出的设备和组合来实现和获得本发明的特征和优点。根据下面的描述和所附权利要求，本发明的这些和其它特征将会变得更加明显，或者可以通过如下文所述的本发明的实践得知。

附图说明

为了进一步阐明本发明的一些实施例的各方面，将参照附图中示出的本发明的具体实施例给出本发明的更具体的描述。应当理解，这些附图只描绘了本发明的典型实施例，因而不应视为限制本发明的范围。通过使用附图，将以另外的特征和细节来描述和说明本发明，在附图中：

图1图示了包括重定时电路的示例性光电子模块；

图2图示了图1的光电子模块中包括的重定时电路的示例性实施例，该重定时电路包括链路质量电路；

图3图示了图2的重定时电路中包括的链路质量电路的示例性实施例；

图4图示了与图3的链路质量电路所接收的进入数据信号对应的眼图的示例；

图5A根据一些实施例图示了曲线的示例，该曲线拟合到作为固定时序(timing)下阈值的函数的计算出的伪位差错率(“PBER”)值的垂直组；

图5B根据一些实施例图示了曲线的示例，该曲线拟合到作为固定阈值下时序的函数的计算出的PBER值的水平组；以及

图6是通过图1的光电子模块量化链路质量的示例性方法的流程图。

具体实施方式

本发明的实施例总体上针对于可以用于量化光信号的质量(例如信噪比)的光电子模块中包括的重定时电路。一些示例性实施例包括这样的光电子模块：其具有光接收器、连接到光接收器的后置放大器以及连接到后置放大器的重定时电路。在一些实施例中，重定时电路包括主通道判决电路和差错通道判决电路，所述两个电路对从后置放大器接收的数据信号进行重定时。可以调节差错通道判决电路的阈值和/或时序。重定时电路被配置成将由主通道判决电路重定时的数据信号的位与由差错通道判决电路重定时的数据信号的位进行比较，并且当位不同时输出伪差错事件。在一些实施例中，对伪差错事件进行计数以计算PBER曲线。可选地，使用PBER曲线的关于阈值和/或时序的斜率来量化光信号的质量，根据该光信号获得数据信号。

能够以各种光电子模块实现本发明。如文中所使用的，术语“光电子模块”包括具有光学部件和电学部件两者的模块。光电子模块的示例包括但不限于应答器、收发器、发送器和/或接收器。可以在例如电信网、局域网、城域网、存储区域网、广域网等中使用光电子模块。可以在当前可用的任何形状因数(form factor)的光电子模块或者未来可以开发出的光电子模块中实施本发明的原理，包括XFP、SFP、SFP+，而不受限制。然而，应当理解，光电子模块不需要符合标准化的形状因数要求，并且可以根据具体的设计具有所需的任何大小或配置。

另外，根据本发明的实施例的光电子模块可以被配置用于各数据速率下的光信号发送和接收，所述数据速率包括但不限于1Gb/s、2Gb/s、4Gb/s、8Gb/s、8.5Gb/s、10Gb/s、14Gb/s或更高。另外，光电子模块可以被配置用于各波长下的光信号发送和接收，所述波长包括但不限于850nm、1310nm、1470nm、1490nm、1510nm、1530nm、1550nm、1570nm、1590nm或1610nm。另外，光电子模块可以被配置成支持各种通信协议，所述通信协议包括但不限于快速以太网(Fast Ethernet)、千兆位以太网(GigabitEthernet)、10千兆位以太网(10Gigabit Ethernet)以及1x、2x、4x和10x光纤通道(Fiber Channel)。

现在，将参照附图，其中用相似的附图标记提供相似的结构。应当理解，附图是本发明的一些实施例的图解性和示意性表示，而并非是对本发明的限制，也不必按比例绘制这些附图。

1.光电子模块

图1示意性地图示了可以应用一些实施例的原理的示例性光电子模块100。光电子模块100包括：光接收器102、后置放大器104、重定时电路106、激光驱动器108、光发送器110、控制模块112以及永久性存储器114。尽管会详细地对光电子模块100进行描述，但是只通过示例的方式而不是通过限制本发明的范围的方式进行描述。

在操作中，光电子模块100使用光接收器102接收光信号。光接收器102将光信号转换成电信号。光接收器102将所得到的电信号提供给后置放大器104。后置放大器104对信号进行放大并将放大的信号提供给重定时电路106。重定时电路106对放大的信号进行重定时并将重定时的信号提供给主机116，如箭头118所示。主机116可以是能够与光电子模块100通信的任何计算系统，例如媒体访问控制器(“MAC”)卡、同步光纤网络(SONET)成帧器等。

光电子模块100还可以从主机116接收电信号，以作为光信号发送。具体地，激光驱动器108接收来自主机116的电信号(如箭头120所示)并驱动光发送器110以发射光信号。光发送器110包括合适的光源，例如垂直腔面发射激光器(“VCSEL”)、分布反馈式(“DFB”)激光器、分布布拉格反射器(“DBR”)激光器等，该光源由主机116提供的电信号驱动，由此使光源发射表示电信号中携带的信息的光信号。

光接收器102、后置放大器104、激光驱动器108以及光发送器110的行为会由于多种因素而动态地变化。例如，温度变化、功率波动以及反馈状况等均会影响这些部件的性能。因此，光电子模块100包括控制模块112，控制模块112可以评估环境条件(例如温度)和/或工作条件(例如发射的光功率和/或波长)并接收来自后置放大器104的信息(如箭头122所示)和来自激光驱动器108的信息(如箭头124所示)。这允许控制模块112优化光电子模块100的动态变化性能。具体地，控制模块112可以通过调节对后置放大器104和/或激光驱动器108的设置(如箭头122和124所示)来优化光电子模块100的操作。

替选地或另外地，控制模块112可以接收来自重定时电路106的信息并调节对重定时电路106的设置，如箭头126所示。例如，如下面更加详细说明的，控制模块112可以调节重定时电路106内的差错通道判决电路的阈值或时序，使得重定时电路106产生作为阈值或时序的函数的伪位差错。

控制模块112可以访问永久性存储器114，在一些实施例中，永久性存储器114为电可擦除可编程只读存储器(EEPROM)。替选地或另外地，永久性存储器114可以是任何其它非易失性存储器源。永久性存储器114和控制模块112可以一起封装到同一个封装或不同的封装中，而不受限制。在一些实施例中，永久性存储器114存储由重定时电路106产生的、表示作为阈值和/或时序的函数的PBER的数据点。

在一些实施例中，主机接口128被设置为将时钟和/或数据信号从主机116传送到控制模块112和/或将数据从控制模块112传送到主机116。主机接口128可以实现各种通信协议(包括但不限于I2C、MDIO、SPI等)中的任一种或它们的组合。

II.重定时电路

接下来转到图2，公开了重定时电路200的一个示例，重定时电路200可以对应于图1的重定时电路106。如图2所示出的，重定时电路200为时钟数据恢复电路(“CDR”)。另外，重定时电路200包括锁频环(“FLL”)202和锁相环(“PLL”)204。

在图2所示的示例中，PLL 204包括鉴相器206、电荷泵208、压控振荡器(“VCO”)210以及链路质量电路212。虽然未示出，但FLL 202可以包括例如鉴相鉴频器(“PFD”)、PFD电荷泵以及环路滤波器，和/或可以与PLL 204共用VCO 210。

重定时电路200从上游部件(例如图1的后置放大器104)接收根据光信号获得的进入数据信号214。进入数据信号214被提供给FLL 202和PLL 204。重定时电路200还接收时钟信号218(也称为VCO信号)并将时钟信号218提供给FLL 202和PLL 204。在一些实施例中，从进入数据信号214提取时钟信号218。替选地或另外地，从主机(例如图1的主机116)接收时钟信号218。

在一些实施例中，FLL 202具有比PLL 204更宽的获取范围，并用于将由VCO 210输出的时钟或VCO信号218的频率锁定到数据信号214的频率。FLL 202监测数据信号214的频率和VCO信号218的频率并在两个频率相等或在一定差值内时产生表示锁频状态的信号。

在频率被锁定之后，PLL 204驱使任何剩余的频率差错为零，并使VCO信号218的相位与数据信号214的相位对齐。特别地，鉴相器206将VCO信号218的相位与数据信号214的相位进行比较。根据相位差的大小和方向(如果有的话)，鉴相器206产生控制信号220，控制信号220致使电荷泵208根据控制信号220的电势来执行电荷泵操作。基于电荷泵操作，电荷泵208输出控制电压222，控制电压222沿数据信号214的相位的方向调节VCO信号218的相位，直至VCO信号218的相位被锁定到数据信号214的相位为止。

在相位被锁定之后，PLL 204使用频率和相位锁定的VCO信号218来采样数据信号214，以生成重定时的数据信号224。更详细地，鉴相器206包括主通道判决电路226，主通道判决电路226也可以是链路质量电路212的一部分。在一些实施例中，主通道判决电路226在频率和相位锁定的VCO信号218的上升沿对进入数据信号214进行采样，以确定进入数据信号214中的每个位脉冲的值(例如1或0)。然后，主通道判决电路226使用时钟信号218来时钟输出(clock out)所确定的值，以产生重定时的数据信号224。

相对于进入数据信号214的相位的、频率和相位锁定的VCO信号218的相位被称为时序。在一些实施例中，可以例如通过控制模块(例如图1的控制模块112)来设置该时序，用于主通道判决电路226的最优采样。例如，在一些示例中，时序被设置成使得频率和相位锁定的VCO信号218的上升沿与进入数据信号214中的每个位脉冲的中心对齐。替选地，可以将时序设置成在除了位脉冲的中心之外的位置处对齐频率和相位锁定的VCO信号218的上升沿。

另外，当主通道判决电路226确定进入数据信号214中的每个位脉冲的值时，主通道判决电路226将位脉冲的值与称为阈值的特定值进行比较。在一些示例中，如果位脉冲的值高于阈值，则主通道判决电路226确定该位脉冲表示1，然而，如果位脉冲的值低于阈值，则主通道判决电路226确定该位脉冲表示0。

可选地，可以设置阈值，用于主通道判决电路226的最优采样。例如，在一些示例中，阈值被设置成位于与进入数据信号214相对应的眼图(见图4)的开口的中间处。另外，可以通过增加或减小与进入数据信号214的位脉冲相比较的特定值或者通过增加或减小进入数据信号214的直流电平来设置阈值。

III.链路质量电路

继续参照图2，更加详细地描述了链路质量电路212。通常，链路质量电路212被配置成接收(例如，来自后置放大器104的)进入数据信号214并量化光信号的质量，进入数据信号214是根据光信号获得的。像这样，链路质量电路212是用于量化光信号的质量的装置的一个示例，根据该光信号获得进入数据信号214。如文中所使用的，量化光信号的质量可以包括收集可以用于计算光信号的信噪比(SNR)的数据以及向控制模块汇报所述数据。

另外参照图3，公开了可以对应于图2的链路质量电路212的链路质量电路300的一个示例。在所示出的实施例中，链路质量电路300包括：主通道判决电路302、差错通道判决电路304、可选的第一和第二移位寄存器306、308、以及异或电路310。在一些示例中，在鉴相器(例如图2的鉴相器206)中实现主通道判决电路302，并且主通道判决电路302对应于图2的主通道判决电路226。

在操作中，主通道判决电路302和差错通道判决电路304接收进入数据信号312和时钟信号314。主通道判决电路302对进入数据信号312进行采样以确定进入数据信号312的每个位脉冲的值，如以上关于图2的主通道判决电路226所说明的。主通道判决电路302输出重定时的数据信号303，如图3所示。

以类似的方式，差错通道判决电路304对进入数据信号312进行采样，以确定进入数据信号312的每个位脉冲的值。然而，在对进入数据信号312进行采样之前，差错通道判决电路304的阈值和/或时序被调节成不同于主通道判决电路302的阈值和/或时序。差错通道判决电路304输出重定时的伪数据信号305，如图3所示。重定时的伪数据信号305由表示伪数据的位脉冲构成。如文中所使用的，伪数据是指由差错通道判决电路304对进入数据信号312采样而产生的数据。可以分别经由阈值调节信号307或时序调节信号309，通过控制模块(例如图1的控制模块112)来调节差错通道判决电路304的阈值或时序。

虽然未要求，但是在一些示例中，重定时的数据信号303和重定时的伪数据信号305被分别提供给第一和第二移位寄存器306、308。第一和第二移位寄存器306、308使用时钟信号314对重定时的数据信号303和重定时的伪数据信号305进行重定时，并输出双重定时的(double-retimed)数据信号316和双重定时的伪数据信号318，其中这两个信号均与时钟信号314对齐。

异或电路310接收双重定时的数据信号316和双重定时的伪数据信号318并将它们相互比较。当双重定时的数据信号316中的位基本上不等于双重定时的伪数据信号318的相应位时，异或电路310识别出差错事件。在一些实施例中，例如，当双重定时的数据信号316中的位基本上不等于双重定时的伪数据信号318中的相应位时，异或电路310输出表示差错事件的“1”，并且当双重定时的数据信号316中的位基本上等于双重定时的伪数据信号318中的相应位时，异或电路310输出“0”。

在一些示例中，由异或电路310识别的伪位差错事件被汇报给控制模块(例如图1的控制模块112)。替选地或另外地，汇报伪位差错事件的给定时间段期间的时钟信号314的时钟脉冲数也可以提供给控制模块。伪位差错事件和时钟脉冲数的汇报允许控制模块计算施加到差错通道判决电路304的阈值和时序值的采样点的PBER。

另外，调节差错通道判决电路304的阈值和/或时序的步骤、汇报差错事件的步骤以及汇报时钟脉冲的相应数目的步骤可以迭代执行任何期望的次数，以获得任何期望数目的数据点。在一些示例中，每个数据点包括对应于每个迭代执行期间施加到差错通道判决电路304的阈值和时序值的采样点的计算出的PBER。因此，在一些实施例中，得到的数据点表示作为阈值和时序值的函数的PBER。可选地，可以通过控制模块(例如图1的控制模块112)将数据点保存到永久性存储器(例如永久性存储器114)。

图4图示了可以对应于进入数据信号312的眼图400的示例。眼图400可以用于协助使如何获得数据点视觉化。特别地，在一些实施例中，主通道判决电路302以初始时序ti和初始阈值thi对进入数据信号312进行采样。相比之下，差错通道判决电路304以调节后的时序ta和/或调节后的阈值tha对进入数据信号312进行采样。然后，得到的重定时的数据信号303和重定时的伪数据信号305通过第一和第二移位寄存器306、308重定时并通过异或电路310进行比较。将任何差错事件汇报给控制模块，并且能够计算出相应的PBER。因此，通过迭代执行文中所描述的方法而获得的每个数据点可以包括：调节后的时序ta、调节后的阈值tha以及相应的PBER。

以上示例已被描述成包括差错通道判决电路304的两个方面的调节，包括差错通道判决电路304的阈值的调节和时序的调节。在其它示例中，只调节差错通道判决电路304的一个方面。例如，本发明的实施例包括链路质量电路300，该链路质量电路300调节差错通道判决电路304的阈值或时序，而不是两者。在这样的实施例中，计算出的PBER可以对应于单个阈值或时序值，而不是阈值和时序值的对。

例如，一些光电子模块包括线性接收通道，在该情况下，可以调节差错判决电路304的阈值或时序中的一个或两者，以计算作为阈值或时序之一或两者的函数的PBER。其它光电子模块包括限制接收通道，在该情况下，只可以调节差错判决电路304的时序，以计算作为时序的函数的PBER。如文中所使用的，接收通道是指用于接收数据信号的一个或更多个部件，例如图1的示例中的接收器102、后置放大器104以及重定时电路106。如果接收通道的输出与接收通道的输入成比例，则接收通道是线性的。相比之下，如果接收通道的输出不与接收通道的输入成比例，则接收通道是限制的。

相应地，继续参照图3，本发明的实施例包括链路质量电路300，该链路质量电路300省去了第一和第二移位寄存器306、308。特别地，在具有线性接收通道的光电子模块中，PBER的计算可以只基于对差错通道判决电路304的阈值做出的调节。在没有对差错通道判决电路304做出时序调节的情况下，重定时的数据信号303和重定时的伪数据信号305当从主通道判决电路302和差错通道判决电路304输出时都已与时钟信号314对齐，因此不需要在将重定时的数据信号303和重定时的伪数据信号305提供给异或电路310之前在第一和第二移位寄存器306、308处对重定时的数据信号303和重定时的伪数据信号305进行重定时。替选地或另外地，链路质量电路300甚至在没有对差错通道判决电路304做出时序调节的情况下也可以包括第一和第二移位寄存器306、308。

如已提及的，文中所描述的方法可以被迭代执行任何期望的次数，以获得表示作为阈值和/或时序的函数的PBER的任何期望数目的数据点。在一些实施例中，可以使用数据点来确定光信号的质量，根据该光信号获得进入数据信号312。例如，可以使用数据点来确定光信号的信噪比。在这一方面，作为时序或阈值的函数的PBER与光信号的信噪比有关，根据该光信号获得进入数据信号312。如此，根据一些实施例，可以通过确定作为时序或阈值的函数的PBER曲线的斜率大小来确定光信号的信噪比，其中PBER曲线拟合到作为时序或阈值的函数的一组计算出的PBER值。例如，计算出的PBER值的垂直组包括在固定的时序下作为阈值的函数的PBER值。相比之下，计算出的PBER值的水平组包括在固定的阈值下作为时序的函数的PBER值。

关于图5A和图5B可以使信噪比的确定可视化。图5A图示了曲线502的示例，曲线502拟合到作为特定时序下阈值的函数的计算出的PBER值的垂直组(未示出)。图5B图示了曲线504的示例，曲线504拟合到作为固定阈值下时序的函数的计算出的PBER值的水平组(未示出)。在图5A的示例中，PBER曲线502的上部具有斜率-a，而PBER曲线502的下部具有斜率+a。因此，曲线502具有斜率大小a。在图5B的示例中，PBER曲线504的左部具有斜率-b，而PBER曲线504的右部具有斜率+b。因此，曲线504具有斜率大小b。

一旦PBER曲线502或504的斜率大小a或b被确定，然后可以确定相应的光信号的信噪比。通常，PBER曲线502、504的斜率越陡，例如斜率大小越大，相应的光信号的信噪比越高。

IV.示例性方法

另外参照图6，图示了根据一些实施例的、量化光电子模块中的链路质量的示例性方法600。可以以光学模块(例如图1的光电子模块100)来实现方法600。更具体地，可以通过重定时电路来实现方法600，重定时电路例如为包括与控制模块(诸如图1的控制模块112)相关联的链路质量电路(诸如图2和图3的链路质量电路212、300)的图1和图2的重定时电路106、200。

结合参照图1-6，通过在链路质量电路212、300的主通道判决电路226、302和差错通道判决电路304处接收数据信号214、312，方法600在602处开始。主通道判决电路226、302和差错通道判决电路304还接收由重定时电路106、2004从数据信号214、312中提取的或直接来自于主机116的时钟信号218、314。

在604处，在主通道判决电路226、302处根据时钟信号218、314对数据信号214、312进行重定时，以产生第一重定时的数据信号303。

在606处，相对于主通道判决电路226、302的相应方面来调节差错通道判决电路304的方面。在一些实施例中，调节差错通道判决电路304的方面包括：相对于主通道判决电路226、302的阈值或时序来调节差错通道判决电路304的阈值或时序。

在608处，在主通道判决电路226、302处根据时钟信号218、314对数据信号214、312进行重定时，以产生重定时的伪数据信号305。

可选地，在步骤606中差错通道判决电路304的被调节的方面是时序的情况下，方法600还包括使用例如移位寄存器306、308将重定时的数据信号303的时序与重定时的伪数据信号305的时序对齐，以产生双重定时的数据信号316和双重定时的伪数据信号318。

在610处，通过异或电路310将重定时的数据信号303(或双重定时的数据信号316)与重定时的伪数据信号305(或双重定时的伪数据信号318)进行比较。

在612处，基于重定时的数据信号303(或双重定时的数据信号316)与重定时的伪数据信号305(或双重定时的伪数据信号318)的比较来确定相应光信号的质量，数据信号214、312是根据该相应光信号获得的。在一些示例中，被确定的光信号的质量为光信号的信噪比。

根据一些实施例，迭代执行步骤606、608和610，以获得多个数据点，所述数据点表示作为差错通道判决电路304的被调节的方面的函数的伪位差错率。然后，在612处，可以例如由控制模块112使用多个数据点以确定光信号的质量。在一些示例中，使用多个数据点来确定光信号的质量包括：确定作为差错通道判决电路304的被调节的方面的函数的PBER曲线的斜率，该PBER曲线拟合到多个数据点的集合。根据一些实施例，PBER曲线的斜率为光信号的信噪比。替选地或另外地，光信号的信噪比直接与PBER曲线的斜率成比例。

文中所描述的实施例可以包括专用或通用计算机的使用，所述专用或通用计算机包括各种计算机硬件或软件模块，如下文更详细讨论的。

在本发明范围内的实施例还包括用于携带或存储计算机可执行指令或数据结构的计算机可读介质。这样的计算机可读介质可以是能够被通用或专用计算机访问的任何可用介质。通过示例的方式且非限制的方式，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁存储设备、或可以用于携带或存储具有计算机可读指令或数据结构形式的期望程序代码方式的并能够被通用或专用计算机访问的任何其它介质。当通过网络或其它通信连接(硬连线的、无线的、或硬连线或无线的组合)将信息传送给或提供给计算机时，计算机适当地将该连接看作计算机可读介质。因此，任何这样的连接适当地被称为计算机可读介质。上述的组合也应当包括在计算机可读介质的范围内。

计算机可执行指令包括例如使得通用计算机、专用计算机或专用处理设备执行一定的功能或功能组的指令和数据。尽管已经以特定于结构特征和/或方法行为的语言对本主题内容进行了描述，但应当理解，所附权利要求限定的主题内容不必限于以上描述的特定特征或行为。而是，公开以上描述的特定特征和行为，作为实现权利要求的示例性形式。

如文中所使用的，术语“模块”或“部件”可以指在计算系统上执行的软件对象或例行程序。文中所描述的不同的部件、模块、引擎(engine)以及服务可以被实施为计算系统上(例如，作为独立的线程)执行的对象或处理。尽管优选地以软件的方式实现文中描述的系统和方法，但是硬件方式或软件和硬件相组合的方式的实施方式也是可以的并且可被想到。在该描述中，“计算实体”可以是之前文中所定义的任何计算系统，或者是在计算系统上运行的任何模块或模块的组合。

在不脱离本发明的精神或实质特性的情况下，可以以其它具体形式来实施本发明。所描述的实施例在任何方面都应被视为是说明性的而非限制性的。因此，本发明的范围由所附权利要求表示，而不是由之前的描述表示。在所附权利要求的等同含义和范围内的所有变化应包含在所附权利要求的范围内。

Claims

1.一种光电子模块，包括：

光接收器，其被配置成接收光信号并产生对应于所述光信号的电数据信号；

后置放大器，其电气连接到所述光接收器并被配置成放大所述电数据信号；以及

用于量化所述光信号的质量的装置，所述放大的电数据信号是根据所述光信号获得的。

2.根据权利要求1所述的光电子模块，其中所述用于量化所述光信号的质量的装置包括重定时电路。

3.根据权利要求2所述的光电子模块，其中所述重定时电路包括：主通道判决电路和差错通道判决电路，所述主通道判决电路和所述差错通道判决电路两者被配置成接收由所述后置放大器输出的所述放大的电数据信号和时钟信号；以及异或电路，所述异或电路连接到所述主通道判决电路和所述差错通道判决电路的输出。

4.根据权利要求3所述的光电子模块，其中所述重定时电路还包括第一移位寄存器和第二移位寄存器，所述第一移位寄存器连接在所述主通道判决电路与所述异或电路之间，所述第二移位寄存器连接在所述差错通道判决电路与所述异或电路之间。

5.根据权利要求3所述的光电子模块，还包括控制模块，所述控制模块被配置成相对于所述主通道判决电路的相应的时序、阈值或时序与阈值两者来调节所述差错通道判决电路的时序、阈值或时序与阈值两者。

6.根据权利要求3所述的光电子模块，其中所述重定时电路被配置成从所述数据信号中提取所述时钟信号。

7.根据权利要求3所述的光电子模块，其中所述重定时电路被配置成从主机系统接收所述时钟信号。

8.一种量化光电子模块中的链路质量的方法，所述方法包括：

在光电子模块的主通道判决电路和差错通道判决电路处接收数据信号，所述数据信号是根据光信号获得的；

在所述主通道判决电路处对所述数据信号进行重定时，以产生重定时的数据信号；

调节所述差错通道判决电路的方面，使得所述差错通道判决电路的所述方面不同于所述主通道判决电路的相应方面；

在所述差错通道判决电路处对所述数据信号进行重定时，以产生重定时的伪数据信号；

将所述重定时的数据信号与所述重定时的伪数据信号进行比较；以及

基于所述重定时的数据信号与所述重定时的伪数据信号的所述比较，确定所述光信号的质量。

9.根据权利要求8所述的方法，其中确定所述光信号的质量包括：确定所述光信号的信噪比。

10.根据权利要求8所述的方法，还包括：在确定所述光信号的质量之前，当所述重定时的数据信号中的位基本上不等于所述重定时的伪数据信号中的相应位时，识别伪差错事件，并基于在通过时钟信号的时钟脉冲数计量的时间段期间识别出的伪差错事件的数目来计算伪位差错率。

11.根据权利要求10所述的方法，还包括迭代执行如下步骤以获得表示作为所述差错通道判决电路的被调节的方面的函数的伪位差错率的多个数据点：调节所述差错通道判决电路的方面；在所述差错通道判决电路处对所述数据信号进行重定时；将所述重定时的数据信号与所述重定时的伪数据信号进行比较；识别伪差错事件；以及计算伪位差错率。

12.根据权利要求11所述的方法，其中确定所述光信号的质量包括：确定拟合到所述多个数据点的集合的伪位差错率曲线的斜率。

13.根据权利要求12所述的方法，其中所述伪位差错率曲线的所述斜率与所述光信号的信噪比成比例。

14.根据权利要求10所述的方法，还包括：从所述数据信号中提取所述时钟信号或从主机系统接收所述时钟信号。

15.根据权利要求8所述的方法，其中调节所述差错通道判决电路的方面包括：调节所述差错通道判决电路的阈值或时序。

16.根据权利要求8所述的方法，其中调节所述差错通道判决电路的方面包括：调节所述差错通道判决电路的时序，所述方法还包括：在将所述重定时的数据信号与所述重定时的伪数据信号进行比较之前，将所述重定时的数据信号的时序与所述重定时的伪数据信号的时序对齐。

17.根据权利要求16所述的方法，其中将所述重定时的数据信号的时序与所述重定时的伪数据信号的时序对齐包括：使用一个或更多个移位寄存器将所述重定时的数据信号和所述重定时的伪数据信号两者进行重定时。

18.一种光电子模块，包括：

光接收器；

后置放大器，其连接到所述光接收器；

重定时电路，其连接到所述后置放大器并包括：

主通道判决电路，其被配置成接收数据信号并输出重定时的数据信号；

差错通道判决电路，其被配置成接收所述数据信号并输出重定时的伪数据信号；以及

异或电路，其连接到所述主通道判决电路和所述差错通道判决电路；以及

控制模块，其连接到所述差错通道判决电路和所述异或电路。

19.根据权利要求18所述的光电子模块，其中：

所述异或电路被配置成识别作为所述差错通道判决电路的时序或阈值的函数的伪位差错；以及

所述控制模块被配置成在输出所述重定时的伪数据信号之前调节所述差错通道判决电路的所述时序或阈值，并且从所述异或电路接收伪位差错的计数。

20.根据权利要求18所述的光电子模块，还包括：

第一移位寄存器，其连接在所述主通道判决电路和所述异或电路之间；以及

第二移位寄存器，其连接在所述差错通道判决电路和所述异或电路之间。