CN102594261A - 用于抵消经调制信号的平均值的能够配置的系统 - Google Patents

用于抵消经调制信号的平均值的能够配置的系统 Download PDF

Info

Publication number
CN102594261A
CN102594261A CN201110463068XA CN201110463068A CN102594261A CN 102594261 A CN102594261 A CN 102594261A CN 201110463068X A CN201110463068X A CN 201110463068XA CN 201110463068 A CN201110463068 A CN 201110463068A CN 102594261 A CN102594261 A CN 102594261A
Authority
CN
China
Prior art keywords
signal
input signal
output
circuit
adc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110463068XA
Other languages
English (en)
Other versions
CN102594261B (zh
Inventor
L·德雷尔
A·方特
L·桑特
P·托尔塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102594261A publication Critical patent/CN102594261A/zh
Application granted granted Critical
Publication of CN102594261B publication Critical patent/CN102594261B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/02—Details
    • H03D1/06—Modifications of demodulators to reduce distortion, e.g. by negative feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/001—Details of arrangements applicable to more than one type of frequency demodulator
    • H03D3/003—Arrangements for reducing frequency deviation, e.g. by negative frequency feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0047—Offset of DC voltage or frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/005—Analog to digital conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0052—Digital to analog conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了用于抵消经调制信号的平均值的能够配置的系统。本发明的一些实施例涉及包括反馈回路的DC偏移校正电路，该反馈回路具有由能重配置的ADC控制的DAC，其确定(例如跟踪)经调制输入信号的平均值。该电路根据两阶段过程来操作。在第一“预调制”跟踪阶段中，输入信号由ADC跟踪，该ADC被配置成输出输入信号的平均值以作为相当于输入平均值的数字码。ADC的输出被提供至DAC，该DAC将平均值的模拟表示提供至加法器，该加法器从经调制输入信号中减去平均值以生成双极性的经调整输入信号。在第二“调制”阶段中，经估计的平均值被保持恒定，使得双极性的经调整输入信号可以被提供至激活的调制电路以用于改进的系统性能。

Description

用于抵消经调制信号的平均值的能够配置的系统
技术领域
本发明涉及电路，特别涉及与调制有关的电路。
背景技术
相关申请的引用
本申请与2010年11月30日提交的、顺序号为12/956,324(代理人参考号为INFAP266US)的美国专利申请相关。
调制(即经调制信号的生成)通过经由改变载波的幅度、频率、相位、或其他特性而将数据施加到载波上来允许在诸如无线电波之类的传输介质上传输数据。因此，经调制信号在现今广泛使用的无线通信中扮演重要的角色。为了完成通信过程，通过解调过程从经调制载波中提取原始信息。
在各种情形下，经调制信号除了经调制信号分量外还可能包括DC偏移。例如，被配置成检测物理属性(例如接近度、加速度等等)的传感器可能包括由于环境数据源而造成的DC偏移。类似地，基带信号可能包括在跨越网络的基带信号的传输的过程期间由硬件引入的DC偏移。
发明内容
根据本发明的一个方面，提供一种电路。所述电路包括：输入节点，其被配置成接收具有经调制分量和DC偏移分量的输入信号；调制电路，其被配置成执行信号调制和解调，其中所述调制电路在第一操作阶段期间被选择性地停用以及在第二操作阶段期间被选择性地激活；反馈回路，其包括被配置成跟踪所述输入信号的平均值以及根据所述平均值来生成DC偏移校正信号的一个或多个电路部件；以及加法器，其被耦合到所述输入节点、所述反馈回路的输出、以及所述调制电路的输入，其中所述加法器被配置成从所述输入信号中减去所述DC偏移校正信号以生成双极性的经调整输入信号。
根据本发明的另一方面，提供一种电路。所述电路包括：模数转换器(ADC)，其被配置成接收具有经调制分量和DC偏移分量的输入信号，测量所述输入信号的平均值，以及生成对应于测得的平均值的一个或多个数字信号；数模转换器(DAC)，其被耦合到反馈回路中的所述ADC的输出节点，以及被配置成接收所述一个或多个数字信号以及根据所述一个或多个数字信号来生成DC偏移校正信号；以及加法器，其被配置成接收所述DC偏移校正信号，以及在解调之前从接收的输入信号中减去所述DC偏移校正信号以生成经调整输入信号。
根据本发明的又一方面，提供一种用于从经调制信号中去除DC偏移分量的方法。所述方法包括：对具有经调制分量和DC偏移分量的输入信号进行滤波，配置成确定所述输入信号的平均值；生成包括对应于所确定的平均值的数字信号的序列的输出信号；根据所述输出信号来生成DC偏移校正信号，其中模拟DC偏移校正信号是所述输入信号的所确定的平均值的模拟表示；以及从所述输入信号中减去所述DC偏移校正信号以形成基本上不具有DC偏移分量的经调整输入信号。
附图说明
图1示出显示具有DC偏移和经调制分量的第一信号以及具有经调制分量而没有DC偏移的第二信号的调制的图。
图2示出被配置成跟踪和校正经调制输入信号的DC偏移分量的电路的框图。
图3示出被配置成抵消输入信号的DC偏移的电路的一个可替换实施例，其中使用ADC的固有滤波功能对输入信号进行滤波。
图4示出被配置成抵消输入信号的DC偏移的电路的一个可替换实施例，其中ADC包括增量总和ADC。
图5示出具有反馈回路的DC偏移校正电路的另一个实施例，所述反馈回路包括被配置成提高(improve)经估计DC偏移分辨率的硬件。
图6a-6c示出在此提供的DC偏移校正电路的操作的特定实例，其特别显示包括在DC偏移校正电路内的示例性信号的信号图。
图7a-7b示出能配置成跟踪和校正DC偏移的环境光和接近度传感器电路的框图。
图8a-8b示出包括由多个积分器构成的N阶增量总和ADC的DC偏移校正电路的特定实施例。
图9是用于跟踪和校正包括在经调制信号内的DC偏移的方法的流程图。
具体实施方式
现在参照附图描述要求保护的主题，其中类似的附图标记始终被用来指代类似的元件。在下面的描述中，出于解释的目的，阐述了许多具体细节以便提供对要求保护的主题的透彻理解。然而，下述可能是显然的，即要求保护的主题可以在没有这些具体细节的情况下被实行。
将会认识到，如在此所述，术语“减”意图包括两个信号的减操作以及一个信号与具有反极性的第二信号的加这二者。例如，两个信号的减意图包括从第二信号(例如输入信号)中减去第一信号(例如DC偏移校正信号)的操作以及负的第一信号(例如负的DC偏移校正信号)和第二信号(例如输入信号)的加这二者。
经调制输入信号的解调也可能造成包括在经调制输入信号内的DC信号分量(例如DC偏移)(如果存在的话)的调制。这样的DC信号分量的解调生成不希望有的经调制信号分量，其能够导致系统性能的退化(例如通过折叠乘积或者通过对测量误差的直接贡献)。相应地，经调制输入信号的DC信号分量因此通常在解调之前被去除。
然而，DC信号分量的去除通常需要增加了复杂性、面积和功率消耗的附加的模拟或数字块，这导致电路具有高的复杂性和差的面积效率。例如，来自经调制输入信号的DC信号分量的抵消或提取可以使用模拟解决方案(例如以已知的正弦载波频率/相位的解调、相关频带的带通滤波)或数字解决方案(例如在A/D转换之后相关音调或频带的滤波)被执行，这二者利用了复杂的电路。
因此，发明人已经认识到，解调电路的输出将取决于是否有DC偏移分量存在于输入到调制电路的信号中。例如，如图1所示，具有DC偏移102的输入信号SIN 100的解调产生了具有经调制信号分量(例如具有正和负极性的信号分量)的输出信号106。相反，被校正以去除DC偏移SIN-SCOR的输入信号104的解调在调制电路的输出处产生了具有未经调制的信号(例如平坦的信号)的输出信号SOUT’106。因此，从提供给解调电路的输入信号中去除DC偏移产生了不具有经调制分量的输出信号。
相应地，在此提供用于以功率和面积高效的方式从经调制波形中去除直流(DC)偏移分量的方法和装置。更特别地，正如在此提供的那样，一种DC偏移校正电路被配置成利用在反馈回路内配置的一个或多个电路部件来跟踪经调制输入信号的平均值。该平均值从反馈回路被输出到加法器，该加法器被配置成从经调制输入信号中减去该平均值，从而从输入信号中去除DC偏移。
在一个实施例，该电路包括反馈回路，该反馈回路具有由能重配置的模数转换器(ADC)控制的数模转换器(DAC)，其确定(例如跟踪)经调制输入信号的平均值。该电路根据两阶段过程来操作：第一“预调制”跟踪阶段和第二“调制”阶段。在第一操作阶段中，输入信号的平均值由ADC进行跟踪，该ADC被配置成生成包括相当于输入信号的平均值的数字码的输出信号。该输出信号被提供至DAC，该DAC生成对应于所跟踪的平均值的模拟DC偏移校正信号。DC偏移校正信号被提供至加法器，该加法器从输入信号中减去DC偏移校正信号以生成双极性的经调整输入信号。一旦从输入信号中去除DC偏移，该电路就进入第二操作阶段。在第二操作阶段中，经估计的平均值被保持恒定，使得双极性的经调整输入信号可以被提供至经激活的调制电路。由于经调整输入信号是双极性的，因此可通过系统的动态范围的优化来改进系统的性能。
图2示出被配置成跟踪和校正具有经调制分量和DC偏移分量的输入信号SIN的DC偏移分量的电路200的框图。如图2所示，具有经调制分量和DC偏移分量的输入信号SIN在输入节点216处被接收。正如下面将更充分地认识到的那样，电路200被配置成根据第一“预调制”跟踪阶段和第二“调制”阶段进行操作，其中第二操作阶段在比第一操作阶段晚的时间发生。
在第一操作阶段中(例如当初始接收输入信号SIN时)，配置成执行信号调制和解调的调制电路214(例如混频器)被停用，使得输入信号SIN被直接提供至反馈回路202，该反馈回路202具有被配置成跟踪输入信号SIN的DC偏移的一个或多个电路部件。该反馈回路的一个或多个电路部件确定(例如跟踪)输入信号SIN的平均值，以及基于平均值而生成被提供至加法器212的DC偏移校正信号SCOR(例如校正电压、校正电流)。加法器212从输入信号SIN中减去DC偏移校正信号SCOR，从而从输入信号SIN中去除DC偏移分量(例如以及生成双极性的经调制信号)。
在第二操作阶段中，一旦生成基本上没有DC偏移的经调整输入信号SADJ，调制电路214就被激活，使得从加法器212输出的经调整输入信号SADJ(即双极性输入信号)被直接递送到调制电路214。由于经调整输入信号SADJ是双极性的，因此它可以通过电路的动态范围的优化来改进调制电路214和电路200的性能。
在图2所示的一个特定实施例中，反馈回路202包括滤波器204、ADC 206和DAC 210。在这样的实施例的第一操作阶段中，调制电路214被停用，使得在输入节点216处接收的、具有经调制分量和DC偏移分量的输入信号SIN被直接提供至滤波器204的输入节点。滤波器204被配置成衰减输入信号SIN，从而产生从滤波器204的输出节点输出的、作为输入信号的平均值的近似的滤波器信号SFIL。滤波器信号SFIL被馈入n位模数转换器(ADC)206的输入节点，该模数转换器(ADC)206生成包括相当于输入信号SIN的平均值(例如平均幅度)的数字码的输出信号SOUT。
开关部件208被配置成将ADC 206的输出节点选择性地耦合到DAC 210的输入节点，使得输出信号SOUT被提供给DAC 210。将会认识到，如在此提供的术语“开关部件”不限于是指物理开关设备。例如，该开关部件可以包括用于在第一操作阶段中将ADC 206的输出选择性地耦合到DAC 210的输入以及在第二操作阶段中将ADC 206的输出选择性地耦合到滤波器204的任何数字装置(例如多路复用器)。DAC 210被配置成基于输出信号SOUT的数字码来生成模拟DC偏移校正信号SCOR，其中DC偏移校正信号SCOR是输入信号SIN的DC偏移(例如平均值)的估计。反馈回路202通过将DAC 210的输出节点连接至加法器212而被闭合，该加法器212被配置成从原始输入信号SIN中减去DC偏移校正信号SCOR并且从而生成经调整输入信号SADJ。
将会认识到，第一操作阶段可以包括跨越多个反馈周期的迭代过程。例如，反馈回路202中的一个或多个电路部件可以在第一反馈周期期间生成校正信号SCOR，从而留下具有不能接受的DC偏移分量(例如使经调整输入信号成为单极性信号的DC偏移分量)的经调整输入信号SADJ。在后续的反馈周期期间，经调整输入信号SADJ的DC偏移可以通过离散地调整校正信号SCOR而被进一步降低，直到输入信号SIN的DC偏移被去除。
在第二操作阶段中，调制电路(例如混频器)214被激活以对经调整输入信号SADJ执行解调和转换。为了确保经调整输入信号SADJ包括保持校正的DC偏移，一旦去除输入信号SIN的DC偏移的DC偏移校正信号SCOR已被确定，DC偏移校正信号SCOR的值就可以被保持恒定以抵消输入信号SIN的DC偏移。为了保持DC偏移校正信号SCOR恒定，开关部件208将ADC 206的输出节点与DAC 210的输入节点去耦，并且代之以将ADC 206的输出节点耦合到滤波器204。这在来自ADC 206的输出信号SOUT被用来帮助转换从激活的调制电路214输出的经解调信号时，使由DAC 210输出的、近似于输入信号平均值的DC偏移校正信号SCOR被保持恒定。
在一个实施例中，如果经估计的DC偏移校正信号SCOR在实际DC偏移的预定阈值(例如0.1mV)内，则该开关部件可以接收控制信号，该控制信号使该开关部件将ADC的输出从DAC 210切换至滤波器204，从而使DC偏移校正信号SCOR保持恒定。
将会认识到，电路200可以跟踪和校正宽范围的平均值。例如，在一个实施例中平均值可以包括大的DC偏移值，而在一个可替换实施例中平均值可以包括小的DC偏移值。所以，如在此提供的术语“DC偏移”并不表示特定大小的DC偏移值，而是适用于可能存在于输入信号中的任何DC偏移值。
还将认识到，在此提供的DC偏移校正电路允许通过第一和第二操作阶段之间的重配置来重用许多硬件部件。例如，在第一操作阶段中用来近似地测量输入信号的平均值的ADC的数字输出，可以在第二操作阶段中被用来执行经解调信号的转换。因此，DC部件的跟踪可以利用最少的附加硬件部件来实施，从而节省面积和电流消耗。
图3-5示出用于从具有经调制分量和DC偏移分量的输入信号中去除不希望有的DC偏移分量的电路的可替换实施例。将会认识到，这些实施例是意图帮助读者进行理解的非限制性实施例。如在此提供的DC偏移校正电路可以结合图3-5所示的电路中的一个或多个的部件，或者在各种实施例中包括未示出的附加部件。
图3示出被配置成抵消输入信号SIN的DC偏移的电路300的一个可替换实施例，其中使用ADC 306的固有滤波功能(例如低通滤波功能)对输入信号SIN进行滤波。
特别地，在第一操作阶段期间，输入信号SIN被直接提供给ADC 306，该ADC 306使用固有滤波部件304以确定平均值来执行对输入信号SIN的滤波。固有滤波部件304被配置成衰减输入信号SIN的经调制分量，以产生输入信号SIN的平均值估计。基于由滤波部件生成的平均值估计，ADC 306生成包括表示经估计的平均值的数字信号的输出信号SOUT。输出信号SOUT经由开关部件308被选择性地提供给包括在反馈回路内的DAC 310。DAC 310基于输出信号SOUT来生成模拟DC偏移校正信号SCOR，该模拟DC偏移校正信号SCOR被提供给位于调制电路314的上游的加法器312。
在操作第二阶段期间，来自ADC 306的输出信号SOUT被提供给ADC 306以帮助转换经解调信号。因此，电路300允许减少DC偏移校正电路的硬件部件(例如与电路200相比)。
图4示出被配置成抵消输入信号SIN的DC偏移的电路400的一个可替换实施例，其中ADC 406包括增量总和ADC。在这样的实施例中，增量总和ADC 406可以包括增量信号调制器418和低通滤波器420。增量总和调制器418被配置成生成n位数据流，该数据流具有表示输入信号SIN的平均值的平均电平。该数据流被提供至低通滤波器420，该低通滤波器420被配置成去除在增量总和调制期间生成的噪声。
在操作的第一操作阶段期间，低通滤波器420被配置成也生成输出信号SOUT，该输出信号SOUT包括输入信号SIN的平均值的数字表示。输出信号SOUT经由开关部件408被选择性地提供给包括在反馈回路内的DAC 410。DAC 410基于输出信号SOUT来生成模拟DC偏移校正信号，该模拟DC偏移校正信号被提供给位于调制电路414的上游的加法器412。
本领域技术人员将会认识到，与非增量总和ADC相比，增量总和ADC 406允许提高经估计平均值的分辨率。在各种实施例中，增量总和ADC 406允许利用过采样和/或噪声整形技术以提高经估计平均值的以及因此DC偏移校正信号SCOR的分辨率。分辨率的这样的提高允许平均值的高效确定，该平均值生成双极性的而不是单极性的经调整输入信号。
图5示出具有增量总和ADC 506的DC偏移校正电路500的特定实施例，该增量总和ADC 506被配置成通过使用反馈回路中的附加滤波器来提高(例如DC偏移校正信号的)所测得的平均值的分辨率。
电路500包括增量总和ADC 506，该增量总和ADC 506被配置成将过采样的输出信号SOUT提供至包括附加滤波器518的反馈回路。该附加滤波器将过采样的输出信号降低至可以由DAC 510转换成DC偏移校正信号SCOR的数据速率。
在一个实施例中，附加滤波器502可以包括位于反馈回路内的抽取(decimation)滤波器，该抽取滤波器可以与由ADC 506进行的过采样(例如以超过奈奎斯特准则的采样速率来进行采样)相结合使用，以将输出信号SOUT的分辨率从n位的分辨率(例如5位分辨率)增加到n+X位的分辨率(例如9位分辨率)。
更特别地，ADC 506可以被配置成对输入信号SIN进行过采样以在一个采样间隔期间获得多个采样。多个采样可以被求和和取平均以提高ADC分辨率。包括多个经平均采样的输出信号SOUT被提供至抽取滤波器502。该抽取滤波器被配置成通过选择多个经平均采样的子集(例如一个或多个)来从输出信号SOUT中提取信息，所述经平均采样比原始采样值具有更高的分辨率。从输出信号中提取信息把数据速率降低至更有用的值而不丢失任何信息(例如在过采样信号中，因为许多采样可以被忽略，直到信号不再被过采样)。
例如，5位的ADC可以被用来通过以目标采样速率的256倍对输入信号进行过采样来生成具有9位分辨率的数字信号。对256个连续的5位采样取平均向平均值的分辨率增加了4位，从而产生具有9位分辨率的输出信号SOUT。该抽取滤波器可以被用来将输出信号SOUT的数据速率降低至能够由DAC 510转换成DC偏移校正信号而不丢失任何信息的值。
因此，该抽取滤波器通过抽取数字输出滤波器的过采样输出以向DAC提供具有更高分辨率的输出信号来提高输出信号的分辨率(以及因此平均信号值的抑制)，这允许通过来自ADC的较小输出来确定DC偏移(例如可以通过5位输出而不是19位输出来确定DC偏移)。
因此，如图4和5所示，通过经由测量输入信号的平均值来跟踪DC偏移，在此提供的DC偏移校正电路允许通过在反馈回路内添加附加电路部件来提高DC偏移校正信号的分辨率。因此，DC偏移校正电路允许通过选择性地实施反馈回路内的硬件部件来实现DC偏移抑制的不同级别。
图6a-6c示出在此提供的DC偏移校正电路的操作的特定实例。图6a和6b示出在操作的第一阶段(图6a)和第二阶段(图6b)期间DC偏移校正电路的配置。图6c示出操作的第一阶段和稍后的第二阶段的信号图。将会认识到，图6c并不意图说明所示的信号的时间方面。例如，第一操作阶段可以在一个时间段中被完成，该时间段可以包括变化数量的调制周期并且可以短于第二操作阶段。
如图6a所示，在第一操作阶段中，由于调制电路614被停用，因此输入信号SIN经由加法器612被提供至滤波器604。图6c的曲线图620示出在第一操作阶段636中电路600的输入信号SIN。输入信号SIN包括经调制分量622和DC偏移624。曲线图628示出从加法器612输出的经调整输入信号SADJ。如果在操作的初始反馈周期中不存在校正信号SCOR，则从加法器612输出的经调整输入信号SADJ与输入信号SIN相同。同样，由于调制电路614被停用，因此从调制电路输出的信号SMOD也可与输入信号SIN相同。
滤波器604被配置成通过衰减输入信号SIN来生成输入信号SIN的平均值。曲线图612示出从滤波器604输出的滤波器信号SFIL。如曲线图612所示，滤波器信号SFIL包括输入信号SIN的平均值。该滤波器信号被提供至ADC 606，该ADC 606被配置成生成对应于滤波器信号SFIL的数字序列。
ADC 606的输出在反馈回路中被连接至滤波器602和DAC 610。DAC 610接收数字序列并且根据其而生成曲线图612所示的模拟DC偏移校正信号SCOR。如图6c所示，在第一操作阶段期间，在滤波器信号SFIL和DC偏移校正信号SCOR之间存在直接相关。
第一操作阶段可以包括跨越多个反馈周期640、642的迭代过程。例如，反馈回路可以在第一反馈周期640期间生成校正信号SCOR，从而留下具有不能接受的DC偏移(例如使经调整输入信号成为单极性信号的DC偏移分量)的经调整输入信号SADJ。在后续的反馈周期642期间，DC偏移可以通过离散地调整DC偏移校正信号SCOR来减少，直到输入信号SIN的DC偏移被去除。
一旦能接受的DC偏移校正信号SCOR被确定，该电路就可以进入第二操作阶段638，其中DC偏移校正信号SCOR被保持在恒定值，以及从输入信号SIN中被减去以抑制经调制输入信号的平均值。如图6b所示，ADC 606的输出与DAC610断开，以及代之以被连接至滤波器604以执行由激活的调制电路614生成的经解调信号SMOD的转换。这产生与滤波器信号(曲线图632，阶段638)无关的校正信号SCOR(曲线图634，阶段638)，这与其中在校正信号SCOR(曲线图634，阶段636)与滤波器信号(曲线图632，阶段636)之间存在直接相关的第一操作阶段相反。
图6b还示出有源调制电路614的输出。特别地，如图6c所示，从输入信号SIN中减去DC偏移校正信号SCOR使得经调整输入信号SADJ成为双极性信号。由于DC偏移分量从输入信号中被去除，所以双极性的经调整输入信号SADJ的调制提供平坦的调制信号SMOD。
因此，如图6所示，在此(例如在图2-5中)提供的DC偏移校正电路执行输入信号的经延迟优化。这是因为在输入信号的调整以及输入信号的后续的解调和转换之前在反馈回路中根据输入信号确定平均值。
在一个实施例中，在此提供的电路可以是将被实施在环境光和接近度传感器芯片中的电路。图7a和7b示出环境光和接近度传感器电路的框图，该电路能够配置成跟踪和校正DC偏移。在这样的系统中，接近度测量可以通过测量红外光电二极管702的光电流来实现，该光电流通过由红外LED(未示出)发射的红外光脉冲716的序列的反射而生成。
将会认识到，除了接收红外光脉冲716之外，光电二极管702还将接收环境背景光。虽然红外光脉冲716可以由光电二极管702转换成经调制信号，但是环境光脉冲将由光电二极管702转换成不希望有的DC偏移，从而导致从光电二极管702输出的信号具有经调制分量(例如来自红外光脉冲)以及不希望有的DC偏移分量(例如来自环境背景光)。因此，图7a和7b示出具有两阶段操作(例如第一预调制跟踪阶段和第二调制阶段)以从光电二极管702的输出信号中去除DC偏移的电路。
如图7a所示，光电二极管702被有差别地(differentially)连接至缓冲器704(例如使得来自VDD的噪声不被注入电路，这对于非常高的分辨率而言可能是个问题)。ADC 706被连接至缓冲器704的输出。ADC 706被配置在反馈回路708内，该反馈回路708连接至DAC 710，该DAC 710被配置成抵消包含在从光电二极管702输出的信号内的DC信号分量。例如，DAC 710可以被配置成抵消由于检测到的环境光而造成在光电二极管702的输出中存在的DC偏移。
如果恒定的环境光源(即DC偏移)比由传感器提供的经调制信号大得多，则可以使用高的分辨率来在小的绝对幅度范围上提供对经调制信号的充分测量。因此，具有在操作的第一阶段期间对于输入信号的平均值提供低分辨率输出的ADC的系统可能未能以足够的精度来去除输入信号的DC偏移，从而使输入信号的解调具有不同于零的平均值以及产生在操作的第二阶段期间可能使ADC饱和的经调制分量。例如，在一个实施例中，包括在输出处具有5位的分辨率的闪速ADC的ADC可能不足以以足够的精度测量平均值。
因此，为了提高从ADC 706输出的信号的分辨率，抽取滤波器714可以被包括在反馈回路708内。抽取滤波器714允许该电路通过使用过采样和抽取来提高从光电二极管702输出的信号的平均值的分辨率，正如上面关于图5所述的那样。通过经由过采样和抽取来提高分辨率，从光电二极管702输出的信号的DC偏移可以被更精确地测量，以便将DC偏移减少至基本上等于零的值。
在一个实施例中，在操作的第二阶段中提供的DAC 710的冻结输出值可以被提供至用户(例如经由GUI接口)以评价环境IR亮度。
图8a和8b示出包括由多个积分器构成的N阶增量总和ADC的DC偏移校正电路的特定实施例。图8a示出在操作的第一阶段中DC偏移校正电路800，而图8b示出在操作的第二阶段中DC偏移校正电路820。
如图8a和8b所示，ADC 802包括具有多个积分器804x(其中x＝a，b，c，...n)的积分器链。该积分器链被配置成充当普通低通滤波器，使得如果在积分器链的输入处提供输入信号SIN，则多个积分器将在时间上稳定(settle)到包括输入信号SIN的平均值的输出信号SOUT。
更特别地，ADC 802包括具有串联连接的多个积分器804x以及分别配置在积分器804x中的每个的上游的多个加法器818x的积分器链。积分器804x被配置成在时间上对相应的加法器的输出进行积分。
量化器806被耦合到积分器链的最后一个积分器804n的输出。量化器806被配置成接收从第n个积分器输出的信号，以及将该信号数字地转换为包括关于输入信号SIN的平均值的信息的数字序列。
多个数模转换器816x被配置成生成模拟反馈信号，该模拟反馈信号由相应的加法器从在前的积分器的相应输出信号中减去。例如，DAC_2被配置成提供反馈信号，该反馈信号由加法器818b从INT_1的输出信号中减去。附加的数模转换器DAC_0被配置在混频器814的上游以在解调之前提供校正至输入信号SIN。
在操作的第一阶段中(图8a)，开关电路808选择DAC_0作为电路的输出回路。具有DC偏移和经调制部分的输入信号SIN被直接提供至ADC 802，这是由于在第一操作阶段中混频器814被停用。
包括多个积分器804x的ADC 802将跟踪输入信号SIN的平均值。在一个实施例中，当积分器链生成具有正值的单个位输出信号SOUT时，ADC 802的输出为正(例如“1”)，以及正参考电压被反馈并且从输入信号SIN中被减去以在负方向上移动ADC输出。类似地，当积分器链的输出为负时，ADC输出为“0”，以及负参考电压被反馈并且从输入信号SIN中被减去。在任何观察时段期间，当输入信号SIN变得更正时，“1”的数目增加并且“0”的数目减少。类似地，当输入信号SIN变得更负时，“1”的数目减少并且“0”的数目增加。因此，反馈信号迫使ADC输出SOUT来跟踪输入信号SIN的平均值，该ADC输出SOUT通过DAC_0被提供回到加法器812，该加法器812被配置成从输入信号中减去作为DC偏移校正信号的输入信号的平均值，从而抵消输入信号SIN的DC偏移分量。
在第二操作阶段中(图8b)，开关电路808选择DAC_1作为电路的输出回路，以及DAC_0被配置成保持其输出(例如经估计DC偏移分量被提供给加法器812)处于恒定值。混频器814被激活以解调经调整输入信号。
图9是用于跟踪和校正包括在经调制信号内的DC偏移的方法900的流程图。特别地，该方法包括使用反馈回路来跟踪经调制输入信号的平均值。该平均值然后从经调制输入信号中被减去，从而从输入信号中去除DC偏移。
虽然方法900在下面被示出和描述为一系列动作或事件，但是将会认识到，这样的动作或事件的所示的顺序不应在限制性的意义上进行解释。例如，一些动作可以以不同的顺序发生，和/或与除了在此所示出的和/或所描述的那些之外的其他的动作或事件并行地发生。另外，并非全部所示出的动作都可被需要以实施在此的公开内容的一个或多个方面或实施例。而且，在此所描绘的动作中的一个或多个可以在一个或多个独立的动作和/或阶段中被执行。
此外，要求保护的主题可被实施为方法、装置、或使用标准编程和/或工程技术以产生软件、固件、硬件或其任何组合以控制计算机来实施所公开的主题的制造品(例如图2-5等等中所示的电路是可被用来实施方法900的电路的非限制性实例)。如在此所用的术语“制造品”意图包括从任何计算机可读设备、载体、或介质可访问的计算机程序。当然，本领域技术人员将认识到，对该配置可以作出许多修改而不脱离要求保护的主题的范围或精神。
将会认识到，方法900根据操作的两个阶段来执行：第一预调制阶段902和第二调制阶段916。在第一预调制阶段期间，在902，估计输入信号的DC偏移。在一个实施例中，估计输入信号的DC偏移可以包括：对经调制输入信号进行滤波以确定平均值(904)，生成对应于平均值的数字信号(906)，以及基于数字信号生成模拟校正信号(908)。下面更详细地描述这些步骤。
在904，对具有经调制分量和DC偏移分量的输入信号进行滤波以确定输入信号的平均值。在一个实施例中，对输入信号进行滤波衰减了经调制信号，从而产生滤波器输出信号，其是输入信号平均值的近似。
在906，平均值被转换成数字信号的序列。在一个实施例中，数字信号可以包括包含关于输入信号的平均幅度的信息的数字码。
在908，在其中使用过采样来在数字信号中生成大量采样的一个实施例中，附加的滤波可以被执行以提高测得的DC偏移的分辨率。例如，在一个实施例中，输入信号的平均值可以被过采样并且然后被抽取。对输入信号进行过采样，使得许多采样可以被用来以比单个采样所能提供的更高的精度来计算输入信号的平均值。
在910，数字信号被转换成模拟DC偏移校正信号。DC偏移校正信号包括基于数字码的经估计DC偏移校正，所述数字码包括输入信号的测得的平均值。
在912，输入信号的DC偏移被校正。通过从输入信号SIN中减去DC偏移校正信号的值来校正输入信号的DC偏移。如果经调整输入信号具有能接受的DC偏移分量(例如使经调整输入信号成为在第二阶段期间在ADC的转换能力范围内的双极性信号的DC偏移分量)，则该方法进行至处于916的第二阶段。如果经调整输入信号不具有能接受的DC偏移分量(例如使经调整输入信号仍为单极性信号或者在第二阶段期间在ADC的输入的任何点处饱和的DC偏移分量)，该方法返回至处于902的第一阶段。
在处于916的第二调制阶段期间，DC偏移校正信号被保持恒定，以及经调整输入信号被解调。
在918，DC偏移校正信号被保持在恒定值以产生一贯地包括双极性输入信号的经调整输入信号。
在920，经调整输入信号被解调。如上所述，经调整输入信号通过系统的动态范围的优化来改进系统的性能。
虽然已相对于一个或多个实施示出并描述了本公开内容，但是本领域技术人员基于阅读和理解本说明书和附图将会想到等同的变更和修改。本公开内容包括所有这样的修改和变更，并且仅由后面的权利要求书的范围来限定。特别关于通过上述的部件(例如元件和/或资源)执行的各种功能，用来描述这样的部件的术语意图对应于(除非另有指示)执行所述的部件的规定的功能的任何部件(例如其在功能上是等同的)，即使未在结构上等同于在本公开内容的在此所示的示例性实施中执行功能的所公开的结构。另外，虽然本公开内容的特定特征可能相对于几个实施中的仅仅一个已被公开，但是这样的特征可与其他实施的一个或多个其他特征相组合，这对于任何给定的或特定的应用而言可能是期望的和有利的。另外，本申请以及所附权利要求书中所用的冠词“一个”和“一”应当被解释为是指“一个或多个”。
此外，就在详细描述或权利要求书中使用术语“包含”、“具有”、“有”、“带有”或其变型而言，这样的术语意图以与术语“包括”类似的方式而为包含性的。

Claims (20)

1.一种电路，包括：
输入节点，其被配置成接收具有经调制分量和DC偏移分量的输入信号；
调制电路，其被配置成执行信号调制和解调，其中所述调制电路在第一操作阶段期间被选择性地停用以及在第二操作阶段期间被选择性地激活；
反馈回路，其包括被配置成跟踪所述输入信号的平均值以及根据所述平均值来生成DC偏移校正信号的一个或多个电路部件；以及
加法器，其被耦合到所述输入节点、所述反馈回路的输出、以及所述调制电路的输入，其中所述加法器被配置成从所述输入信号中减去所述DC偏移校正信号以生成双极性的经调整输入信号。
2.根据权利要求1所述的电路，其中，所述反馈回路包括：
滤波器，其被配置成衰减所述输入信号以确定所述输入信号的平均值；
模数转换器(ADC)，其被耦合到所述滤波器，以及被配置成生成包括对应于所确定的平均值的数字信号的序列的输出信号；以及
数模转换器(DAC)，其被配置成接收所述输出信号，以及根据所确定的平均值来生成模拟DC偏移校正信号。
3.根据权利要求2所述的电路，其中，所述滤波器包括表示所述模数转换器的固有滤波器。
4.根据权利要求2所述的电路，
其中，在第一操作阶段停用期间，所述调制电路被配置成允许所述输入信号被提供至所述反馈回路，其中所述数模转换器(DAC)被配置成根据所述输入信号来生成所述DC偏移校正信号以及将其提供至所述加法器；
其中，在第二操作阶段期间：
从所述DAC输出的所述DC偏移校正信号由所述DAC保持在恒定值；
所述调制电路被激活，使得所述双极性的经调整输入信号被提供至所述调制电路，所述调制电路被配置成生成经解调信号；
所述ADC的输出由开关部件提供至所述滤波器以帮助所述经解调信号的转换。
5.根据权利要求2所述的电路，其中，所述ADC包括增量总和模数转换器。
6.根据权利要求2所述的电路，还包括：
附加滤波器，其被配置在所述ADC的输出和所述DAC的输入之间，
其中，所述ADC被配置成，通过对所述输入信号进行过采样来生成多个采样，对所述多个采样进行求和和取平均，以及提供多个经平均的采样作为所述输出信号；
以及其中，所述附加滤波器被配置成选择所述多个经平均的采样的子集以用于所述DAC。
7.根据权利要求6所述的电路，其中，所述附加滤波器包括抽取滤波器。
8.根据权利要求2所述的电路，其中，所述电路被配置成通过离散地调整所述DC偏移校正信号来迭代地校正所述输入信号的DC偏移。
9.根据权利要求2所述的电路，其中，所述ADC包括：
积分器链，其具有串联连接的多个积分器；
多个加法器，其分别被配置在所述积分器中的每个的上游；
量化器，其被耦合到所述积分器链的最后一个积分器的输出，其中所述量化器被配置成接收从所述最后一个积分器输出的信号，以及将所述信号数字地转换为包括关于所述输入信号的平均值的信息的数字序列；以及
多个数模转换器，其被配置成生成模拟反馈信号，所述模拟反馈信号由相应的多个加法器从在前的积分器的相应的输出信号中减去。
10.根据权利要求2所述的电路，其中，所述电路包括环境光和接近度传感器电路，以及其中所述输入信号包括红外光电二极管的光电流，以及其中所述DC偏移分量由所述光电二极管接收到的环境光生成。
11.一种电路，包括：
模数转换器(ADC)，其被配置成接收具有经调制分量和DC偏移分量的输入信号，测量所述输入信号的平均值，以及生成对应于测得的平均值的一个或多个数字信号；
数模转换器(DAC)，其被耦合到反馈回路中的所述ADC的输出节点，以及被配置成接收所述一个或多个数字信号以及根据所述一个或多个数字信号来生成DC偏移校正信号；以及
加法器，其被配置成接收所述DC偏移校正信号，以及在解调之前从接收的输入信号中减去所述DC偏移校正信号以生成经调整输入信号。
12.根据权利要求11所述的电路，其中，所述ADC包括测量所述输入信号的平均值的滤波器。
13.根据权利要求12所述的电路，还包括：
调制电路，其被耦合到所述加法器的输出，其中所述调制电路在第一操作阶段期间被选择性地停用以及在第二操作阶段期间被选择性地激活；
其中，在第一操作阶段期间，所述调制电路被配置成允许所述输入信号被提供至所述反馈回路，其中所述DAC被配置成根据所述输入信号来生成所述DC偏移校正信号以及将其提供至所述加法器；
其中，在第二操作阶段期间：
从所述DAC输出的所述DC偏移校正信号由所述DAC保持在恒定值；
所述调制电路被激活，使得所述经调整输入信号被提供至所述调制电路，所述调制电路被配置成生成经解调信号；
所述ADC的输出由开关部件提供至所述滤波器以帮助所述经解调信号的转换。
14.根据权利要求13所述的电路，其中，所述开关部件被配置成在第一操作阶段中选择性地将所述ADC的输出耦合至所述DAC的输入，以及在第二操作阶段中选择性地将所述ADC的输出耦合至所述滤波器。
15.根据权利要求11所述的电路，其中，所述ADC包括增量总和模数转换器。
16.根据权利要求15所述的电路，还包括在所述ADC和所述DAC之间耦合的抽取滤波器，
其中，所述ADC被配置成通过对所述输入信号进行过采样来生成多个采样，对所述多个采样进行求和和取平均，以及提供多个经平均的采样作为所述输出信号；
以及其中，所述抽取滤波器被配置成选择所述多个经平均的采样的子集以用于所述DAC。
17.一种用于从经调制信号中去除DC偏移分量的方法，包括：
对具有经调制分量和DC偏移分量的输入信号进行滤波，配置成确定所述输入信号的平均值；
生成包括对应于所确定的平均值的数字信号的序列的输出信号；
根据所述输出信号来生成DC偏移校正信号，其中模拟DC偏移校正信号是所述输入信号的所确定的平均值的模拟表示；以及
从所述输入信号中减去所述DC偏移校正信号以形成基本上不具有DC偏移分量的经调整输入信号。
18.根据权利要求17所述的方法，还包括：
保持所述DC偏移校正信号恒定，使得所述经调整输入信号的值保持恒定；以及
解调所述经调整输入信号。
19.根据权利要求17所述的方法，还包括：
对所述输入信号进行过采样以生成多个采样；
对所述多个采样进行求和和取平均；
提供多个经平均的采样作为所述输出信号；
对包括多个采样的所述输出信号进行抽取，以选择所述多个经平均的采样的子集；以及
根据所抽取的输出信号来生成所述DC偏移校正信号。
20.根据权利要求17所述的方法，还包括：
通过离散地调整所述DC偏移校正信号来迭代地校正所述输入信号的DC偏移。
CN201110463068.XA 2010-11-30 2011-11-30 用于抵消经调制信号的平均值的能够配置的系统 Active CN102594261B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/956,324 US8901996B2 (en) 2010-11-30 2010-11-30 Configurable system for cancellation of the mean value of a modulated signal
US12/956324 2010-11-30

Publications (2)

Publication Number Publication Date
CN102594261A true CN102594261A (zh) 2012-07-18
CN102594261B CN102594261B (zh) 2015-04-01

Family

ID=46049921

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110463068.XA Active CN102594261B (zh) 2010-11-30 2011-11-30 用于抵消经调制信号的平均值的能够配置的系统

Country Status (3)

Country Link
US (1) US8901996B2 (zh)
CN (1) CN102594261B (zh)
DE (1) DE102011055813B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103795663A (zh) * 2012-10-31 2014-05-14 英特尔移动通信有限责任公司 具有增强dc补偿的接收器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8620239B2 (en) * 2011-01-14 2013-12-31 Qualcomm Incorporated Dynamic DC-offset determination for proximity sensing
US8570200B2 (en) * 2011-01-20 2013-10-29 Mediatek Singapore Pte. Ltd. Continuous-time oversampled converter having enhanced immunity to noise
US9921239B2 (en) 2014-11-20 2018-03-20 Stmicroelectronics, Inc. Offset cancellation device for micro-electromechanical system
US10401391B1 (en) 2018-02-26 2019-09-03 Samsung Display Co., Ltd. Low overhead on chip scope
CN113670357A (zh) * 2021-08-03 2021-11-19 深圳市汇川技术股份有限公司 信号处理方法及电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7603094B2 (en) * 2006-06-14 2009-10-13 Freescale Semiconductor Inc. DC offset correction for direct conversion receivers
CN101640539A (zh) * 2009-06-19 2010-02-03 浙江大学 Sigma-Delta模数转换器
CN101765975A (zh) * 2007-05-29 2010-06-30 国家半导体公司 Dac分辨率小于adc分辨率的sigma-delta调制器
CN101809863A (zh) * 2007-09-28 2010-08-18 Nxp股份有限公司 自动共模抑制校准

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560447B2 (en) * 2001-03-05 2003-05-06 Motorola, Inc. DC offset correction scheme for wireless receivers
US7348838B2 (en) * 2004-04-27 2008-03-25 Broadcom Corporation Method and system for DC offset cancellation from a modulated signal
DE102004031153B4 (de) * 2004-06-28 2008-07-24 Infineon Technologies Ag Hochauflösender Sigma-Delta-Wandler
JP2008518211A (ja) * 2004-10-22 2008-05-29 タル ゴッテスマン， 光検出器出力のための信号品質向上システム
US8213555B2 (en) * 2008-03-05 2012-07-03 Texas Instruments Incorporated Methods and apparatus to improve distortion performance and direct current (DC) offset cancellation in receivers
JP4809450B2 (ja) * 2009-02-26 2011-11-09 パナソニック株式会社 デルタシグマａｄ変調器
US8259858B2 (en) * 2009-07-30 2012-09-04 Motorola Solutions, Inc. Carrier detect system, apparatus and method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7603094B2 (en) * 2006-06-14 2009-10-13 Freescale Semiconductor Inc. DC offset correction for direct conversion receivers
CN101765975A (zh) * 2007-05-29 2010-06-30 国家半导体公司 Dac分辨率小于adc分辨率的sigma-delta调制器
CN101809863A (zh) * 2007-09-28 2010-08-18 Nxp股份有限公司 自动共模抑制校准
CN101640539A (zh) * 2009-06-19 2010-02-03 浙江大学 Sigma-Delta模数转换器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103795663A (zh) * 2012-10-31 2014-05-14 英特尔移动通信有限责任公司 具有增强dc补偿的接收器
CN103795663B (zh) * 2012-10-31 2017-04-12 英特尔德国有限责任公司 具有增强dc补偿的接收器

Also Published As

Publication number Publication date
DE102011055813B4 (de) 2016-06-09
CN102594261B (zh) 2015-04-01
US8901996B2 (en) 2014-12-02
US20120133406A1 (en) 2012-05-31
DE102011055813A1 (de) 2012-05-31

Similar Documents

Publication Publication Date Title
CN102594261A (zh) 用于抵消经调制信号的平均值的能够配置的系统
CN1961485B (zh) 控制参考信号产生器的系统和控制误差信号模式的方法
KR101555515B1 (ko) 터치 센서
CN107210935B (zh) 用于从光信号中去除导频音的方法和系统
KR20130142952A (ko) 오버샘플링된 데이터 컨버터를 초핑하는 시스템 및 방법
WO2009065412A1 (en) Pulse modulation a/d-converter with feedback
WO2011125964A1 (ja) 光送受信システムおよび光送受信システムにおけるタイミング抽出方法
US8638888B2 (en) Analog correlation technique for ultra low power receivers
US9461654B1 (en) Timing recovery for digital receiver with interleaved analog-to-digital converters
JP5354293B2 (ja) 位相同期装置および位相同期方法
WO2016043592A8 (en) Phase-domain digitizer
KR101414288B1 (ko) 디지털 글리치 제거 회로를 사용한 생체 이식용 저전력 비동기식 이산 위상 편이 복조 회로
KR101414342B1 (ko) 아날로그 글리치 제거 회로를 사용한 생체 이식용 저전력 비동기식 이산 위상 편이 복조 회로
EP2958236B1 (en) Systems and methods for implementing error-shaping alias-free asynchronous flipping analog to digital conversion
WO2017182272A1 (en) Signal processing arrangement, sensor arrangement and signal processing method
US9172494B2 (en) Modulator device
TWI493884B (zh) 三角積分調變器及其校正方法
JP6244722B2 (ja) Ｃｄｒ回路
KR101414285B1 (ko) 양측파 대역을 차동 출력 비교기를 통해 상보적 신호들로 분리한 후 편이하여 글리치 제거하고 래치로 복구할 클럭의 지터를 줄여 수율을 높인 생체 이식용 저전력 비동기식 고속 이산 위상 편이 복조 회로 및 그 방법
KR101417593B1 (ko) 양측파 대역을 차동 출력 비교기로서 상보적 신호들로 분리한 후 편이하여 글리치 제거하고 수율 높인 생체 이식용 저전력 비동기식 이산 위상 편이 복조 회로 및 그 방법
CN104604138A (zh) 用于采样过程的去干扰的方法以及用于实施该方法的装置
TW200814541A (en) Range compression in oversampling analog-to-digital converters using differential input signals
US11216251B2 (en) Wideband photonic radio frequency (RF) noise generator
WO2020190355A1 (en) Photonic monobit differential analog-to-digital converter
JP2007208376A (ja) アナログ−デジタル変換器及びその動作状態の検出方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant