CN102594130A

CN102594130A - 一种输出恒定差值电压的方法和电荷泵电路

Info

Publication number: CN102594130A
Application number: CN2011100037854A
Authority: CN
Inventors: 张学海
Original assignee: ZTE Corp
Current assignee: Sanechips Technology Co Ltd
Priority date: 2011-01-10
Filing date: 2011-01-10
Publication date: 2012-07-18
Anticipated expiration: 2031-01-10
Also published as: CN102594130B

Abstract

本发明涉及通信领域技术，尤其涉及一种输出恒定差值电压的方法和电荷泵电路，该方法包括：根据接收的时钟输入信号，发送限幅后的驱动信号；根据所述驱动信号，将接收的输入电压进行升高；限制升高后的电压与输入电压的差值为预定差值电压并输出所述升高后的电压。使用本发明实施例提供的输出恒定差值电压的方法和电荷泵电路，能够在输入电压的取值位于一个相当宽范围的情况下，确保输出的电压与输入电压之间的差值电压为恒定电压。

Description

一种输出恒定差值电压的方法和电荷泵电路

技术领域

本发明涉及通信领域技术，尤其涉及一种输出恒定差值电压的方法和电荷泵电路。

背景技术

在蓄电池充电芯片设计中，通常采用PMOS(Positive channel Metal OxideSemiconductor，P沟道金属氧化物半导体场效应)型功率器件，但在一些特定工艺和芯片成本的要求下，传统的PMOS型器件不能满足要求时，需要使用NMOS(N Mental Oxide Semiconductor，N沟道金属氧化物半导体场效应)型器件。因为NMOS相对PMOS来说，具有速度快，导通阻抗低等优势。

如图1(a)所示，采用PMOS型器件的情况下，PMOS型器件101导通时，会有较大的电流由输入端流入输出端；PMOS型器件101关闭时，如果输入端的电压低于输出端电压，PMOS寄生二极管106会存在漏电流111，而且漏电流111与PMOS型器件101的尺寸成正比。为了防止漏电，如图1(c)所示，通常会在使用PMOS器件时，采用一个衬底选择单元110选择一个较高的电位，这样就避免了寄生二极管的放电，关闭了漏电通道113。

在一些特定工艺和成本要求下，也会采用NMOS型器件，如图1(b)所示，与PMOS型器件不同的是NMOS型器件102的栅极电压高于源极电压；当NMOS型器件102关闭且输入端电压低于输出端电压时，同样二极管107也会存在一个漏电流112，而此电路则不能像PMOS型器件101一样采用图1(c)所示的结构，因为在典型低压CMOS工艺中，NMOS的衬底通常为地电位，不能选择；而在一些特殊工艺下，NMOS的衬底连接也是固定的。通常采用如图1(d)所示的结构，能解决NMOS型器件的漏电问题。将两个NMOS型器件相对放置，这样寄生二极管108和寄生二极管109方向相反，由此截断了两个方向的漏电流通道。NMOS型器件104只需起一个保护NMOS型器件105作用，所以它仅作为一个开关。

对于图1(d)结构的芯片来说，为了保证充放电工作正常，NMOS型器件的栅极114需要连接一个电荷泵电路，其提供的电压高于输入端电压才能让NMOS型器件104导通。该电荷泵电路需满足的相关条件通常包括如下几点：

(1)提供的电压要高于输入端电压，但是两者差值不能超过NMOS型器件104的工作范围要求；

(2)电荷泵电路不能外接电容，内部电路及组件都要尽量少，压缩面积；

(3)电荷泵电路可以提供一定的负载能力，其大小可由充电环路来决定；

(4)电荷泵电路应保证在所有的工艺角，相应的工作电压范围和温度范围内都能满足要求。

目前，电荷泵电路主要采用开关电容结构。如图2所示，为Dickson电荷泵结构，其中clkp和clkn为一对差分时钟信号，当clkp为低时，输入端电压VIN通过NMOS型器件201对电容c1充电，而此时端点207为高电平会抑制NMOS型器件202开启。clkp变为高电平时，端点206为高电平抑制NMOS型器件201开启，电容c1上保存的电荷通过NMOS型器件202转移到电容c2上；以此类推，经过NMOS型器件203-205以及端点208、端点209，最终电荷转移到电容c0上。但是，一些特定工艺条件下，不能使用该Dickson结构的二极管连接形式。

另一种是doublers电荷泵结构，如图3(a)所示，主要由S1～S4的4个开关和两个电容C0、Cout组成，S1、S4和S2、S3构成两组反相的时钟信号，当S1、S4导通时，输入端电压VIN对电容C0充电，如图3(b)中所示的电流流向303，最终电容C0的上极板301的电压为输入端电压VIN，下极板302为0；当S2、S3导通时，如图3(c)中的电流流向304所示，电容C0下极板302的电压变为输入端电压，电容C0的荷转移至电容Cout，使得输出端电压上升。

如图4所示，为一个以doublers电路为基础结构的电路，输出端经过电阻R1和R2分压，在端点401得到一个反馈电压，误差放大器402一端与端点401连接，另一端与基准电压源406连接；误差放大器402将两端电压的差值放大后输出到振荡器控制逻辑403，从而得到反馈电压的控制信号407。通过上述负反馈电路将电荷泵输出电压稳定在一定的电压值。采取负反馈的方式包含多种，包括调整振荡器频率，以及调整电荷泵输入电压等。然而，上述电路不能满足输出电压值比输入电压高出固定的电压值；同时它需要单独的振荡器等，会占用较大的芯片资源。而且，外接电容也会降低电荷泵的集成度。

发明内容

本发明实施例提供一种输出恒定差值电压的方法和电荷泵电路，能够在输入电压的取值位于一个相当宽范围的情况下，确保输出的电压与输入电压之间的差值电压为恒定电压。

相应的，本发明实施例还提供了一种输出恒定差值电压的方法，包括：

根据接收的时钟输入信号，发送限幅后的驱动信号；

根据所述驱动信号，将接收的输入电压进行升高；

限制升高后的电压与所述输入电压的差值为预定差值电压并输出所述升高后的电压。

相应的，本发明实施例还提供了一种电荷泵电路，包括：电压泵升电路、驱动电路和电压限制电路；

所述驱动电路，用于根据接收的时钟输入信号，向所述电压泵升电路发送限幅后的驱动信号；

所述电压泵升电路，用于根据所述驱动信号，将接收的输入电压进行升高；

所述电压限制电路，用于限制所述电压泵升电路升高后的电压与输入电压的差值为预定差值电压并输出所述升高后的电压。

本发明实施例提供了一种输出恒定差值电压的方法和电荷泵电路，用于根据接收的时钟输入信号，发送限幅后的驱动信号；根据所述驱动信号，将接收的输入电压进行升高；限制升高后的电压与输入电压的差值为预定差值电压并输出所述升高后的电压。使用本发明实施例提供的输出恒定电压的方法和电荷泵电路，能够在输入电压的取值位于一个相当宽范围的情况下，确保输出的电压与输入电压之间的差值电压为恒定电压。

附图说明

图1(a)-图1(d)为现有技术中PMOS型器件和NMOS型器件的结构示意图；

图2为现有技术中Dickson电荷泵结构示意图；

图3(a)-图3(c)为现有技术中doublers电荷泵结构示意图；

图4为现有技术中电荷泵结构示意图；

图5为本发明实施例中一种电荷泵电路的原理图；

图6(a)-图6(c)为本发明实施例中电压泵升电路的原理图；

图7为本发明实施例中电压泵升电路的结构示意图；

图8为本发明实施例中驱动电路的结构示意图；

图9为本发明实施例中电压限制电路的结构示意图；

图10为本发明实施例中输出恒定差值电压的方法流程图。

具体实施方式

下面结合各个附图对本发明实施例技术方案的主要实现原理、具体实施方式及其对应能够达到的有益效果进行详细地阐述。

为了解决现有技术存在的问题，本发明实施例提供了一种电荷泵电路，能够在输入电压的取值位于一个相当宽范围的情况下，确保输出的电压与输入电压之间的差值电压为恒定电压，在保证后续连接的NMOS正常工作的同时，占用较小的芯片面积。该电路中使用MOS管连接电压输出端，有效降低该电路依附的芯片的面积；而且该电路可以连接到公用的振荡器，降低了电路使用的芯片面积和设计难度。此外，通过电压限制电路还可有效降低工艺角、温度和电源的影响。而且本发明实施例提供的电荷泵电路由于面积小，成本低，无外接组件，受工艺、环境等影响小，且能泵升固定电压，可广泛应用在电源管理芯片中。

图5为发明实施例提供的一种电荷泵电路的原理图，主要由电压泵升电路501、驱动电路502和电压限制保护电路503等三部分组成。驱动电路502，用于根据接收的时钟输入信号，向电压泵升电路501发送限幅后的驱动信号；电压泵升电路501，用于根据驱动信号，将接收的输入电压进行升高；电压限制电路503，用于限制所述电压泵升电路501升高后的电压为与输入电压的差值为预定差值电压并输出所述升高后的电压。其中，VIN为输入电压，Load为本地电压，VOUT_cp为经过电压泵升电路501升压后的电压，VOUT为输出到后续连接的NMOS的电压。

其中，图5中电压泵升电路501，通过对如图6(a)-图6(c)所示的原理图进行改进获得。如图6(a)所示，MOS管601～607可以等效为7个开关，MOS管602和MOS管603为PMOS管，其余为NMOS管。其中，MOS管601的漏极连接MOS管602的漏极，源极连接电压Vref，栅极连接驱动信号clk2_lv；MOS管602的源极连接MOS管603的源极且接地，栅极连接驱动信号clk2_lv；MOS管603的源极接地，漏极连接MOS管604的漏极，栅极连接驱动信号clk1_lv；MOS管604的源极连接至电压输入端VIN，栅极连接驱动信号clk1_hv。MOS管605的源极连接电压Vref，漏极连接MOS管606的源极，栅极连接驱动信号clk1_lv；MOS管606的漏极连接MOS管607的漏极，栅极连接驱动信号clk2_lv；MOS管607的源极连接电压输出端VOUT。而且，电容C1上极板连接于MOS管601漏极和MOS管602漏极的连接处，下极板连接于MOS管605漏极和MOS管606源极的连接处；电容C2上极板连接于MOS管603漏极和MOS管604漏极的连接处，下极板连接于MOS管607源极；电容Cout直接连接于电压输出端和地之间。

上述驱动信号clk1_lv、驱动信号clk1_hv与驱动信号clk2_lv、驱动信号clk2_hv分别为反相时钟，驱动信号clk1_lv为高时，驱动信号clk2_lv为低，驱动信号clk1_hv为高时，驱动信号clk2_hv为低；反之亦然。驱动信号clk1_lv与驱动信号clk1_hv的区别在于电压来源不同，前者为低压(来源于内部电源VDD)，后者为高压(来源于电压输入端VIN)；clk2_lv和clk2_hv则与此类似。

如图6(b)所示，当驱动信号clk1_lv、驱动信号clk1_hv为低，而驱动信号clk2_lv、驱动信号clk2_hv为高时，该电路中MOS管602、MOS管604、MOS管605和MOS管607导通，同时MOS管601、MOS管603和MOS管606未导通，此时实线所示的充电路径。这样，电容C1的下极板电压达到Vref，而上极板电压为地电压；电容C2的上极板电压达到VIN，其存储的电荷会转移到电容Cout上。

如图6(c)所示，当驱动信号clk1_lv、驱动信号clk1_hv为高，而驱动信号clk2_lv、驱动信号clk2_hv为低时，形成如实线所示的充放电路径，其中电容C1的上极板电压变为Vref，下极板则通过MOS管606与电容C2的下极板相连，这样电容C1存储的电荷就会转移到电容C2。

通过驱动信号的不断切换，电容C1不断地充电，并在放电阶段将存储的电荷转移到电容C2中；而电容C2在充电阶段接收电容C1转移过来的电荷，而在放电阶段将其中存储的电荷转移到输出电容Cout上，使得电荷泵输出电压不断提高。

此外，在电压输入端VIN与电压输出端VOUT之间连接保护二极管，以便输入电压较大时，保护电路的安全。

本发明实施例提供的电压泵升电路501，使用二极管代替MOS管605-607，由此减少了在芯片中的占用面积；使用NMOS管连接电压输出端，不但保护了电路的安全，而且节省了芯片的占用面积。如图7所示，MOS管701的漏极连接MOS管702的漏极，源极连接电压输入端VIN，栅极连接驱动信号clk2_lv；MOS管702的源极连接MOS管703的源极且接地，栅极连接驱动信号clk2_lv；MOS管703的源极接地，漏极连接MOS管704的漏极，栅极连接驱动信号clk1_lv；MOS管704的源极连接至电压输入端VIN以及MOS管705的漏极，栅极连接驱动信号clk1_hv。

二极管D1、二极管D2和二极管D3串联，其中二极管D1的正向端连接电压输入端VIN，二极管D3的反相端连接至MOS管705的栅极，该MOS管705的源极用于输出电压。电容C1一端连接在MOS管701和MOS管702的共漏端，另一端连接在二极管D1和二极管D2的连接端；电容C2一端连接在MOS管703和MOS管704的共漏端，另一端连接在二极管D2和二极管D3的连接端。较佳的，稳压二极管D4和稳压二极管D5串联且相位相对，两者与电容C1再进行并联；与此相对，稳压二极管D6和稳压二极管D7串联且相位相对，两者与电容C2再进行并联。较佳的，保护二极管D0的正向端连接电压输入端VIN，反向端连接MOS管705的栅极。较佳的，MOS管705的栅极通过负载706接地。

当驱动信号进行高低切换时，电压输入端的电荷经由电容C1、C2，使得MOS管705的源极输出的电压高于电压输入端的电压，具体过程与图6所示的工作原理相同，在此不再赘述。

由上述描述可知，通过本发明实施例提供的电压泵升电路，不但可以输出高于输入端电压的电压，而且，占用的芯片面积更小，安全性更高。上述描述仅是为了说明该电压泵升电路的结构所举的一个例子，还可以对其进行变型，例如使用四个电容获得更高的输出电压，还可以在该电路中增加保护电路等。但任何变型都是基于本发明实施例所提供的电压泵升电路。

图8为驱动电路502的电路原理图，如图所示，偏置电流源801连接NMOS管802的漏极，使其具有漏极电压。NMOS管802的栅极连接自身的漏极和NMOS管803的漏极，源极接地；NMOS管803的栅极连接时钟输入端clkp，源极接地。NMOS管804、805均为NMOS管802的镜像支路，其中，NMOS管804的漏极通过电阻R1连接至内部电源VDD，其栅极连接NMOS管802的漏极，其源极接地；NMOS管805的漏极通过电阻R2连接至电压输入端VIN。该电路左右完全对称，右半边的连接关系与上述完全一致。也就是，偏置电流源806连接NMOS管807的漏极，使其具有漏极电压。NMOS管807的栅极连接自身的漏极和NMOS管808的漏极，源极接地；NMOS管808的栅极连接时钟输入端clkn，源极接地。NMOS管809、810均为NMOS管807的镜像支路，其中，NMOS管809的漏极通过电阻R3连接至内部电源VDD，其栅极连接NMOS管807的漏极，其源极接地；NMOS管810的漏极通过电阻R4连接至电压输入端VIN。NMOS管804、805、809、810的漏极均输出驱动信号，分别为驱动信号clk1_lv、驱动信号clk1_hv与驱动信号clk2_lv、驱动信号clk2_hv。

如图8，当时钟输入端clkp为高电平而当时钟输入端clkn为低电平时，NMOS管803导通，且其漏极为低电平；NMOS管804和NMOS管805均未导通，所以电阻R1、R2上的电流为0，电压分别为VDD和VIN；与此同时，NMOS管808未导通，NMOS管809和NMOS管810均导通，电阻R3和R4上通过的恒定电流Is，电压分别为(VDD-Is*R3)和(VIN-Is*R4)。

当时钟输入端clkn为高而时钟输入端clkp为低电平时，NMOS管808导通，NMOS管809和NMOS管810均未导通，所以电阻R3、R4上的电流为0，电压分别为VDD和VIN；与此同时，NMOS管803未导通，NMOS管804和NMOS管805均导通，电阻R1、R2上通过的恒定电流Is，电压分别为(VDD-Is*R1)和(VIN-Is*R2)。时钟输入端clkp和时钟输入端clkn的电压反复不断地转换，则驱动信号clk1_lv、驱动信号clk1_hv与驱动信号clk2_lv、驱动信号clk2_hv的信号幅度也会不断地在(VDD-Is*Rs)～VDD和(VIN-Is*Rs)～VIN之间切换，摆幅均为Is*Rs，其中，假设R1-R4均等于Rs。这种结构的主要优势在于限制了输出的驱动信号的摆幅，可以避免驱动信号超过图7中MOS管的正常工作范围。

图9为电压限制电路503的电路原理图。MOS管902的漏极连接电流源901的输出端以及自身的栅极，同时栅极连接两个串联电阻R1～R2后接地，源极直接接地。放大器903的正相输入端连接在电阻R1和电阻R2之间，电压值为Vgs(901)*R2/(R1+R2)，反相输入端与MOS管904的漏极相连，输出端与MOS晶体管904的栅极相连，同时MOS管904的源极接地。由此，放大器903和MOS管904构成一个单位增益缓冲器，通过负反馈环路控制放大器903的正反相端电压相等。

另一放大器905的正相输入端连接基准电压vref，反相输入端连接MOS管906的漏极，输出端连接MOS管906的栅极，同时，MOS管906的源极连接内部电源VDD。放大器905和MOS管906构成一个单位增益缓冲器，通过负反馈环路控制放大器905的正反相端电压相等，即反向输入端的电压与正向输入端的电压相等，均为Vref。

由于上述两个放大器的正向输入端的电压均为稳定值，所以反向输入端的电压也均为稳定值，那么两个反向输入端的电压差值也为稳定值。电阻R0连接于放大器903的反相输入端与放大器905反相输入端之间，通过该电阻R0的电压＝V(905)-V(903)＝Vref-Vgs(901)*R2/(R1+R2)。

MOS管907的栅极连接MOS管906的栅极，源极连接内部电源VDD，漏极连接MOS管908的源极。该MOS管908的栅极接地，漏极与MOS管909的漏极相连。同时，MOS管909栅极连接自身漏极以及MOS管910的栅极。MOS管910的漏极与MOS管911的漏极相连，源极接地。该MOS管911的栅极接地，且源极通过电阻R3连接电荷泵输出端VCP。MOS管912的栅极连接MOS管911的源极，且源极连接电压输入端VIN、漏极连接电荷泵输出端VCP。

通过上述结构，MOS管907与MOS管906构成电流镜像支路，MOS管908起到有缘电阻的作用，当然也可以使用电阻替代，但是使用该MOS管908可以减少占用的芯片面积，MOS管909以二极管形式连接，同时MOS管909与MOS管910构成电流镜像支路。这样通过MOS管910的电流即为通过电阻R0的电流，同时假设R3＝4*R0，则MOS管911的电压值为VCP-4*R0*I(R0)；又因为MOS管912的源极连接电压输入端VIN，从而VCP与VIN的关系为：

VCP＝VIN+Vgs(912)+4*R0*I(R0)＝VIN+4*Vref+Vgs(912)-Vgs(902)

若MOS管912和MOS管902的类型相同，且尺寸较大、电流较小，则两者的电压差相对4*Vref可忽略不计；若需要精度较高的输出，则要将MOS管912和MOS管902的电流设置为相同。最终得到的电荷泵电路的输出电压比输入电压高出一个恒定电压值V0。实际上电压限制电路503相当于一个负反馈电路，当电荷泵电压超过期望值时，它会控制MOS管912通过较大的电流，相当于增加了输出负载，具有将输出电压拉低的作用。同时，输入端电压VIN的值应满足2*VIN＞V0，如果这个条件不满足，输出端电压VCP会随输入端电压VIN同相变化，但到不到所期望的电压值。

通过上述描述，可以看出，本发明实施例提供了一种电荷泵电路，能够在输入电压的取值位于一个相当宽范围的情况下，确保输出的电压与输入电压之间的差值电压为恒定电压，在保证后续连接的NMOS正常工作的同时，占用较小的芯片面积。该电路中使用MOS管连接电压输出端，有效降低该电路依附的芯片的面积；而且该电路可以连接到公用的振荡器，降低了电路使用的芯片面积和设计难度。此外，通过电压限制电路还可有效降低工艺角、温度和电源的影响。而且本发明实施例提供的电荷泵电路由于面积小，成本低，无外接组件，受工艺、环境等影响小，且能泵升固定电压，可广泛应用在电源管理芯片中。

相应的，本发明实施例还提供了一种输出恒定差值电压的方法，如图10所示，包括以下步骤：

步骤1001、根据接收的时钟输入信号，发送限幅后的驱动信号；

步骤1002、根据驱动信号，将接收的输入电压进行升高；

步骤1003、限制升高后的电压与所述输入电压的差值为预定差值电压并输出所述升高后的电压。

具体的，电荷泵电路接收高低电平循环切换的时钟输入信号后，根据该时钟输入信号控制MOS管的导通，输出高低电平循环切换的驱动信号，并利用电阻分压控制驱动信号的幅度。电荷泵电路将接收的输入电压传输的电荷存储在第一电容中，根据驱动信号的高低电平切换，将第一电容中存储的电荷循环传输到第二电容中存储。依次类推，电荷不断积聚后输出，且输出的电压高于输入电压。同时，根据基准电压与输出电压的对应关系，通过调整基准电压，限制所述输出电压与输入电压的差值为预定差值电压并输出所述升高后的电压。

通过上述描述，可以看出，使用本发明实施例提供的输出恒定差值电压的方法和电荷泵电路，能够在输入电压的取值位于一个相当宽范围的情况下，确保输出的电压与输入电压之间的差值电压为恒定电压，在保证后续连接的NMOS正常工作的同时，占用较小的芯片面积。该电路中使用MOS管连接电压输出端，有效降低该电路依附的芯片的面积；而且该电路可以连接到公用的振荡器，降低了电路使用的芯片面积和设计难度。此外，通过电压限制电路还可有效降低工艺角、温度和电源的影响。而且本发明实施例提供的电荷泵电路由于面积小，成本低，无外接组件，受工艺、环境等影响小，且能泵升固定电压，可广泛应用在电源管理芯片中。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种输出恒定差值电压的方法，其特征在于，包括：

根据接收的时钟输入信号，发送限幅后的驱动信号；

根据所述驱动信号，将接收的输入电压进行升高；

2.如权利要求1所述的方法，其特征在于，所述根据接收的时钟输入信号，发送限幅后的驱动信号，包括：

接收高低电平循环切换的时钟输入信号，根据所述时钟输入信号控制MOS管的导通，输出高低电平循环切换的驱动信号，并利用电阻分压控制所述驱动信号的幅度。

3.如权利要求1所述的方法，其特征在于，所述根据所述驱动信号，将接收的输入电压进行升高，包括：

将接收的输入电压传输的电荷存储在第一电容中，根据所述驱动信号的高低电平切换，将所述第一电容中存储的电荷传输到第二电容中存储。

4.如权利要求1所述的方法，其特征在于，所述限制升高后的电压与所述输入电压的差值为预定差值电压并输出所述升高后的电压，包括：根据基准电压与输出电压的对应关系，调整所述基准电压，限制所述输出电压与输入电压的差值为预定差值电压并输出所述升高后的电压。

5.一种电荷泵电路，其特征在于，包括：电压泵升电路(501)、驱动电路(502)和电压限制电路(503)；

所述驱动电路(502)，用于根据接收的时钟输入信号，向所述电压泵升电路(501)发送限幅后的驱动信号；

所述电压泵升电路(501)，用于根据所述驱动信号，将接收的输入电压进行升高；

所述电压限制电路(503)，用于限制所述电压泵升电路(501)升高后的电压与输入电压的差值为预定差值电压并输出所述升高后的电压。

6.如权利要求5所述的电荷泵电路，其特征在于，所述电压泵升电路(501)，包括：MOS管(701)的漏极连接MOS管(702)的漏极，源极连接电压输入端VIN，栅极连接驱动信号；MOS管(702)的源极连接MOS管(703)的源极且接地，栅极连接驱动信号；MOS管(703)的源极接地，漏极连接MOS管(704)的漏极，栅极连接驱动信号；MOS管(704)的源极连接至电压输入端VIN以及MOS管(705)的漏极，栅极连接驱动信号；二极管D1、二极管D2和二极管D3串联，其中二极管D1的正向端连接电压输入端，二极管D3的反相端连接至MOS管(705)的栅极，该MOS管(705)的源极用于输出电压；第一电容一端连接在MOS管(701)和MOS管(702)的共漏端，另一端连接在二极管D1和二极管D2的连接端；第二电容C2一端连接在MOS管(703)和MOS管(704)的共漏端，另一端连接在二极管D2和二极管D3的连接端。

7.如权利要求6所述的电荷泵电路，其特征在于，所述电压泵升电路还包括：稳压二极管D4和稳压二极管D5串联且相位相对，两者与第一电容再进行并联；稳压二极管D6和稳压二极管D7串联且相位相对，两者与第二电容再进行并联。

8.如权利要求5-7中任一所述的电荷泵电路，其特征在于，还包括：保护二极管D0的正向端连接电压输入端，反向端连接MOS管(705)的栅极。

9.如权利要求5-7中任一所述的电荷泵电路，其特征在于，还包括：MOS管(705)的栅极通过负载(706)接地。

10.如权利要求5所述的电荷泵电路，其特征在于，所述驱动电路，包括：偏置电流源(801)连接NMOS管(802)的漏极，NMOS管(802)的栅极连接自身的漏极和NMOS管(803)的漏极，源极接地；NMOS管(803)的栅极连接时钟输入端，源极接地；NMOS管(804)的漏极通过电阻R1连接至内部电源，其栅极连接NMOS管(802)的漏极，源极接地；NMOS管(805)的漏极通过电阻R2连接至电压输入端；偏置电流源(806)连接NMOS管(807)的漏极，NMOS管(807)的栅极连接自身的漏极和NMOS管(808)的漏极，源极接地；NMOS管(808)的栅极连接另一时钟输入端，源极接地；NMOS管(809)的漏极通过电阻R3连接至内部电源，栅极连接NMOS管(807)的漏极，源极接地；NMOS管(810)的漏极通过电阻R4连接至电压输入端；NMOS管(804)、NMOS管(805)、NMOS管(809)、NMOS管(810)的漏极均输出驱动信号。

11.如权利要求5所述的电荷泵电路，其特征在于，所述电压限制电路，包括：MOS管(902)的漏极连接电流源(901)的输出端以及自身的栅极，同时栅极连接两个串联电阻R1、R2后接地，源极直接接地；放大器(903)的正相输入端连接在电阻R1和电阻R2之间，反相输入端与MOS管(904)的漏极相连，输出端与MOS晶体管(904)的栅极相连，同时MOS管(904)的源极接地；另一放大器(905)的正相输入端连接基准电压vref，反相输入端连接MOS管(906)的漏极，输出端连接MOS管(906)的栅极，同时，MOS管(906)的源极连接内部电源VDD；MOS管(907)的栅极连接MOS管(906)的栅极，源极连接内部电源VDD，漏极连接MOS管(908)的源极；该MOS管(908)的栅极接地，漏极与MOS管(909)的漏极相连；MOS管(909)栅极连接自身漏极以及MOS管(910)的栅极；MOS管(910)的漏极与MOS管(911)的漏极相连，源极接地；MOS管(911)的栅极接地，且源极通过电阻R3连接电荷泵输出端VCP；MOS管(912)的栅极连接MOS管(911)的源极，且源极连接电压输入端VIN、漏极连接电荷泵输出端VCP。

12.如权利要求11所述的电荷泵电路，其特征在于，电压输出端输出的电压VCP与电压输入端输出的VIN的关系为：

VCP＝VIN+Vgs(912)+4*R0*I(R0)＝VIN+4*Vref+Vgs(912)-Vgs(902)。

13.如权利要求11所述的电荷泵电路，其特征在于，所述输入端电压VIN的值满足2*VIN＞V0，其中，V0为输出电压比输入电压高出的恒定电压值。