CN102571669B - 应用于无线传感网的符号精确定时的fpga实现方法 - Google Patents

Abstract

本发明涉及一种应用于无线传感网的符号精确定时的FPGA实现方法，包括以下步骤：对本地序列进行二次量化；接收信号与本地序列进行互相关运算，得到互相关值；通过滑动窗的方式实现功率值的计算；对得到的互相关值进行近似处理，并求出互相关值的模值；得到互相关值的模值和功率值后，进行阈值判决，将得到的功率值与预设的门限值相乘，与互相关值的模值接入一个比较器，当互相关值的模值大于相乘的功率值与预设的门限值，精捕获成功，并通过计数的方式找到FFT窗的位置，完成定时同步。本发明以较小的资源消耗实现在无线传感器网络应用中的符号精确定时。

Description

应用于无线传感网的符号精确定时的FPGA实现方法

技术领域

本发明涉及无线通信领域，特别是涉及一种应用于无线传感网OFDM系统中的符号精确定时的FPGA实现方法。

背景技术

无线传感器网络（WirelessSensorNetwork，简称“WSN”）是由具有无线通信，感知及计算能力的微型传感器节点组成的“智能”网络，它涉及多学科高度交叉、知识高度集成的前沿热点研究领域，现已广泛应用于军事、农业、环境检测、医疗卫生、工业、智能交通等各种领域，正交频分复用（OrthogonalFrequencyDivisionMultiplexing，简称“OFDM”）技术是无线传感网中的核心技术之一，它既可以被看作是一种调制技术，又可以被看作是一种复用技术。具有频谱利用率高和抗多径衰落能力强等优点，已成为现代无线通信中得热门技术，被广泛应用于高速数字通信领域，比如IEEE802.11a（WLAN）的物理层等。大多数无线传感器网络应用中节点受资源、成本、功耗的限制，使得应用于无线传感网中的OFDM通信需满足低资源消耗、大载波频偏、低物理层开销的要求。由于符号同步模块部分是OFDM的关键模块之一，因此研究在保证符号定时的准确度的条件下，尽量节省资源的同步方法是很必要的。

定时同步算法通常分为基于非辅助数据的同步算法和基于辅助数据的同步算法，目前应用最广泛的基于导频的定时和频偏估计算法是由Schmidl提出的，这种算法采用相同的两段训练序列进行定时，该方法采用递推公式进行计算，实现复杂度很低，在OFDM系统中被广泛采用，然而这种方法的定时判决函数存在一个误差平台，会引起很大的定时偏差。为了减小定时判决函数的误差平台造成的影响，Minn对Schmidl的方法做出了一定的改进，Minn的定时判决函数是一个尖峰，在一定程度上消除了误差平台的影响，Park提出了一种定时判决函数更加尖锐的波形，但是由于循环前缀的存在，这种方法的判决函数有很大的旁瓣，在循环前缀较长时，几乎与主瓣的高度相同，在信噪比较低的情况下，很难得到正确的定时结果。采用训练序列与本地PN码互相关有明显的单峰值，但是在频偏较大的情况下，定时判决函数会严重变形，引起较大的定时误差。

发明内容

本发明所要解决的技术问题是提供一种应用于无线传感网的符号精确定时的FPGA实现方法，以较小的资源消耗实现在无线传感器网络应用中的符号精确定时。

本发明解决其技术问题所采用的技术方案是：提供一种应用于无线传感网的符号精确定时的FPGA实现方法，包括以下步骤：

（1）对本地序列进行二次量化；接收信号与本地序列进行互相关运算，得到互相关值；

（2）通过滑动窗的方式实现功率值的计算，当进入功率累加器的数据点数小于滑动窗的长度时，直接加上移位寄存器中最后一个数据的自相关值，当进入功率累加器的数据点数大于滑动窗长度时，加上移位寄存器中最后一个数据的自相关值的同时减去移位寄存器第一个数据的自相关值，计数值大于滑动窗长度时功率值有效；

（3）对步骤（1）中得到的互相关值进行近似处理，并求出互相关值的模值；

（4）得到互相关值的模值和功率值后，进行阈值判决，将得到的功率值与预设的门限值相乘，与互相关值的模值接入一个比较器，当互相关值的模值大于功率值与预设的门限值的乘积，精捕获成功，并通过计数的方式找到FFT窗的位置，完成定时同步。

所述步骤（1）中利用复数乘法器实现本地序列的二次量化。

所述步骤（1）中对本地序列进行二次量化后用符号位表示本地序列的I路和Q路。

所述步骤（1）中利用数据选择器和加法器实现互相关运算。

所述步骤（3）中对互相关值进行近似处理的步骤如下：将互相关值的I路和Q路的绝对值分别求出，送入一个比较器，将得出的较小的绝对值左移一位后与较大的绝对值相加，得到的近似值。

有益效果

由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明提出了一种应用于无线传感器网络中的符号精确定时的FPGA方法，它本地序列进行了二次量化，将乘法器转换为数据选择器和加法器，优化了系统的资源消耗。本发明对复数乘法的算法进行了改进，将复数乘法中乘法器的个数由4个减小为3个，每次复数乘法节省了一个乘法器资源。本发明采用滑动窗的方式计算功率累加值，在计算功率累加值时，不需要计算每个自相关值，节省了资源损耗。本发明中对相关值的模值采取近似处理，乘法运算转换为加法运算和移位操作，节省了乘法器资源。本发明中在阈值判决时用乘法代替在FPGA中较难实现的除法运算，优化了系统资源消耗。本发明所提供的一种无线传感网中符号精确定时的FPGA实现方法中没有大量的运算，实现简单，非常适合能量受限、计算能力受限、存储资源受限以及通信能力受限的四大受限无线传感器网络的应用场景。综上所述，本发明的符号精确定时的FPGA实现方法在资源消耗有较大优势能力，并且仿真表明在性能上并未降低，能适应无线传感器网络中资源、成本、功耗受限的要求。

附图说明

图1是本发明的原理图；

图2是本发明的OFDM帧训练序列结构图。

具体实施方式

下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。

本发明的实施方式涉及一种应用于无线传感网的符号精确定时的FPGA实现方法，包括以下步骤：

（1）本地相关运算：对本地序列进行二次量化，本地相关器的实现中需要用到复数乘法器，本实施方式中采用的复数乘法算法如（a+b*i）*(c+d*i)＝((a+b)(c-d)+ad-bc)+(ad+bc)*i。接收信号与本地序列相关进行互相关运算，互相关计算公式为 $C\left(n\right)={\mathrm{\Σ}}_{k=0}^{L-1}r(n+k)*\mathrm{long}\_\mathrm{tr}*\left(k\right),$ 其中，C(n)为互相关值，r(n+k)代表输入信号序列，long_tr*(k)表示本地序列的共轭，L表示本地序列的长度，n和k都表示计数值，为了降低资源损耗，在选取本地序列时，仅截取实部和虚部的符号位，即每个本地序列的实部和虚部仅用-1，0，1表示，这样每个复数乘法可以转换成数据选择器和加法。计数值大于滑动窗长度时互相关值有效。

（2）功率值计算：功率值的计算公式为 $P\left(n\right)={\mathrm{\Σ}}_{k=0}^{D-1}r(n+k)*r*(n+k),$ 其中P(n)为功率值，，通过滑动窗的方式实现，当进入功率累加器的数据点数小于滑动窗的长度时，直接加上移位寄存器中最后一个数据的自相关值，当进入功率累加器的数据点数大于滑动窗长度时，加上移位寄存器中最后一个数据的自相关值的同时减去移位寄存器第一个数据的自相关值，计数值大于滑动窗长度时功率值有效。

（3）相关值求模：求得相关值后，对相关值的模值进行近似处理，近似的公式为C(n)≈≈max(abs(re(C(n))),abs(im(C(n))))+0.5*min(abs(re(C(n))),abs(im(C(n))))，其中，abs()代表求模，re()代表实部，im()代表虚部，max()代表求最大值，min()代表求最小值，在实际实现时，首先将C(n)的I路和Q路经过比较器，找出绝对值较大的数，并对较小的绝对值左移移位一位，并与较大的绝对值相加。

（4）阈值判决：本实施方式采用乘法代替除法进行门限判定，门限判决函数公式为C(n)＞gate*P(n)，|C(n)|为相关值的模值和P(n)为功率值，这两个值都已经存储在寄存器内，gate值通过仿真和环境实测设定，达到门限判定条件时，精捕获成功，并通过计数的方式找到FFT窗的位置，完成定时同步。

下面以一个具体实施例来进一步说明本发明。

给定子载波数为N=128，码速率定为Rb=5Mb/s，子载波间隔为19.2KHz，数字调制采用QPSK信道模型选用AWGN模型，前导码结构如图2所示。前导码包括长训练序列和短训练序列两个部分，短训练序列分为10段，每段长度为32个抽样点，长训练序列分为2段，每段长度为128个抽样点，加上保护前缀，总长度为640个抽样点。前导码之后是数据部分。

精同步是在粗同步之后进行的，粗同步结束后，将精同步的使能信号拉高，启动精同步模块，粗同步以后的数据是经过粗频偏估计的数据，频偏已经减小到本地序列相关算法的可容忍范围内。

如图1所示，r(n)表示粗同步的输出数据，将粗同步的输出数据r(n)的I路与Q路分别以129位移位寄存器的方式输入精同步模块。移位寄存器中的输入数据与存在ROM中的本地序列进行互相关运算，互相关的累加值为 $C\left(n\right)={\mathrm{\Σ}}_{k=0}^{L-1}r(n+k)*\mathrm{long}\_\mathrm{tr}*\left(k\right),$ 由于本地序列只用-1，0，1表示，乘数只有9种情况，这样互相关的乘法用数据选择器和加法代替，分别计算互相关值的I路与Q路，并通过128点的累加器累加，将结果存储在寄存器内。

对功率的计算采用滑动窗的方法，当进入功率累加器的数据点数小于128时，直接加上移位寄存器中最后一个数据的自相关值，当进入功率累加器的数据点数大于128时，加上移位寄存器中最后一个数据的自相关值的同时减去移位寄存器第一个数据的自相关值。

对计算得到的互相关值的模值进行近似处理，近似处理公式为C(n)≈≈max(abs(re(C(n))),abs(im(C(n))))+0.5*min(abs(re(C(n))),abs(im(C(n))))首先将C(n)的I路和Q路的绝对值分别求出，送入一个比较器，将得出的较小的绝对值左移一位后与较大的绝对值相加，得到的近似值保存进寄存器。

（5）得到互相关值的模值和功率值后，进行阈值判决，将得到的功率值与门限值相加，与互相关值的模值接入一个比较器，本系统通过大量仿真，将gate设为0.875，0.875可用三位二进制数111表示，对应设定的仿真中所使用的门限提高8倍，C(n)＞gate*P(n)时，精捕获成功，并向后计数256个点找到FFT窗的位置，同时将同步指示信号拉高，输出给接收状态机，完成定时同步。当C(n)＜gate*P(n)一直成立，超过系统预设的数据长度时，接收状态机对接收机进行复位，系统重新回到粗同步搜索阶段。

不难发现，本发明提出了一种应用于无线传感器网络中的符号精确定时的FPGA方法，它本地序列进行了二次量化，将乘法器转换为数据选择器和加法器，优化了系统的资源消耗。本发明对复数乘法的算法进行了改进，将复数乘法中乘法器的个数由4个减小为3个，每次复数乘法节省了一个乘法器资源。本发明采用滑动窗的方式计算功率累加值，在计算功率累加值时，不需要计算每个自相关值，节省了资源损耗。本发明中对相关值的模值采取近似处理，乘法运算转换为加法运算和移位操作，节省了乘法器资源。本发明中在阈值判决时用乘法代替在FPGA中较难实现的除法运算，优化了系统资源消耗。本发明所提供的一种无线传感网中符号精确定时的FPGA实现方法中没有大量的运算，实现简单，非常适合能量受限、计算能力受限、存储资源受限以及通信能力受限的四大受限无线传感器网络的应用场景。综上所述，本发明的符号精确定时的FPGA实现方法在资源消耗有较大优势能力，并且仿真表明在性能上并未降低，能适应无线传感器网络中资源、成本、功耗受限的要求。

Claims (5)

1.一种应用于无线传感网的符号精确定时的FPGA实现方法，其特征在于，包括以下步骤：

（1）对本地序列进行二次量化；接收信号与本地序列进行互相关运算，得到互相关值；

（2）通过滑动窗的方式实现功率值的计算，当进入功率累加器的数据点数小于滑动窗的长度时，直接加上移位寄存器中最后一个数据的自相关值，当进入功率累加器的数据点数大于滑动窗长度时，加上移位寄存器中最后一个数据的自相关值的同时减去移位寄存器第一个数据的自相关值，计数值大于滑动窗长度时功率值有效；

（3）对步骤（1）中得到的互相关值进行近似处理，并求出互相关值的模值；

（4）得到互相关值的模值和功率值后，进行阈值判决，将得到的功率值与预设的门限值相乘，与互相关值的模值接入一个比较器，当互相关值的模值大于功率值与预设的门限值的乘积，精捕获成功，并通过计数的方式找到FFT窗的位置，完成定时同步。

2.根据权利要求1所述的应用于无线传感网的符号精确定时的FPGA实现方法，其特征在于，所述步骤（1）中利用复数乘法器实现本地序列的二次量化。

3.根据权利要求1所述的应用于无线传感网的符号精确定时的FPGA实现方法，其特征在于，所述步骤（1）中对本地序列进行二次量化后用符号位表示本地序列的I路和Q路。

4.根据权利要求1所述的应用于无线传感网的符号精确定时的FPGA实现方法，其特征在于，所述步骤（1）中利用数据选择器和加法器实现互相关运算。

5.根据权利要求1所述的应用于无线传感网的符号精确定时的FPGA实现方法，其特征在于，所述步骤（3）中对互相关值进行近似处理的步骤如下：将互相关值的I路和Q路的绝对值分别求出，送入一个比较器，将得出的较小的绝对值左移一位后与较大的绝对值相加，得到的近似值。

Images