CN102567282B - 通用dsp处理器中fft计算实现装置和方法 - Google Patents

通用dsp处理器中fft计算实现装置和方法 Download PDF

Info

Publication number
CN102567282B
CN102567282B CN201010607219.XA CN201010607219A CN102567282B CN 102567282 B CN102567282 B CN 102567282B CN 201010607219 A CN201010607219 A CN 201010607219A CN 102567282 B CN102567282 B CN 102567282B
Authority
CN
China
Prior art keywords
fft
base
data
dish
calculates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010607219.XA
Other languages
English (en)
Other versions
CN102567282A (zh
Inventor
樊广超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING GUORUI ZHONGSHU TECHNOLOGY CO LTD
Original Assignee
BEIJING GUORUI ZHONGSHU TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING GUORUI ZHONGSHU TECHNOLOGY CO LTD filed Critical BEIJING GUORUI ZHONGSHU TECHNOLOGY CO LTD
Priority to CN201010607219.XA priority Critical patent/CN102567282B/zh
Publication of CN102567282A publication Critical patent/CN102567282A/zh
Application granted granted Critical
Publication of CN102567282B publication Critical patent/CN102567282B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

本发明公开了一种通用DSP处理器中FFT计算实现装置和方法。本发明通用DSP处理器中FFT计算实现装置的技术方案包括FFT计算点处理控制单元、数据输入控制单元、混合基FFT计算单元、数据输出控制单元和旋转因子计算单元，其中所述混合基FFT计算单元既能进行基4？FFT碟形计算也能够进行基2？FFT碟形计算。本发明通用DSP处理器中FFT计算实现方法包括将点数大于等于阈值的FFT计算点转换为二维数据I×J；对于二维FFT计算点，先对一维I点进行基4？FFT碟形计算，然后对于二维J点或者点数小于阈值的FFT计算点，若其能进行纯基4？FFT碟形计算则对其进行基4？FFT碟形计算，否则对其先进行基4？FFT碟形计算再进行基2？FFT碟形计算。采用本发明的技术方案计算效率高，速度快。

Description

通用DSP处理器中FFT计算实现装置和方法
技术领域
本发明涉及信号处理领域和通用DSP处理器领域，尤其涉及一种通用DSP处理器中FFT计算实现装置和方法。
背景技术
数字信号处理（DSP,DigitalSignalProcessing）主要指对数字信号的处理，它对于许多应用来说都是必需的，所述应用例如是数字信号及图像滤波、语音合成、高速调制解调器、语音识别、信号及图像压缩等等。
通用DSP处理器是指是一种处理大量数字信号信息的微处理器，具有强大的数据处理能力和很高的运行速度。在通用DSP处理器中常常使用DFT（DiscreteFourierTransform,离散傅里叶变换）来对离散信号进行处理，但是DFT的计算复杂度较高。随之出现的FFT（FastFourierTransform，快速傅里叶变换）不但将DFT的计算复杂度由降到了，而且其控制相对简单，存储单元结构简单，耗费硬件资源最少，从而便于低功耗系统设计，因此在数字信号领域，尤其在数字通信、图像处理、无线通信等方面FFT都有极为广泛的应用。目前存在许多基于ASIC或者FPGA的FFT处理器。
FFT处理器通常有两种结构，一种是级联结构，一种是单级结构。所述级联结构是指具有多级计算单元，前一级的计算结果作为后一级的输入；所述单级结构是指只有一级的计算单元，计算结果作为下一次计算的输入，循环计算。在FFT处理器中采用基于cooley-turkey算法实现的流水线结构，由于cooleyturkey具有原址计算的特点，所以易于硬件实现。
常用的FFT处理器都采用多级结构，计算速度快，可以实现流水线计算，但是通用性不强，且价格昂贵。如果要完成各种常用信号处理，还需要通用DSP核来协助处理。对于通用DSP处理器，没有FFT计算所需要的巨量存储器，且计算单元比较少，其通常采用单级结构。该单级结构主要包括基2或基4FFT计算单元，每次只能进行一级FFT碟形计算。
就基2FFT计算来说，其只能处理2N点，其中，N=1,….,n。而基4FFT计算，其只能处理点，其中，N=1,….,n，例如16点、256点、1024点等等，却无法处理32点、128点、512点、2048点等点。
由上述可知，基2FFT计算比基4FFT计算的作用范围大，但是基4FFT计算的并行性价比要比基2FFT计算的高，并且基4FFT计算的速度要比基2FFT计算快。
发明内容
本发明公开了一种计算效率高的通用DSP处理器中FFT计算实现装置和方法。
为了解决上述问题，本发明通用DSP处理器中FFT计算实现装置的技术方案包括：
通用DSP处理器中FFT计算实现装置，用于对存储在RAM中的计算点进行FFT变换，其特征在于，包括FFT计算点处理控制单元、数据输入控制单元、混合基FFT计算单元、数据输出控制单元和旋转因子计算单元，其中：
所述FFT计算点处理控制单元将点数大于等于阈值的计算点转换为二维数据I×J,其中I为4的幂且I×J等于该FFT计算点的点数，对于小于阈值的计算点和二维数据转换后的数据，若不能进行纯基4计算则进行基4或基2的混合级计算的控制；
所述数据输入控制单元用于根据所述FFT计算点处理控制单元处理的结果产生FFT计算点在RAM中的反序地址，使用DMA读取数据，输送给所述混合基FFT计算单元；
所述旋转因子计算单元用于计算旋转因子并输出给所述混合基FFT计算单元；
所述混合基FFT计算单元用于结合所述旋转因子对输入的计算点进行基4FFT碟形计算或者基2FFT碟形计算；
所述数据输出控制单元用于把经过所述混合基FFT计算单元处理的结果按其在RAM中的原地址输出。
所述混合基FFT计算单元包括：
数据缓存，用于缓存所述数据输入控制单元输送的数据或中间结果；
彼此连接的4个乘法器和8个加法器，用于结合旋转因子对所述数据缓存中的数据进行一级基4FFT碟形计算或者基2FFT碟形计算，并输出计算结果给输出控制单元。
所述计算点处理控制单元包括：
数据二维变换逻辑单元，用于对大于阈值的计算点进行二维的分组以产生对应的二维数组信息，包含地址，行号和列号；
混合基FFT计算控制逻辑单元，用于对于小于阈值的计算点和二维分组后的数据，若能进行纯基4FFT碟形计算，则进行基4FFT碟形计算的控制，否则进行基4或基2FFT碟形计算的控制。
所述数据输入控制单元包括：
输入地址产生逻辑，用于根据需要计算的数据信息，生成操作数的反序地址。
所述数据输出控制单元包括：
输出地址产生逻辑，用于根据计算点的数据信息，生成输出数据的原始保存地址。
所述I的值根据所述数据缓存的容量来确定，该数据缓存优选为64点。
所述阈值可以预先设定或者由用户设定。
相应地，本发明通用DSP处理器中FFT计算实现方法包括：
将点数大于等于阈值的FFT计算点转换为二维数据I×J,其中I为4的幂且I×J等于该FFT计算点的点数;
对于二维FFT计算点，先对一维I点进行基4FFT碟形计算，然后对于二维J点或点数小于阈值的FFT计算点，若其能进行纯基4FFT碟形计算则对其进行基4FFT碟形计算，否则对其先进行基4FFT碟形计算再进行基2FFT碟形计算。
对于点数小于阈值的FFT计算点，若能进行纯基4FFT蝶形计算，则对其进行基4FFT蝶形计算，否则先进行基4FFT蝶形计算再进行基2FFT蝶形计算。
所述I的值根据所述数据缓存的容量来确定。
所述阈值可以预先设定或者由用户设定。
与现有技术相比，本发明通用DSP处理器中FFT计算实现装置和方法的有益效果为：
首先，由于本发明能够在通用DSP处理器中对FFT计算进行混合基处理，也就是说，既能进行基4FFT计算也能够进行基2FFT计算，且优先采用基4FFT计算，因此提高了通用DSP处理器中FFT计算的效率。
其次，本发明实现了数据的二维计算，对于计算量大的数据，进行二维计算，有效的降低了计算的时间，编程比较简单，提高了计算速度。
附图说明
参照附图根据仅作为例子给出的如下描述，将更清楚地理解本发明，在附图中：
图1是本发明DSP处理器中FFT计算实现装置的示意图；
图2是16点基4的FFT碟形计算示意图；
图3是8点基2的FFT碟形计算示意图；
图4是依据本发明DSP处理器中FFT计算实现装置的计算点处理控制单元的示例示意图；
图5是依据本发明DSP处理器中FFT计算实现装置的混合基FFT计算单元的示例示意图；
图6是依据本发明DSP处理器中FFT计算实现装置的数据输入控制单元的示例示意图；
图7是依据本发明DSP处理器中FFT计算实现装置的数据输出控制单元的示例示意图。
具体实施方式
在介绍本发明通过DSP处理器中FFT计算实现装置和方法的具体实施例之前，先介绍一下基2FFT碟形计算和基4FFT碟形计算。
对于变换长度为N的序列x(n)其傅立叶变换（DFT）可以表示如下：长度为N的有限长序列x(n)的DFT为
N点DFT的复乘次数等于。显然，把N点DFT分解为几个较短的DFT，可使乘法次数大大减少。
对于基4FFT计算：
把N分为4份，设（表示旋转因子），，，，,则碟形计算公式为
对于4点基2FFT计算，其对应的碟形计算公式为：
可以看出，基2FFT计算和基4FFT计算都需要用到乘法器和加法器，所以基4FFT计算，只需要在基2FFT计算的基础上增加乘法器和部分加法器就可以实现。完成8点的基2FFT计算。每级4次乘法，8次加法。完成一次基4碟形计算，需要3次乘法计算，和8次加法计算。所以本发明的FFT计算单元采用了4个乘法器和8个加法器，这些也可以在DSP核作其他计算时使用。
对于二维FFT计算，是指把计算量大的数据分为二维的数组，相比一维FFT计算来说，计算更加方便。假如数据缓存为64点，要计算64点数据，则可以在混合基计算单元内部每次对64点数据进行三级的基4FFT计算，但是例如要计算的点数大于64，比如128点，要先进行三级基4计算，再进行一级基2计算。每一级计算都要分两次，每次载入64点数据，每次都需要输入控制和输出控制单元的配合。所以二维计算每次计算的数据量小，编程复杂度低，计算的密集度高。
由图2和图3可以看出，FFT计算前的数据顺序和计算后的数据顺序是不一样的。对于对时域抽取（DIT）的FFT计算来说，按照抽取的顺序进行FFT计算，即数据输入的顺序是反序的，最终得到的结果顺序是正序的，在本发明中，对每一级的计算结果都进行了正序处理，使得下一级数据读取可以方便的读取数据。
对于同一数据，可以进行1维计算，也可以进行2维计算。在这里对比较大的数据，进行2维计算，以提高计算效率，降低编程的复杂度。
如图1所示，本发明通用DSP处理器中FFT计算实现装置包括FFT计算点处理控制单元1、数据输入控制单元2、混合基FFT计算单元3、数据输出控制单元4和旋转因子计算单元5，其中：
所述FFT计算点处理控制单元1用于将点数大于等于阈值的计算点转换为二维数据I×J,其中I为4的幂且I×J等于该FFT计算点的点数；对于小于阈值的计算点和二维数据转换后的数据，若能进行纯基4FFT碟形计算，则进行纯基4FFT碟形计算的控制，否则进行基4或基2的混合级计算的控制。
所述数据输入控制单元2用于根据所述FFT计算点处理控制单元1处理的结果产生FFT计算点在RAM中的反序地址，使用DMA读取数据，输送给所述混合基FFT计算单元3；
所述旋转因子计算单元5用于计算旋转因子并输出给所述混合基FFT计算单元3；
所述混合基FFT计算单元3用于结合所述旋转因子对输入的计算点进行基4FFT碟形计算或者基2FFT碟形计算；
所述数据输出控制单元4用于把经过所述混合基FFT计算单元3处理的结果按其在RAM中的原地址输出。
由上述可知，本发明通过DSP处理器中FFT计算实现装置将点数大于等于阈值的FFT计算点转换为二维数据I×J,其中I为4的幂且I×J等于该FFT计算点的点数，对于二维FFT计算点，先对一维I点进行基4FFT蝶形计算，然后对于二维J点或者点数小于阈值的FFT计算点，若其能进行纯基4FFT蝶形计算则对其进行基4FFT蝶形计算，否则对其先进行基4FFT蝶形计算再进行基2FFT蝶形计算。
这里所说的阈值可以预先设定或者由用户设定，例如设定为512或者1024等等。这里所说的进行纯基4FFT蝶形计算是指只通过基4FFT蝶形计算是能实现的，例如对于点数为64的计算点，由于64=43，所以其能进行纯基4FFT蝶形计算，即进行三级基4FFT蝶形计算就可以了。而对于点数为32的计算点，32不能转化为4的幂，由于32=42×2，所以其不能进行纯基4FFT蝶形计算，需要进行2级基4FFT蝶形计算和1级基2FFT蝶形计算来实现。
如图4所示，所述FFT计算点处理控制单元1包括：
数据二维变换逻辑单元11，用于把点数大于阈值的计算点进行二维的分组以产生对应的二维数组信息，包含地址，行号和列号。
混合基FFT计算控制逻辑单元12，用于对于小于阈值的计算点和二维分组后的数据，若能进行纯基4计算，则进行基4FFT碟形计算的控制；否则进行混合级计算的控制，即进行基4或基2FFT碟形计算。例如数据缓存为64点，对于点数为64的计算点，其可以进行3级基4FFT碟形计算，因此混合基FFT计算控制逻辑单元12产生的控制信号为第1级基4FFT碟形计算控制、第2级基4FFT碟形计算控制和第3级基4FFT碟形计算控制，并按照一定时序将相应的计算数据信息（经过数据输入控制单元2）和控制信号输出给混合基FFT计算单元3，由混合基FFT计算单元3按照一定时序进行第1级基4FFT碟形计算、第2级基4FFT碟形计算和第3级基4FFT碟形计算，从而可以实现64点的计算点的FFT变换。例如对于点数32的计算点，由于32=42×2，因此混合基FFT计算控制逻辑单元12产生的控制信号为第1级基4FFT碟形计算控制、第2级基4FFT碟形计算控制和第1级基2FFT碟形计算控制，并按照一定时序将对应的计算数据信息（经过数据输入控制单元2）和控制信号输给混合基FFT计算单元3，当输出给混合基FFT计算单元3的控制信号是第1级基4FFT碟形计算控制时，则混合基FFT计算单元3进行的是第1级基4FFT碟形计算；当输出给混合基FFT计算单元3的控制信号是第2级基4FFT碟形计算控制时，则混合基FFT计算单元3进行的是第2级基4FFT碟形计算；当输出给混合基FFT计算单元3的控制信号是第1级基2FFT碟形计算控制时，则混合基FFT计算单元3进行的是第1级基2FFT碟形计算。这时32点的计算点的FFT计算变换完成。
如图6所示，所述数据输入控制单元2包括输入地址产生逻辑，根据需要计算的计算点的数据信息（地址，大小等），生成操作数的反序地址。
对于所述混合基FFT计算单元3，如图5所示，其包括：
数据缓存31，用于缓存RAM中输入地址产生逻辑单元所生成的反序地址处的计算点或中间结果。该数据缓存可以采用通用DSP核的通用寄存器，例如，可以保存64点数据，如果每次要计算的点数小于等于64，则可以直接进行多级FFT碟形计算。通常来说，数据二维变换逻辑单元11要依据该数据缓存31的大小来对计算点进行二维分组的。如果该数据缓存31的大小为可以保存64点数据，那么通常都是将计算点按64个点位一组来进行划分的。
彼此连接的4个乘法器和8个加法器，用于在混合基FFT计算控制逻辑单元12的控制下结合旋转因子对所述数据缓存31中的计算点实现一级4点基4FFT碟形计算或者8点的基2FFT碟形计算，并输出计算结果给数据输出控制单元4。，使用通用DSP核的通用寄存器，可以保存64点数据，如果每次要计算的点数小于等于64，则可以直接进行多级FFT碟形计算。
如图7所示，所述数据输出控制单元4包括输出地址发生逻辑，根据计算点的信息，用于生成输出数据的原始保存地址，方便下一级数据的读取。
对于旋转因子计算单元5，此处为现有技术，可以用本领域技术人员已知的任一种计算旋转因子的计算方式来实现，在此不再赘述。
下面通过对点数为2048的计算点进行FFT变换，来详述本发明DSP处理器中FFT计算实现装置的技术方案。
在本例中，阈值设定为1024。
首先计算点处理控制单元1接收计算点的大小，地址等信息，进行预处理，由于2048大于1024，所以对其进行二维变换，变换为二维的64×32数据，因此进行32组每组64点的FFT计算。
由于64可以进行三级的基4FFT碟形计算，因此混合基FFT计算控制逻辑单元12产生3个控制信号，分别为第1级基4FFT碟形计算控制、第2级基4FFT碟形计算控制和第3级基4FFT碟形计算控制。然后，FFT计算点处理控制单元1把每组的数据信息，包含地址和大小，传给数据输入控制单元2，数据输入控制单元2根据组地址产生单个数据的反序地址，使用DMA载入64点数据给混合基FFT计算单元3。混合基FFT计算单元3把64点数据分为16份，每份4点数据，和旋转因子一起在上述控制信号的控制下进行一级基4的FFT碟形计算。
混合基FFT计算单元3每级对16份4点数据进行蝶形计算，并进行三级FFT碟形计算后，通过数据输出控制单元4保存到对应的RAM地址中，此时得到一组64点的FFT计算结果。
重复上述过程共进行32次计算后，将得到的32组每组64点数据分别和对应的旋转因子相乘，得到计算的中间数据。
将中间数据分为32×64组数据，数据输入控制单元2根据FFT计算点控制单元1给出的每组的数据信息，产生对应的数据地址，每次使用DMA载入32点数据。
由于32=42×2，所以混合基FFT计算单元3对32点数据先进行2级基4FFT碟形计算，然后再进行1级基2FFT碟形计算，这个结果即是最终结果。数据输出控制单元4对混合基FFT计算单元3的结果进行重新排序，把二维数据分组的顺序重新分为一维数据，并按照最终的计算结果顺序排列保存到RAM中。
重复上述过程进行64次计算和保存结果后，从而得到了点数为2048的计算点的FFT结果，计算结束。
在本发明的另一方面，还公开了一种通用DSP处理器中FFT计算实现方法，所述方法包括：
将点数大于等于阈值的FFT计算点转换为二维数据I×J,其中I为4的幂且I×J等于该FFT计算点的点数;
对于二维FFT计算点，先对一维I点进行基4FFT蝶形计算，然后对于二维J点，若其能进行纯基4FFT蝶形计算则对其进行基4FFT蝶形计算，否则对其先进行基4FFT蝶形计算再进行基2FFT蝶形计算。
对于点数小于阈值的FFT计算点，若能进行纯基4FFT蝶形计算，则对其进行基4FFT蝶形计算，否则先进行基4FFT蝶形计算再进行基2FFT蝶形计算。
优选地，所述I的值根据所述数据缓存的容量来确定，如果数据缓存容量为64，则I的值最好为64。
其中，所述阈值可以预先设定或者由用户设定。
例如，对于点数为32的计算点，可以先进行2级基2FFT蝶形计算，然后再进行1级基2FFT蝶形计算。例如，对于点数为64的计算点，进行3级的基4FFT蝶形计算即可实现FFT变换。例如对于点数为2048的计算点，先将其分成64×32的二维数据。先进行32组每组64点的3级基4FFT蝶形计算，将得到的中间数据乘以旋转因子后分成32×64的二维数据，然后再进行64组每组32点的2级基4FFT蝶形计算和1级基2FFT蝶形计算，即可实现2048点数的计算点的FFT变换。
通过上述实施的描述，由于二维计算和混合基FFT计算，两者都可以加速FFT计算的速度，所以虽然增加了一定FFT计算逻辑，但本发明显著提高了通用DSP核的FFT计算速度。
最后应说明的是：以上实施例仅用以举例说明而非限制本发明的技术方案，尽管参照上述实施例对本发明进行了详细说明，本领域的普通技术人员应当理解：依然可以对本发明进行修改或者等同替换，而在不脱离本发明的精神和范围的情况下所进行的任何修改或局部替换，其均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.一种通用DSP处理器中FFT计算实现装置，用于对存储在RAM中的计算点进行FFT计算变换，其特征在于，包括FFT计算点处理控制单元、数据输入控制单元、混合基FFT计算单元、数据输出控制单元和旋转因子计算单元，其中：
所述FFT计算点处理控制单元将点数大于等于阈值的计算点转换为二维数据I×J,其中I为4的幂且I×J等于该FFT计算点的点数，对于点数小于阈值的计算点以及上述二维数据转换后得到的多个一维数据I或一维数据J，若能够进行单一的基4计算则进行基4计算，若不能，则进行基4或基2的混合级计算的控制；
所述数据输入控制单元用于根据所述FFT计算点处理控制单元处理的结果产生FFT计算点在RAM中的反序地址，使用DMA读取数据，输送给所述混合基FFT计算单元；
所述旋转因子计算单元用于计算旋转因子并输出给所述混合基FFT计算单元；
所述混合基FFT计算单元用于结合所述旋转因子对输入的计算点进行基4FFT碟形计算或者基2FFT碟形计算；
所述数据输出控制单元用于把经过所述混合基FFT计算单元处理的结果按其在RAM中的原地址输出。
2.如权利要求1所述的通用DSP处理器中FFT计算实现装置，其特征在于，所述计算点处理控制单元包括：
数据二维变换逻辑单元，用于对大于阈值的计算点进行二维的分组以产生对应的二维数组信息，包含地址，行号和列号；
混合基FFT计算控制逻辑单元，用于对于小于阈值的计算点和二维分组后的数据，若能进行纯基4FFT碟形计算，则进行基4FFT碟形计算的控制，否则进行基4或基2FFT碟形计算的控制。
3.如权利要求2所述的通用DSP处理器中FFT计算实现装置，其特征在于，所述混合基FFT计算单元包括：
数据缓存，用于缓存所述数据输入控制单元输送的数据或中间结果；
彼此连接的4个乘法器和8个加法器，用于结合旋转因子对所述数据缓存中的数据进行一级基4FFT碟形计算或者基2FFT碟形计算，并输出计算结果给输出控制单元。
4.如权利要求3所述的通用DSP处理器中FFT计算实现装置，其特征在于，所述数据输入控制单元包括：
输入地址产生逻辑，用于根据需要计算的数据信息，生成操作数的反序地址。
5.如权利要求4所述的通用DSP处理器中FFT计算实现装置，其特征在于，所述数据输出控制单元包括：
输出地址产生逻辑，用于根据计算点的数据信息，生成输出数据的原始保存地址。
6.如权利要求3所述的通用DSP处理器中FFT计算实现装置，其特征在于，所述I的值根据所述数据缓存的容量来确定。
7.如权利要求1至6中任意一项所述的通用DSP处理器中FFT计算实现装置，其特征在于，所述阈值可以预先设定或者由用户设定。
8.一种通用DSP处理器中FFT计算实现方法，其特征在于，所述方法包括：
将点数大于等于阈值的FFT计算点转换为二维数据I×J,其中I为4的幂且I×J等于该FFT计算点的点数;
对于二维FFT计算点，先对一维I点进行基4FFT碟形计算，然后对于二维J点，若其能进行纯基4FFT碟形计算则对其进行基4FFT碟形计算，否则对其先进行基4FFT碟形计算再进行基2FFT碟形计算；
对于点数小于阈值的FFT计算点，若能进行纯基4FFT蝶形计算，则对其进行基4FFT蝶形计算，否则先进行基4FFT蝶形计算再进行基2FFT蝶形计算。
9.如权利要求8所述的通用DSP处理器中FFT计算实现方法，其特征在于，所述I的值根据所述数据缓存的容量来确定。
10.如权利要求9所述的通用DSP处理器中FFT计算实现方法，其特征在于，所述阈值可以预先设定或者由用户设定。
CN201010607219.XA 2010-12-27 2010-12-27 通用dsp处理器中fft计算实现装置和方法 Expired - Fee Related CN102567282B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010607219.XA CN102567282B (zh) 2010-12-27 2010-12-27 通用dsp处理器中fft计算实现装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010607219.XA CN102567282B (zh) 2010-12-27 2010-12-27 通用dsp处理器中fft计算实现装置和方法

Publications (2)

Publication Number Publication Date
CN102567282A CN102567282A (zh) 2012-07-11
CN102567282B true CN102567282B (zh) 2016-03-30

Family

ID=46412728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010607219.XA Expired - Fee Related CN102567282B (zh) 2010-12-27 2010-12-27 通用dsp处理器中fft计算实现装置和方法

Country Status (1)

Country Link
CN (1) CN102567282B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103440228B (zh) * 2013-08-20 2017-12-22 中国人民解放军国防科学技术大学 一种基于融合乘加指令加速fft计算的方法
CN103685127B (zh) * 2013-12-19 2016-08-17 武汉虹信通信技术有限责任公司 用于lte的fft异步交叠变换装置及方法
CN103955447B (zh) * 2014-04-28 2017-04-12 中国人民解放军国防科学技术大学 基于dsp芯片的fft加速器
CN103955446B (zh) * 2014-04-28 2017-04-19 中国人民解放军国防科学技术大学 基于dsp芯片的可变长度fft计算方法
CN104615582B (zh) * 2015-02-06 2018-02-02 中国人民解放军国防科学技术大学 面向gpdsp的大点数一维fft向量化计算的方法
CN105403769B (zh) * 2015-09-30 2018-05-11 中国农业大学 一种基于fft短时傅里叶分析的电路结构及其控制方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101045713B1 (ko) * 2006-04-28 2011-06-30 콸콤 인코포레이티드 멀티―포트 혼합―라딕스 ｆｆｔ
CN101136891B (zh) * 2007-08-09 2011-12-28 复旦大学 流水线结构的3780点快速傅里叶变换处理器
CN101231632A (zh) * 2007-11-20 2008-07-30 西安电子科技大学 应用fpga进行浮点fft处理的方法
CN101504638B (zh) * 2009-03-19 2010-12-01 北京理工大学 一种可变点数流水线fft处理器
CN101587469B (zh) * 2009-06-03 2011-11-16 北京大学深圳研究生院 可变长度的快速傅立叶变换装置

Also Published As

Publication number Publication date
CN102567282A (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
CN102567282B (zh) 通用dsp处理器中fft计算实现装置和方法
CN105681628B (zh) 一种卷积网络运算单元及可重构卷积神经网络处理器和实现图像去噪处理的方法
CN109740739A (zh) 神经网络计算装置、神经网络计算方法及相关产品
CN108733348B (zh) 融合向量乘法器和使用其进行运算的方法
CN109740754A (zh) 神经网络计算装置、神经网络计算方法及相关产品
CN111445012A (zh) 一种基于fpga的分组卷积硬件加速器及其方法
CN109948774A (zh) 基于网络层捆绑运算的神经网络加速器及其实现方法
CN103226543B (zh) 一种流水线结构的fft处理器
CN110163362A (zh) 一种计算装置及方法
CN105701068A (zh) 基于分时复用技术的cholesky矩阵求逆系统
CN103955447A (zh) 基于dsp芯片的fft加速器
WO2018027706A1 (zh) Fft处理器及运算方法
CN101667984A (zh) 3780点快速傅立叶变换处理器及运算控制方法
CN112231626A (zh) 一种fft处理器
Duan et al. Energy-efficient architecture for FPGA-based deep convolutional neural networks with binary weights
CN102637124B (zh) 一种基4fft算法的并行处理装置及方法
CN101582059A (zh) 基于fpga实现并行结构fft处理器的方法
CN103176949B (zh) 实现fft/ifft变换的电路及方法
CN110598844A (zh) 一种基于fpga的并行卷积神经网络加速器及加速方法
CN102129419B (zh) 基于快速傅立叶变换的处理器
CN103544111A (zh) 一种基于实时性处理的混合基fft方法
JP2015503785A (ja) Ｆｆｔ／ｄｆｔの逆順ソーティングシステム、方法およびその演算システム
CN104268124A (zh) 一种fft实现装置和方法
CN107368459A (zh) 基于任意维数矩阵乘法的可重构计算结构的调度方法
CN103838704A (zh) 一种高吞吐率的fft加速器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160330

Termination date: 20211227

CF01 Termination of patent right due to non-payment of annual fee