CN102565685A - 逻辑内建自测试系统 - Google Patents

逻辑内建自测试系统 Download PDF

Info

Publication number
CN102565685A
CN102565685A CN2010105871640A CN201010587164A CN102565685A CN 102565685 A CN102565685 A CN 102565685A CN 2010105871640 A CN2010105871640 A CN 2010105871640A CN 201010587164 A CN201010587164 A CN 201010587164A CN 102565685 A CN102565685 A CN 102565685A
Authority
CN
China
Prior art keywords
test
self
logic built
test system
testing software
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105871640A
Other languages
English (en)
Other versions
CN102565685B (zh
Inventor
唐飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Centec Communications Co Ltd
Original Assignee
SUZHOU INDUSTRIAL PARK ICP TECHNOLOGIES Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU INDUSTRIAL PARK ICP TECHNOLOGIES Co Ltd filed Critical SUZHOU INDUSTRIAL PARK ICP TECHNOLOGIES Co Ltd
Priority to CN201010587164.0A priority Critical patent/CN102565685B/zh
Publication of CN102565685A publication Critical patent/CN102565685A/zh
Application granted granted Critical
Publication of CN102565685B publication Critical patent/CN102565685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明揭示了一种逻辑内建自测试系统，包括：测试向量生成系统及与测试向量生成系统相连的测试机，所述测试机用以与被测电路连接在一起，所述测试向量生成系统包括测试软件服务器及可以登陆装有该测试软件服务器的操作界面，通过操作操作界面可以启动测试软件进而生成逻辑内建自测试向量；所述测试软件服务器与测试机通过网络相连，并且生成的逻辑内建自测试向量通过该网络被移植到测试机上，从而克服了空间上的局限，优化了测试资源，提高了测试效率。

Description

逻辑内建自测试系统
技术领域
本发明涉及一种逻辑内建自测试系统，属于集成电路板级生产测试领域。
背景技术
随着集成电路的工艺尺寸的日益缩小和电路复杂度的不断提高，特别是片上系统(System-on-Chip, SoC)的出现和广泛应用，超大规模集成电路的集成度已经发展到一个芯片上可以集成几千万个晶体管以上的程度。所以，探索和应用低成本、高效率的测试技术和测试系统已成为芯片测试中的一个重要课题。
逻辑内建自测试(Logic Built-In Self-Test, LBIST)方法就是将测试仪的部分功能转移到集成电路的内部，用嵌入到集成电路中的测试电路来提高输入测试向量和分析响应功能，最后输出简单的测试结构。
现有的逻辑内建自测试系统虽然较以前传统的依赖于自动化测试设备(Automatic Test Equipment, ATE)的测试方法来说，已经实现了测试成本的大幅降低和测试效率的显著提升，但是，现有的逻辑内建自测试系统还存在测试资源分散及测试周期冗长的问题，具体说明如下。
现有的逻辑内建自测试系统一般首先需要测试人员去收集大量的为测试做准备的原数据，比如：网表文件、库文件、边界扫描文件、测试约束文件、符合JTAG(Joint Test Action Group, 联合测试行动组)协议的配置文件、可测性设计文档及测试环境的配置文件等等。如此多的测试原数据往往来自于不同的地方，例如测试器件的网表文件、库文件、可测试设计文档一般来源于公司的芯片设计部门；而测试约束文件、JTAG配置文件一般来自于可测性设计(Design for Test, DFT)测试部门；边界扫描文件及其测试环境的配置文件又可能由ICT&BSCAN测试部门提供，当然不同的公司在部门的划分上也不尽相同。但是，可以肯定的是，面对如此多种类又相对分散的测试所需的原数据，测试人员需要花费较长的时间来收集和整理，并需要作适当的检查。同时，对于相同的约束信息，不同的自动测试图样产生 (Automatic Test Pattern Generation, ATPG)测试软件一般支持不同格式的测试约束文件和JTAG配置文件。现有的逻辑内建自测试系统的流程要求测试人员根据约束信息和格式，人工编辑正确的测试约束文件和JTAG配置文件，因而对测试人员提出的非常高的要求。
众所周知，为了确保测试的正确性，测试机需要安装在特定条件的实验室。依照现有的测试流程，测试人员需要实地进入该实验室以对测试机进行操控。当实验室和测试人员的研发区域相隔很远时，测试人员往往需要花费大量的时间和精力往返于两者之间，相应地，对被测电路的测试周期就会变得很长。
因此，有必要对现有的逻辑内建自测试系统进行改良。
发明内容
本发明所要解决的技术问题在于提供一种测试效率较高的逻辑内建自测试系统。
为解决上述技术问题，本发明采用如下技术方案: 一种逻辑内建自测试系统，包括：测试向量生成系统及与测试向量生成系统相连的测试机，所述测试机用以与被测电路连接在一起，所述测试向量生成系统包括测试软件服务器及可以登陆装有该测试软件服务器的操作界面，通过操作操作界面可以启动测试软件进而生成逻辑内建自测试向量；所述测试软件服务器与测试机通过网络相连，并且生成的逻辑内建自测试向量通过该网络被移植到测试机上。
作为本发明的进一步改进，所述测试向量生成系统设有中央数据库，用以收集和处理对生成逻辑内建自测试向量有用的原数据。
作为本发明的进一步改进，所述逻辑内建自测试系统设有与中央数据库相连的至少一个输入界面，以供录入原数据。
作为本发明的进一步改进，所述输入界面为多个且对应于原数据的各个数据来源部门。
作为本发明的进一步改进，所述操作界面与中央数据库相连，所述测试软件服务器安装有若干不同的ATPG测试软件，通过操作界面从中央数据库中选择对应的原数据及挑选对应的ATPG测试软件，便可以自动生成所述逻辑内建自测试向量。
作为本发明的进一步改进，所述操作界面为电脑。
作为本发明的进一步改进，所述逻辑内建自测试向量通过TCP/IP网络协议被传输到测试机。
作为本发明的进一步改进，所述逻辑内建自测试系统设有连接网络与测试软件服务器的第一调制解调器。
作为本发明的进一步改进，所述逻辑内建自测试系统设有连接网络与测试机的第二调制解调器。
作为本发明的进一步改进，所述逻辑内建自测试系统包括数据服务器，用以接收测试机的输出测试报告，所述逻辑内建自测试系统根据该输出测试报告自动判断是否需要进一步测试来敏化被测电路的测试故障点。
相较于现有技术，本发明逻辑内建自测试系统通过网络将测试软件服务器与测试机相连，克服了两者空间上的局限，提高了测试效率。
附图说明
图1是本发明逻辑内建自测试系统的基本原理图。
图2是逻辑内建自测试向量的产生流程图。
具体实施方式
请参图1所示，本发明逻辑内建自测试系统包括：测试向量生成系统1(虚线方框所示)、与测试向量生成系统1相连的测试机2及故障检测系统。所述测试向量生成系统1包括测试软件服务器11、中央数据库12及可以登陆装有该测试软件服务器11的操作界面13(在本实施方式中为电脑)。所述测试机2用以与被测电路3连接在一起，且被共同置于特定条件的实验室。
所述中央数据库12用于收集和处理对生成逻辑内建自测试向量有用的原数据。本发明逻辑内建自测试系统还设有与中央数据库12相连的至少一个输入界面(未图示)，以供录入原数据。这些原数据由数据来源部门来负责录入和检查，在录入过程中，录入人员可以及时了解原数据的格式是否正确及信息是否完整，避免了在测试准备阶段因出现数据缺失而导致测试无法进行的情况。同时，也避免了不同部门之间数据文件的频繁传输，节约了网络资源，提高了信息安全性。如此设置，极大地缩短了测试人员对原数据的收集周期，大大提高了测试准备阶段的效率。在本发明优选的实施方式中，所述输入界面为多个且对应于各个数据来源部门，以方便录入原数据。
所述测试软件服务器11安装有若干不同的测试软件(在本实施方式中为ATPG测试软件)，例如Synopsys公司的TetraMAX、Cadence公司的EcounterTest及Mentor公司的FastScan等等。请参图2所示，对于不同ATPG测试软件来说，逻辑内建自测试向量的产生流程基本类似，在此不再赘述。然而，由于所使用的命令及所要求输入文件的格式存在较大区别，所以，要求测试人员需要对不同的ATPG测试软件的使用流程都达到相同的熟悉程度，而且需要维护不同的测试环境，编写不同的测试脚本，是相当困难的。为了避免因测试人员对ATPG测试软件的误操作，本发明逻辑内建自测试系统将操作界面13与中央数据库12及测试软件服务器11相连，通过操作界面13从中央数据库12中选择对应的原数据及挑选对应的ATPG测试软件，系统将自动产生测试所需要的所有脚本，启动ATPG测试软件，自动生成逻辑内建自测试向量并输出逻辑内建自测试向量文件和报告，最后自动关闭测试软件。测试人员只要在预计好测试时间后，检查是否正确输出测试向量文件，如果出错，只需适当修正输入数据或文件内容，再次运行系统就可以了，避免了传统流程中大量的手工操作而导致的人为错误，加快了对整个ATPG测试环境的建立和测试向量的生成，提高了测试环境的稳定性。
请参图1所示，本发明的逻辑内建自测试系统在功能上与现有的系统类似，主要也分为三个步骤：建立内建自测试向量、搜索测试失败的测试向量及定位器件故障点。本发明逻辑内建自测试系统的测试软件服务器11与测试机2通过网络相连，并且生成的逻辑内建自测试向量通过该网络被移植到测试机2上。也就是说，利用本发明的逻辑内建自测试系统，测试人员只要建立好测试软件服务器11与测试机2的网络连接，配置正确的测试电路，第一步生成的自测试向量将通过网络(例如TCP/IP网络协议)被传输到测试机2，并且通过远程控制完成测试，输出测试报告文件，并将其传输回数据服务器4，用于下一步操作。如此设置，只需要一台可以登陆装有测试软件服务器11的普通电脑就可以，且一般测试人员在普通研发区域内就可以完成。虽然，测试机2被置于环境比操作界面13更严苛的实验室中，甚至实验室和研发区域相隔很远，也不会增加测试时间，从而提高了测试效率。为了更好的配置网络连接，本发明逻辑内建自测试系统设有连接网络与测试软件服务器11的第一调制解调器5、及连接网络与测试机2的第二调制解调器6。
当接收到测试失败向量及其具体边界扫描单元位置信息的输出测试报告时，本发明逻辑内建自测试系统根据该输出测试报告自动判断是否需要进一步测试来敏化被测电路的测试故障点，大大提高了整个系统的自动化及人工智能程度。
相较于现有技术，本发明逻辑内建自测试系统通过网络和自动化来克服空间上的局限，优化了测试资源，使得测试效率更高，测试成本更低。
综上所述，以上仅为本发明的较佳实施例而已，不应以此限制本发明的范围，即凡是依本发明权利要求书及发明说明书内容所作的简单的等效变化与修饰，皆应仍属本发明专利涵盖的范围内。

Claims (10)

1. 一种逻辑内建自测试系统，包括：测试向量生成系统及与测试向量生成系统相连的测试机，所述测试机用以与被测电路连接在一起，其特征在于:所述测试向量生成系统包括测试软件服务器及可以登陆装有该测试软件服务器的操作界面，通过操作操作界面可以启动测试软件进而生成逻辑内建自测试向量；所述测试软件服务器与测试机通过网络相连，并且生成的逻辑内建自测试向量通过该网络被移植到测试机上。
2. 如权利要求1所述的逻辑内建自测试系统，其特征在于: 所述测试向量生成系统设有中央数据库，用以收集和处理对生成逻辑内建自测试向量有用的原数据。
3. 如权利要求2所述的逻辑内建自测试系统，其特征在于:所述逻辑内建自测试系统设有与中央数据库相连的至少一个输入界面，以供录入原数据。
4. 如权利要求3所述的逻辑内建自测试系统，其特征在于:所述输入界面为多个且对应于原数据的各个数据来源部门。
5. 如权利要求2所述的逻辑内建自测试系统，其特征在于:所述操作界面与中央数据库相连，所述测试软件服务器安装有若干不同的ATPG(Automatic Test Pattern Generation, 自动测试图样产生)测试软件，通过操作界面从中央数据库中选择对应的原数据及挑选对应的ATPG测试软件，便可以自动生成所述逻辑内建自测试向量。
6. 如权利要求1所述的逻辑内建自测试系统，其特征在于:所述操作界面为电脑。
7. 如权利要求1所述的逻辑内建自测试系统，其特征在于:所述逻辑内建自测试向量通过TCP/IP网络协议被传输到测试机。
8. 如权利要求1所述的逻辑内建自测试系统，其特征在于:所述逻辑内建自测试系统设有连接网络与测试软件服务器的第一调制解调器。
9. 如权利要求1所述的逻辑内建自测试系统，其特征在于:所述逻辑内建自测试系统设有连接网络与测试机的第二调制解调器。
10. 如权利要求1所述的逻辑内建自测试系统，其特征在于:所述逻辑内建自测试系统包括数据服务器，用以接收测试机的输出测试报告，所述逻辑内建自测试系统根据该输出测试报告自动判断是否需要进一步测试来敏化被测电路的测试故障点。
CN201010587164.0A 2010-12-14 2010-12-14 逻辑内建自测试系统 Active CN102565685B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010587164.0A CN102565685B (zh) 2010-12-14 2010-12-14 逻辑内建自测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010587164.0A CN102565685B (zh) 2010-12-14 2010-12-14 逻辑内建自测试系统

Publications (2)

Publication Number Publication Date
CN102565685A true CN102565685A (zh) 2012-07-11
CN102565685B CN102565685B (zh) 2014-04-02

Family

ID=46411591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010587164.0A Active CN102565685B (zh) 2010-12-14 2010-12-14 逻辑内建自测试系统

Country Status (1)

Country Link
CN (1) CN102565685B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104459522A (zh) * 2013-09-17 2015-03-25 比亚迪股份有限公司 芯片自测方法及系统
CN111975172A (zh) * 2020-07-02 2020-11-24 深圳市爱达思技术有限公司 用于电弧焊机的交互方法、交互系统及电弧焊机交互设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6550033B1 (en) * 1999-12-22 2003-04-15 Advanced Micro Devices, Inc. Method and apparatus for exercising external memory with a memory built-in test
CN1642045A (zh) * 2004-01-14 2005-07-20 中兴通讯股份有限公司 一种调制解调器自动化测试方法及其测试系统
US6961885B2 (en) * 2001-11-26 2005-11-01 Ati Technologies, Inc. System and method for testing video devices using a test fixture
CN101038325A (zh) * 2007-02-14 2007-09-19 北京中星微电子有限公司 一种测试芯片的方法及装置
CN101071155A (zh) * 2006-05-08 2007-11-14 中兴通讯股份有限公司 一种可实现边界扫描多链路测试的装置及方法
CN101196844A (zh) * 2008-01-03 2008-06-11 中兴通讯股份有限公司 一种硬件模块的测试系统及方法
CN101650655A (zh) * 2009-09-07 2010-02-17 苏州瀚瑞微电子有限公司 芯片测试数据的分析方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6550033B1 (en) * 1999-12-22 2003-04-15 Advanced Micro Devices, Inc. Method and apparatus for exercising external memory with a memory built-in test
US6961885B2 (en) * 2001-11-26 2005-11-01 Ati Technologies, Inc. System and method for testing video devices using a test fixture
CN1642045A (zh) * 2004-01-14 2005-07-20 中兴通讯股份有限公司 一种调制解调器自动化测试方法及其测试系统
CN101071155A (zh) * 2006-05-08 2007-11-14 中兴通讯股份有限公司 一种可实现边界扫描多链路测试的装置及方法
CN101038325A (zh) * 2007-02-14 2007-09-19 北京中星微电子有限公司 一种测试芯片的方法及装置
CN101196844A (zh) * 2008-01-03 2008-06-11 中兴通讯股份有限公司 一种硬件模块的测试系统及方法
CN101650655A (zh) * 2009-09-07 2010-02-17 苏州瀚瑞微电子有限公司 芯片测试数据的分析方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104459522A (zh) * 2013-09-17 2015-03-25 比亚迪股份有限公司 芯片自测方法及系统
CN111975172A (zh) * 2020-07-02 2020-11-24 深圳市爱达思技术有限公司 用于电弧焊机的交互方法、交互系统及电弧焊机交互设备
CN111975172B (zh) * 2020-07-02 2022-03-25 深圳市爱达思技术有限公司 用于电弧焊机的交互方法、交互系统及电弧焊机交互设备

Also Published As

Publication number Publication date
CN102565685B (zh) 2014-04-02

Similar Documents

Publication Publication Date Title
CN101788644B (zh) 具有多个同构ip核的片上系统芯片测试装置和方法
CN102169846A (zh) 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法
Bollinger et al. Test generation for I/sub DDQ/testing of bridging faults in CMOS circuits
CN104515947A (zh) 可编程逻辑器件在系统编程的快速配置与测试方法
CN103268375A (zh) 标准单元库版图设计规则检查验证方法
CN101814964B (zh) 一种载波集中器的模拟系统
JP2004220447A (ja) 故障検出率算出装置及び故障検出率算出方法
CN102831272A (zh) 用于双边沿触发器的可测试性设计方法
CN104635144A (zh) 一种不依赖基准曲线的硬件木马检测方法
CN110321292A (zh) 芯片测试方法、装置、电子设备及计算机可读存储介质
Zeng et al. Scan based speed-path debug for a microprocessor
US10101388B2 (en) Method for enhanced semiconductor product diagnostic fail signature detection
Wu et al. An efficient diagnosis-aware ATPG procedure to enhance diagnosis resolution and test compaction
CN107728045A (zh) 基于Ultra‑Flex的FPGA测试方法
CN102565685B (zh) 逻辑内建自测试系统
Thilagaraj et al. Programming Routine Tasks Utilizing Scripting Automation in Generation of QSCAN Database
Aarna et al. Turbo Tester–diagnostic package for research and training
CN103165405A (zh) 一种通过gpib接口实时生成多维变量密码方法
CN101650655A (zh) 芯片测试数据的分析方法
CN105652182A (zh) 一种基于电路网络和图搜索的电路板故障定位系统及方法
Han et al. A New Multi‐site Test for System‐on‐Chip Using Multi‐site Star Test Architecture
CN115408967A (zh) 通过结构分析标识安全相关端口与其安全机制的关联
Melnik et al. Modeling methods of the test inputs for analysis the digital devices
CN102645609B (zh) Jtag链路测试装置及其测试方法
Damljanovic et al. Simulation-based Equivalence Checking between IEEE 1687 ICL and RTL

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160201

Address after: Xinghan street Suzhou Industrial Park in Suzhou city in Jiangsu province 215021 B No. 5 Building 4 floor 13/16 unit

Patentee after: Centec Networks (Suzhou) Inc.

Address before: Xinghan street Suzhou Industrial Park in Suzhou city in Jiangsu province 215000 B No. 5 Building 4 Building 16 unit

Patentee before: Suzhou Industrial Park ICP Technologies Co., Ltd.

CP03 Change of name, title or address

Address after: 215000 unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, Jiangsu Province

Patentee after: Suzhou Shengke Communication Co.,Ltd.

Address before: 215021 unit 13 / 16, floor 4, building B, No. 5, Xinghan street, Suzhou Industrial Park, Suzhou, Jiangsu

Patentee before: CENTEC NETWORKS (SU ZHOU) Co.,Ltd.

CP03 Change of name, title or address