CN102545841A

CN102545841A - 一种tdi ccd模拟信号发生器

Info

Publication number: CN102545841A
Application number: CN2012100488730A
Authority: CN
Inventors: 刘有军; 于苒; 陆建荣; 刘荣黎
Original assignee: Beijing University of Technology
Current assignee: Beijing University of Technology
Priority date: 2012-02-28
Filing date: 2012-02-28
Publication date: 2012-07-04

Abstract

本发明涉及一种TDI CCD模拟信号发生器，用于产生TDI CCD输出信号的模拟信号，解决TDI CCD不宜在调试开发TDI CCD信号处理电路中反复试验的弊端。具体包括时序发生电路，信号合成电路，滤波电路以及供电电源电路。时序发生电路产生逻辑信号脉冲，经信号合成电路后初步得到TDI CCD输出信号的模拟信号，然后经滤波电路后最终得到TDI CCD输出信号的模拟信号。本发明提供的TDI CCD模拟信号发生器，可通过调节模拟信号的周期来模拟出不同积分时间下的TDI CCD输出信号的模拟信号，从而代替TDI CCD输出信号用于TDI CCD信号处理电路的开发。

Description

一种TDI CCD模拟信号发生器

一、技术领域

本发明涉及了一种信号发生器，特别是一种TDI CCD模拟信号发生器。

二、背景技术

TDI CCD是一种时间延迟积分型CCD，通过多次曝光累积电荷的方法来提高灵敏度。与一般CCD相比，TDI CCD不仅成像灵敏度高而且在低照度下有较高的信噪比，被广泛应用于航空航天、医疗器械和摄像器材等领域。由于TDI CCD器件工艺复杂、价格昂贵，直接用于调试开发CCD信号处理电路时会有一定的风险，而且其驱动信号要求复杂，多电源供电，有可能在实验中因所开发电路不够完善或操作失误而造成不必要的损失。

为了避免直接调试开发CCD信号处理电路带来的风险，需要对TDI CCD器件的输出信号进行模拟。目前的方法有直接用硬件电路模拟出CCD器件的功能，并得到相应输出信号，但其存在的硬件电路调试复杂、开发周期长、输出信号周期不可调等缺陷。

三、发明内容

本发明的目的是提供一种TDI CCD模拟信号发生器，用于产生代替TDI CCD输出信号的模拟信号。具体技术方案如下：

包括时序发生电路，信号合成电路，滤波电路以及供电电源电路，所述的时序发生电路包括晶振、CPLD器件、拨码开关和反相器；所述的CPLD器件共产生五路信号：转移门控信号TG、复位信号RG、电荷累加信号SG、复位电平采样信号SHP和信号电平采样信号SHD；连接关系为：由晶振产生的脉冲信号作为CPLD的输入时钟，由拨码开关得到的高低电平信号作为控制调节CPLD输出信号周期的输入信号；CPLD产生的复位信号RG以及电荷累加信号SG经反相器后送入信号合成电路，经信号合成电路后初步得到TDI CCD的模拟信号，然后经滤波电路后最终输出TDI CCD模拟信号；时序发生电路、信号合成电路和滤波电路所需电压都由供电电源电路提供。

时序发生电路产生的五路信号转移门控信号TG、复位信号RG、电荷累加信号SG、复位电平采样信号SHP和信号电平采样信号SHD的作用分别为：转移门控信号TG用于信号RG和SG中有效像元的定位：TG低电平时，RG和SG 才有像元信号，在TG高电平时，RG为高电平，SG为低电平。由于TDI CCD输出信号的一个有效像元周期中包括复位干扰电平、复位电平和信号电平。故复位信号RG的一个有效像元周期中高电平持续时间与TDI CCD的一个有效像元周期中的复位干扰电平持续时间相同；电荷累加信号SG的一个有效像元周期中高电平持续时间与TDI CCD一个有效像元周期中的复位干扰电平和复位电平持续时间的累加和相同。将RG和SG信号叠加后即可得到TDI CCD的模拟信号。复位电平采样信号SHP和信号电平采样信号SHD的上升沿分别对应于TDI CCD一个有效像元周期的复位电平和信号电平，其可用作相关双采样电路中的控制时序。

晶振为20MHz的有源晶振。

CPLD器件采用Altera公司的EPM7128。

时序发生电路中的反相器采用74HC540。

拨码开关是二进制输入十进制输出类型的10位拨码开关。通过调节拨码开关，可模拟出不同积分时间下的TDI CCD输出信号的模拟信号。

信号合成电路包括两个三极管器件和一个反相器；其连接关系为CPLD产生的复位信号RG以及电荷累加信号SG分别经过反相器后输入两个三极管器件的基级，复位信号RG以及电荷累加信号SG经放大后分别在两个三极管的集电极输出，经同一个上拉电阻后得到合成信号，并经反相器后输出合成信号。

信号合成电路包括的三极管器件采用9018，所述的反相器采用74HC540。

滤波电路包括运算放大器；其连接关系为信号合成电路的输出合成信号输入运算放大器的同相输入端，运算放大器的输出端经反馈电路后输入运算放大器的反相输入端。

滤波电路包括的运算放大器采用AD744。

供电电源电路由AC/DC电源模块和线性稳压管组成；交流电经过AC/DC电源模块转换为直流电，然后分别经过线性稳压管为晶振、CPLD、拨码开关、反相器、信号合成电路以及滤波电路供电。

有益效果：

本发明提供的TDI CCD模拟信号发生器，可更全面的模拟TDI CCD输出信号，用作CCD成像系统开发中信号处理电路的输入信号，进行电路的调试，从而可缩短CCD成像系统的开发周期。而且，本发明提供的TDI CCD模拟信号发生器操作简单，使用方便，只需外接220V、50Hz交流电，即可得到TDI CCD的模拟信号。同时可以通过调节拨码开关来模拟出不同积分时间下的TDI CCD输出信号的模拟信号，与现有的模拟CCD器件功能的装置相比，具有结构简单、调试时间短、周期可调、应用更广泛等优点。

四、附图说明

图1为TDI CCD模拟信号发生器系统框图

图2为TDI CCD模拟信号发生器电路原理图

图2中data9示意了10位拨码开关中的一位控制信号

图3为供电电源电路连接示意图

图4A是信号合成原理整体示意图

图4B为信号合成原理细节示意图

图5为TG信号的产生流程图

五、具体实施方式

本发明提供了一种TDI CCD模拟信号发生器，结合图1、图2、图3、图4A、图4B和图5做进一步的说明：

本发明提供的TDI CCD模拟信号发生器包括时序发生电路，信号合成电路，滤波电路以及供电电源电路。其中，时序发生电路包括晶振、CPLD器件、拨码开关和反相器。本实施例中，晶振为20MHz的有源晶振，CPLD器件选用的是Altera公司的EPM7128，拨码开关选用的是二进制输入十进制输出类型的10位拨码开关，反相器选用的是74HC540；信号合成电路中，包括两个三极管9018器件和一个74HC540反相器；滤波电路中，包括运算放大器AD744。晶振所需供电电压为+5V，晶振上电后即可输出20MHz的时钟信号；EPM7128器件的25管脚作为时钟信号的输入端，15至28管脚中除19、23、25、26管脚外，均作为10位拨码开关控制信号的输入端，如图2所示，EPM7128器件的28管脚做为10位拨码开关中一位控制信号(data9)的输入端，上电后，EPM7128即可按照预下载的程序从54至58管脚分别输出逻辑信号RG、SG、TG、SHP和SHD。为了提高EPM7128器件的带负载能力，将逻辑信号RG和SG分别输入给反相器74HC540的2和3管脚，然后经74HC540的18和17管脚输出反相后的信号 RG0和SG0，并将其分别作为信号合成电路中两个三极管器件9018的基级(b)输入信号，信号经放大后分别在三极管的集电极(c)输出，在集电极(c)输出的两路信号经同一个上拉电阻接+5V电压并得到TDI CCD的初步合成信号，然后将其输入给74HC540反相器的4管脚，最后经反相器的16管脚输出合成信号OS0，如图2所示。信号合成电路的输出信号OS0送入运算放大器AD744的同相输入端(+IN)，AD744输出端(OUTPUT)经反馈电路后接反相输入端(-IN)，反馈分压比值为3.2，AD744所需供电电压为±5V，上电后即可输出TDICCD输出信号的模拟信号，即图2中所注OS。

本实施例中，供电电源电路包括AC/DC电源模块和线性稳压管。供电电源电路可输出晶振、CPLD、拨码开关、反相器和信号合成电路所需的+5V电压，信号滤波输出电路所需的±5V电压。连接关系如图3所示，AC/DC电源模块输入端接220V、50Hz交流电，在输出端得到直流电压±12V，+12V直流电压作为线性稳压管7805的输入信号，在7805输出端得到+5V直流电压；-12V直流电压作为线性稳压管7905的输入信号，在7905输出端得到-5V直流电压。另外，本实施例中供电电源电路可由其他能输出±5V直流电压、1.5A电流的电源代替。

本实施例中，时序发生电路共产生了五路信号，分别为：转移门控信号TG、复位信号RG、电荷累加信号SG、复位电平采样信号SHP、信号电平采样信号SHD，如图4A、4B所示。其中，图4A是信号合成原理整体示意图，图中包括两个周期的信号，一个周期中又包括伪像元、光暗像元和有效像元，图4A虚线框中所示的即为有效像元。图4B为信号合成原理细节示意图，是将图4A虚线框放大后的TG信号低电平时的前几个有效像元周期的信号波形，一个有效像元周期又由复位干扰电平、复位电平和信号电平组成，如图4B中所注的TDI CCD的模拟信号OS。在五路信号中，转移门控信号TG用于RG和SG信号中有效像元的定位：TG低电平时，RG和SG才有像元信号，在TG高电平时，RG为高电平，SG为低电平。复位信号RG的一个有效像元周期中高电平持续时间与TDICCD一个有效像元周期中的复位干扰电平持续时间相同，本实施例中为50ns，电荷累加信号SG的一个有效像元周期中高电平持续时间与TDI CCD一个有效像元周期中的复位干扰电平和复位电平持续时间的累加和相同，本实施例中为250ns，而且RG和SG信号与OS信号没有相位差。复位信号RG和电荷累加信号SG用作信号合成电路的输入信号，用于完成信号的合成，得到TDICCD的模拟信号OS。复位电平采样信号SHP和信号电平采样信号SHD的上升沿分别对应于TDI CCD一个有效像元周期的复位电平和信号电平，其可用作相关双采样电路中的控制时序。

本实施例中，上述五路信号的产生是借助Quartus II软件平台，用Verilog HDL语言编程实现的。编程前要明确两点：第一，要明确CPLD器件的输入时钟频率clk，本实施例中晶振选用的是20MHz，故CPLD器件的输入时钟频率clk为20MHz。第二，明确CPLD外来控制信号的范围data，本实施例子拨码开关是10位的，故控制信号范围data是0～1023，即CPLD输出信号的可调周期范围是0～1023个输入时钟周期。以TG信号为例，其产生流程如图5所示，编程步骤为：第一步，初始化计数器counter、TG信号一个周期中高电平时间对应的输入时钟clk的个数high，以及TG信号一个周期对应的输入时钟clk的个数period。第二步，检测输入时钟clk的上升沿，并进行计数。当计数器counter不大于high时，TG信号置为1；当计数器counter大于high且小于period与data之和时，TG信号置为0；当计数器counter大于period与data之和时，TG信号置为0、计数器counter清零，至此产生了TG信号的一个周期。第三步，循环第二步，即可产生完整的TG信号。

如果想产生不同时序的逻辑信号，可自行编程并下载到CPLD器件中。

Claims

1.一种TDI CCD模拟信号发生器，包括时序发生电路，信号合成电路，滤波电路以及供电电源电路，所述的时序发生电路包括晶振、CPLD器件、拨码开关和反相器；所述的CPLD器件共产生五路信号：转移门控信号TG、复位信号RG、电荷累加信号SG、复位电平采样信号SHP和信号电平采样信号SHD；连接关系为：由晶振产生的脉冲信号作为CPLD的输入时钟，由拨码开关得到的高低电平信号作为控制调节CPLD输出信号周期的输入信号；CPLD产生的复位信号RG以及电荷累加信号SG经反相器后送入信号合成电路，经信号合成电路后初步得到TDI CCD的模拟信号，然后送入滤波电路，最终输出TDI CCD的模拟信号；时序发生电路、信号合成电路和滤波电路所需电压都由供电电源电路提供。

2.如权利要求1所述的TDI CCD模拟信号发生器，其特征在于：所述的晶振为20MHz的有源晶振。

3.如权利要求1所述的TDI CCD模拟信号发生器，其特征在于：所述的CPLD器件采用Altera公司的EPM7128。

4.如权利要求1所述的TDI CCD模拟信号发生器，其特征在于：所述的拨码开关是二进制输入十进制输出类型的10位拨码开关。

5.如权利要求1所述的TDI CCD模拟信号发生器，其特征在于：所述的反相器采用74HC540。

6.如权利要求1所述的TDI CCD模拟信号发生器，其特征在于：信号合成电路包括两个三极管器件和一个反相器；其连接关系为CPLD产生的复位信号RG以及电荷累加信号SG分别经过反相器后输入给两个三极管器件的基级，复位信号RG以及电荷累加信号SG经放大后分别在两个三极管的集电极输出，并经同一个上拉电阻后得到合成信号，并经反相器后输出。

7.如权利要求6所述的TDI CCD模拟信号发生器，其特征在于：所述的信号合成电路包括的三极管器件采用9018，所述的反相器采用74HC540。

8.如权利要求1所述的TDI CCD模拟信号发生器，其特征在于：滤波电路包括运算放大器；其连接关系为信号合成电路的输出合成信号输入运算放大器的同相输入端，运算放大器的输出端经反馈电路后输入运算放大器的反相输入端。

9.如权利要求8所述的TDI CCD模拟信号发生器，其特征在于：所述的滤波电路包括的运算放大器采用AD744。