CN102541755A - 闪存存储器及其接收数据的方法 - Google Patents

闪存存储器及其接收数据的方法 Download PDF

Info

Publication number
CN102541755A
CN102541755A CN2010106122004A CN201010612200A CN102541755A CN 102541755 A CN102541755 A CN 102541755A CN 2010106122004 A CN2010106122004 A CN 2010106122004A CN 201010612200 A CN201010612200 A CN 201010612200A CN 102541755 A CN102541755 A CN 102541755A
Authority
CN
China
Prior art keywords
data
logical
operational module
order
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010106122004A
Other languages
English (en)
Other versions
CN102541755B (zh
Inventor
谭四方
陈强
吴大畏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen SiliconGo Semiconductor Co., Ltd.
Original Assignee
SHENZHEN SILICONGO SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN SILICONGO SEMICONDUCTOR CO Ltd filed Critical SHENZHEN SILICONGO SEMICONDUCTOR CO Ltd
Priority to CN201010612200.4A priority Critical patent/CN102541755B/zh
Publication of CN102541755A publication Critical patent/CN102541755A/zh
Application granted granted Critical
Publication of CN102541755B publication Critical patent/CN102541755B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明涉及一种闪存存储器及其接收数据的方法，闪存存储器上设置有第一操作模块和第二操作模块，以及闪存存储器的RAM上设置有第一逻辑映射表和第二逻辑映射表，接收从主机发送的逻辑数据；判断逻辑数据为大数据还是小数据，如果是大数据，则将大数据按照顺序写到第一操作模块，并将该大数据的逻辑地址按照顺序存储到第一逻辑映射表，如果是小数据，则将小数据按照顺序写到第二操作模块，并将该小数据的逻辑地址按照顺序存储到第二逻辑映射表，并将逻辑数据的物理地址与该逻辑数据的逻辑地址的对应关系存入闪存存储器的NAND闪存中。该闪存存储器及其接收数据的方法省去对逻辑数据的整理搬移的操作，大大提高了存储不连续逻辑数据的效率。

Description

闪存存储器及其接收数据的方法
技术领域
本发明涉及电子技术领域，具体是闪存存储器及其接收数据的方法。
背景技术
快闪存储器用的存储介质主要是NANDFLASH(是非快闪存储器)、NANDFLASH的构成关系是：多个页(PAGE)组成一个块(BLOCK)，多个块组成一个DEVICE(装置)，例如三星的MLC FLASH：K9GAG08U0M的构成关系是：每个PAGE是4K byte大小，128个PAGE构成一个BLOCK，写数据的最小单位为PAGE，擦出的最小单位为BLOCK。页上被写入数据后此一整个块必须擦出后才可以重新写数据。
主流的管理快闪存储器的方法是块管理：快闪存储器将HOST(主机)发下来的逻辑数据划分成若干个逻辑数据块，每个逻辑数据块大小和NAND闪存一个(如K9GAG0U0M为4*128＝512K byte)或多个物理块能存储的数据相同，每个逻辑块有一个唯一的逻辑地址，这样将逻辑数据和快闪存储器的物理块构成了一一对应关系，通过这个关系，HOST要读取哪段逻辑数据，快闪存储器可以查询此对应关系就可以从存放该逻辑数据的物理块上将逻辑数据读出来给HOST。
FAT文件系统是在微软DOS/Windows操作系统中广泛使用的一种文件系统，一个典型的FAT文件系统分区由4个部分组成：①保留区；②FAT表区；③根目录区；④文件数据区。第一个扇区是BPB，即基本输入输出参数块，其上记录每扇区的字节数(512)，每簇的扇区数，FAT表的数目，目录项数，总扇区数，FAT表占用的扇区数等文件系统的总体信息。然后是FAT表区，出于安全考虑一般存放两个FAT表。根目录区存放位于根目录的文件索引。所有的用户数据存放于文件数据区。
在实际的使用中，HOST发给快闪存储器的资料数据地址不确定，长度不确定。
以拷贝文件为例，HOST先是将待拷贝的文件的文件系统数据发送给快闪存储器，会重复几次，然后才是将文件数据发个快闪存储器。文件系统数据的长度较小，地址较小，不足以构成一个逻辑数据块。并且位置也大多不是从逻辑数据块的起始位置开始。为了保持整个逻辑数据块的数据放在一起，快闪存储器将会发生数据搬移(COPYBACK)，将之前的在相同的逻辑数据块上的数据搬移，写到文件系统数据相同的物理块上。因为文件系统数据非常频繁，所以此方法耗时极久，效率极低。
为了减少此COPYBACK，目前也已经有一些稍好的方法：用一个缓存物理块连续接收HOST发下来的逻辑数据，不论逻辑地址和长度一并接收，待此缓存块存满，然后将接收到的逻辑数据整理或搬移组织成逻辑数据块和物理块一一对应关系。
但是此种方法用一个物理块作为接收HOST逻辑数据的缓存块，如果是文件系统数据和文件数据交替写入，上面的数据仍然是不连续的，最后仍然要花费大量的时间将数据整理搬移构成一个一个数据块的状态。
随着NAND FLASH工艺的发展，NAND FLASH的发展趋势由SLC(SingleLevel Cell，单层单元)到MLC(Multi-Level Cell多层单元)再到TLC(Trinary-Level Cell，三层单元)，其单个BLOCK包含的PAGE数越来越多，单个PAGE的容量越来越大，拷贝花费的时间越来越多，效率越来越低。
发明内容
本发明的主要目的是提供一种闪存存储器及其接收数据的方法，省去对逻辑数据的整理搬移的操作，大大提高了存储不连续逻辑数据的效率。
本发明解决其技术问题所采用的技术方案是：
一种闪存存储器，其所述闪存存储器上设置有第一操作模块和第二操作模块，以及所述闪存存储器的随机存储器RAM上设置有第一逻辑映射表和第二逻辑映射表，所述闪存存储器包括：
数据接收模块，用于接收从主机发送的逻辑数据；
算法模块，用于判断所述逻辑数据为大数据还是小数据，如果是大数据，则将所述大数据按照顺序写到第一操作模块，并将该大数据的逻辑地址按照顺序存储到所述第一逻辑映射表，如果是小数据，则将所述小数据按照顺序写到第二操作模块，并将该小数据的逻辑地址按照顺序存储到所述第二逻辑映射表，并将所述逻辑数据的物理地址与该逻辑数据的逻辑地址的对应关系存入所述闪存存储器的NAND闪存中。
优选地，所述算法模块，还用于根据判断的结果所述逻辑数据是大数据，则将指针指向第一操作模块，并在所述第一操作模块上取一个空白页，将所述大数据写到所述空白页上，按照同样过程并按照顺序将所有接收到的大数据按照顺序写到所述第一操作模块上；以及根据判断的结果所述逻辑数据是小数据，则将指针指向第二操作模块，并在所述第二操作模块上取一个空白页，将所述小数据写到所述空白页上，按照同样过程并按照顺序将所有接收到的小数据按照顺序写到所述第二操作模块上。
本发明还提供一种闪存存储器接收数据的方法，所述闪存存储器上设置有第一操作模块和第二操作模块，以及所述闪存存储器的随机存储器(RAM)上设置有第一逻辑映射表和第二逻辑映射表，该方法包括：
S210、接收从主机发送的逻辑数据；
S220、判断所述逻辑数据为大数据还是小数据；
S230、根据所述判断的结果，如果是大数据，则将所述大数据按照顺序写到第一操作模块，并将该大数据的逻辑地址按照顺序存储到所述第一逻辑映射表，如果是小数据，则将所述小数据按照顺序写到第二操作模块，并将该小数据的逻辑地址按照顺序存储到所述第二逻辑映射；
S240、将所述逻辑数据与其逻辑地址的对应关系存入所述闪存存储器的NAND闪存中。
优选地，所述步骤S230具体包括：
根据判断的结果所述逻辑数据是大数据，则将指针指向第一操作模块，并在所述第一操作模块上取一个空白页，将所述大数据写到所述空白页上，按照同样过程并按照顺序将所有接收到的大数据按照顺序写到所述第一操作模块上；以及根据判断的结果所述逻辑数据是小数据，则将指针指向第二操作模块，并在所述第二操作模块上取一个空白页，将所述小数据写到所述空白页上，按照同样过程并按照顺序将所有接收到的小数据按照顺序写到所述第二操作模块上。
实施本发明的技术方案，具有以下有益效果：本发明提供的闪存存储器及其接收数据的方法在闪存存储器中设置两个操作模块做为接收逻辑数据的缓存块，将逻辑数据区分为大数据(如：文件数据)和小数据(如：系统数据)，分别写到两个不同操作模块，无需将不连续的数据(资料片段)整理搬移成连续的数据块，大大提高了存储不连续逻辑数据的效率。
附图说明
图1为本发明实施例提供的闪存存储器的结构示意图；
图2为本发明实施例提供的方法流程图；
图3为本发明实施例提供的数据处理过程图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例提供一种闪存存储器，如图1所示，所述闪存存储器上设置有第一操作模块131和第二操作模块132，以及所述闪存存储器的RAM(随机数据存储器)上设置有第一逻辑映射表141和第二逻辑映射表142，所述闪存存储器包括：
数据接收模块110，用于接收从主机发送的逻辑数据；
算法模块120，用于判断所述逻辑数据为大数据还是小数据，如果是大数据，则将所述大数据按照顺序写到第一操作模块131，并将该大数据的逻辑地址按照顺序存储到所述第一逻辑映射表141，如果是小数据，则将所述小数据按照顺序写到第二操作模块132，并将该小数据的逻辑地址按照顺序存储到所述第二逻辑映射表142，并将所述逻辑数据的物理地址与该逻辑数据的逻辑地址的对应关系存入所述闪存存储器的NAND(与非)闪存中。其中，所述大数据与小数据的判断为：主机每次发送逻辑数据时有一个开始操作的扇区地址和操作长度，算法模块120根据主机此次操作的扇区地址和操作长度判断此次操作属于大块数据操作还是小块数据。判断如果资料片段的地址(逻辑数据的扇区地址)小于磁盘容量的2％或者资料片段的扇区长度(逻辑数据的扇区长度)小于或等于8认为是小数据，否则认为是大数据操作。
在更为具体的实施例中，所述算法模块120，还用于根据判断的结果所述逻辑数据是大数据，则将指针指向第一操作模块131，并在所述第一操作模块131上取一个空白页，将所述大数据写到所述空白页上，按照同样过程并按照顺序将所有接收到的大数据按照顺序写到所述第一操作模块131上；以及根据判断的结果所述逻辑数据是小数据，则将指针指向第二操作模块132，并在所述第二操作模块132上取一个空白页，将所述小数据写到所述空白页上，按照同样过程并按照顺序将所有接收到的小数据按照顺序写到所述第二操作模块132上。
在上述实施例中，更为具体的，在所示闪存存储器内部的一段随机数据存储器(RAM)上开辟一段缓存区域：OPCACHE，OPCACHE分为两部分：OPCACHE0(即对应上述的第一逻辑映射表141)和OPCACHE1(即对应上述的第二逻辑映射表142)，以及分别用于缓存逻辑数据的OPBLK0(即对应上述的第一操作模块131)和OPBLK(即对应上述的第一操作模块132)1。
如图3所示，主机(HOST)发下来的逻辑数据为资料片段a，经DSEL区分后为小数据，DSEL将指针指向OPBLK0，并在OPBLK0上取的一个空页，假设此是OPBLK0刚开始使用，则OPBLK0的第0个PAGE被DSEL取到，DSEL将资料片段a的数据写到OPBLK0的PAGE0上，然后将资料片段a的逻辑地址A保存到OPCACHE0。资料片段b、资料片段c、资料片段j类同，分别按照该相同的过程存到PAGE1、PAGE2、PAGE3上。
如图3，主机发下来的逻辑数据，算法模块120(DSEL)区分后认为是大数据，DSEL将指针指向OPBLK1，并在OPBLK1上取若干个空页，将资料分成若干个连续的资料片段，如资料片段m、资料片段m+1、资料片段m+2、资料片段m+3。将他们分别存入此几个空页上，同时将此若干个资料片段对应的逻辑地址缓存到OPCACHE1上。
当OPBLK0或者OPBLK1上存满后，OPBLK0和OPBLK1上存储了资料片段的逻辑数据，OPCACHE0和OPCACHE1上缓存了资料片段的逻辑地址。然后将上述逻辑数据写到闪存存储器的TAB模块。
OPCACHE0和OPCACHE1里存放的是逻辑地址，而OPBLK0和OPBLK1上资料片段存入的位置是资料片段的物理地址，将此物理地址与逻辑地址之间的对应关系(或称为LOGMAP)存入NANDFLASH。读取资料的时候通过读LOGMAP并查询LOGMAP即可查取资料片段存放到NANDFLASH(与非闪存)的哪个位置，将其读出即可将资料取出。
上述实施例提供的闪存存储器，在闪存存储器中设置两个操作模块做为接收逻辑数据的缓存块，将逻辑数据区分为大数据(如：文件数据)和小数据(如：系统数据)，分别写到两个不同操作模块，无需将不连续的数据整理搬移成连续的数据块，大大提高了存储不连续逻辑数据的效率。
本发明实施例还提供一种闪存存储器接收数据的方法，其所述闪存存储器上设置有第一操作模块和第二操作模块，以及所述闪存存储器的外部随机存储器XRAM上设置有第一逻辑映射表和第二逻辑映射表，如图2所示，该方法包括：
S210、接收从主机发送的逻辑数据；
S220、判断所述逻辑数据为大数据还是小数据；
S230、根据所述判断的结果，如果是大数据，则将所述大数据按照顺序写到第一操作模块，并将该大数据的逻辑地址按照顺序存储到所述第一逻辑映射表，如果是小数据，则将所述小数据按照顺序写到第二操作模块，并将该小数据的逻辑地址按照顺序存储到所述第二逻辑映射；
S240、将所述逻辑数据与其逻辑地址的对应关系存入所述闪存存储器的NAND闪存中。
其中：所述步骤S230具体包括：
根据判断的结果所述逻辑数据是大数据，则将指针指向第一操作模块，并在所述第一操作模块上取一个空白页，将所述大数据写到所述空白页上，按照同样过程并按照顺序将所有接收到的大数据按照顺序写到所述第一操作模块上；以及根据判断的结果所述逻辑数据是小数据，则将指针指向第二操作模块，并在所述第二操作模块上取一个空白页，将所述小数据写到所述空白页上，按照同样过程并按照顺序将所有接收到的小数据按照顺序写到所述第二操作模块上。
上述实施例提供的方法，在闪存存储器中设置两个操作模块做为接收逻辑数据的缓存块，将逻辑数据区分为大数据(如：文件数据)和小数据(如：系统数据)，分别写到两个不同操作模块，无需将不连续的数据整理搬移成连续的数据块，大大提高了存储不连续逻辑数据的效率。
以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种闪存存储器，其特征在于，所述闪存存储器上设置有第一操作模块和第二操作模块，以及所述闪存存储器的随机存储器RAM上设置有第一逻辑映射表和第二逻辑映射表，所述闪存存储器包括：
数据接收模块，用于接收从主机发送的逻辑数据；
算法模块，用于判断所述逻辑数据为大数据还是小数据，如果是大数据，则将所述大数据按照顺序写到第一操作模块，并将该大数据的逻辑地址按照顺序存储到所述第一逻辑映射表，如果是小数据，则将所述小数据按照顺序写到第二操作模块，并将该小数据的逻辑地址按照顺序存储到所述第二逻辑映射表，并将所述逻辑数据的物理地址与该逻辑数据的逻辑地址的对应关系存入所述闪存存储器的NAND闪存中。
2.如权利要求1所述闪存存储器，其特征在于，所述算法模块，还用于根据判断的结果所述逻辑数据是大数据，则将指针指向第一操作模块，并在所述第一操作模块上取一个空白页，将所述大数据写到所述空白页上，按照同样过程并按照顺序将所有接收到的大数据按照顺序写到所述第一操作模块上；以及根据判断的结果所述逻辑数据是小数据，则将指针指向第二操作模块，并在所述第二操作模块上取一个空白页，将所述小数据写到所述空白页上，按照同样过程并按照顺序将所有接收到的小数据按照顺序写到所述第二操作模块上。
3.一种闪存存储器接收数据的方法，其特征在于，所述闪存存储器上设置有第一操作模块和第二操作模块，以及所述闪存存储器的随机存储器RAM上设置有第一逻辑映射表和第二逻辑映射表，该方法包括：
S210、接收从主机发送的逻辑数据；
S220、判断所述逻辑数据为大数据还是小数据；
S230、根据所述判断的结果，如果是大数据，则将所述大数据按照顺序写到第一操作模块，并将该大数据的逻辑地址按照顺序存储到所述第一逻辑映射表，如果是小数据，则将所述小数据按照顺序写到第二操作模块，并将该小数据的逻辑地址按照顺序存储到所述第二逻辑映射；
S240、将所述逻辑数据与其逻辑地址的对应关系存入所述闪存存储器的NAND闪存中。
4.如权利要求3所述方法，其特征在于，所述步骤S230具体包括：
根据判断的结果所述逻辑数据是大数据，则将指针指向第一操作模块，并在所述第一操作模块上取一个空白页，将所述大数据写到所述空白页上，按照同样过程并按照顺序将所有接收到的大数据按照顺序写到所述第一操作模块上；以及根据判断的结果所述逻辑数据是小数据，则将指针指向第二操作模块，并在所述第二操作模块上取一个空白页，将所述小数据写到所述空白页上，按照同样过程并按照顺序将所有接收到的小数据按照顺序写到所述第二操作模块上。
CN201010612200.4A 2010-12-29 2010-12-29 闪存存储器及其接收数据的方法 Active CN102541755B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010612200.4A CN102541755B (zh) 2010-12-29 2010-12-29 闪存存储器及其接收数据的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010612200.4A CN102541755B (zh) 2010-12-29 2010-12-29 闪存存储器及其接收数据的方法

Publications (2)

Publication Number Publication Date
CN102541755A true CN102541755A (zh) 2012-07-04
CN102541755B CN102541755B (zh) 2015-09-30

Family

ID=46348694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010612200.4A Active CN102541755B (zh) 2010-12-29 2010-12-29 闪存存储器及其接收数据的方法

Country Status (1)

Country Link
CN (1) CN102541755B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103607451A (zh) * 2013-11-18 2014-02-26 上海爱数软件有限公司 支持并发的客户端与服务器端的文档操作同步方法
CN104410897A (zh) * 2014-12-11 2015-03-11 深圳市九洲电器有限公司 一种数据存储的方法和装置
CN106155932A (zh) * 2016-07-04 2016-11-23 深圳市硅格半导体股份有限公司 基于Flash的数据缓存方法及装置
CN106557432A (zh) * 2015-09-29 2017-04-05 群联电子股份有限公司 缓冲存储器管理方法、存储器控制电路单元及存储装置
CN106897031A (zh) * 2017-03-01 2017-06-27 深圳市博信诺达经贸咨询有限公司 应用于大数据的存储方法及系统
CN112015327A (zh) * 2019-05-30 2020-12-01 群联电子股份有限公司 数据写入方法、存储器存储装置及存储器控制电路单元
WO2022140933A1 (zh) * 2020-12-28 2022-07-07 华为技术有限公司 快闪存储装置、存储控制方法和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420440A (zh) * 2001-11-16 2003-05-28 三星电子株式会社 快闪存储器管理方法
EP1701358A1 (en) * 2003-12-31 2006-09-13 Netac Technology Co., Ltd. Data write-in method for flash memory
CN101266828A (zh) * 2008-03-25 2008-09-17 祥硕科技股份有限公司 混合型闪存存储装置及其操作方法
CN101819509A (zh) * 2010-04-19 2010-09-01 清华大学深圳研究生院 一种固态硬盘读写方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420440A (zh) * 2001-11-16 2003-05-28 三星电子株式会社 快闪存储器管理方法
EP1701358A1 (en) * 2003-12-31 2006-09-13 Netac Technology Co., Ltd. Data write-in method for flash memory
CN101266828A (zh) * 2008-03-25 2008-09-17 祥硕科技股份有限公司 混合型闪存存储装置及其操作方法
CN101819509A (zh) * 2010-04-19 2010-09-01 清华大学深圳研究生院 一种固态硬盘读写方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103607451A (zh) * 2013-11-18 2014-02-26 上海爱数软件有限公司 支持并发的客户端与服务器端的文档操作同步方法
CN103607451B (zh) * 2013-11-18 2017-02-15 上海爱数信息技术股份有限公司 支持并发的客户端与服务器端的文档操作同步方法
CN104410897A (zh) * 2014-12-11 2015-03-11 深圳市九洲电器有限公司 一种数据存储的方法和装置
CN104410897B (zh) * 2014-12-11 2018-04-27 深圳市九洲电器有限公司 一种数据存储的方法和装置
CN106557432A (zh) * 2015-09-29 2017-04-05 群联电子股份有限公司 缓冲存储器管理方法、存储器控制电路单元及存储装置
CN106557432B (zh) * 2015-09-29 2019-08-06 群联电子股份有限公司 缓冲存储器管理方法、存储器控制电路单元及存储装置
CN106155932A (zh) * 2016-07-04 2016-11-23 深圳市硅格半导体股份有限公司 基于Flash的数据缓存方法及装置
CN106897031A (zh) * 2017-03-01 2017-06-27 深圳市博信诺达经贸咨询有限公司 应用于大数据的存储方法及系统
CN112015327A (zh) * 2019-05-30 2020-12-01 群联电子股份有限公司 数据写入方法、存储器存储装置及存储器控制电路单元
CN112015327B (zh) * 2019-05-30 2022-10-21 群联电子股份有限公司 数据写入方法、存储器存储装置及存储器控制电路单元
WO2022140933A1 (zh) * 2020-12-28 2022-07-07 华为技术有限公司 快闪存储装置、存储控制方法和电子设备

Also Published As

Publication number Publication date
CN102541755B (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
CN102541755B (zh) 闪存存储器及其接收数据的方法
US8566504B2 (en) Dynamic metablocks
CN101699406B (zh) 数据储存系统与方法
US8762627B2 (en) Memory logical defragmentation during garbage collection
EP2895958B1 (en) Address mapping
US7761648B2 (en) Caching method for NAND flash translation layer
US8954656B2 (en) Method and system for reducing mapping table size in a storage device
CN102779096B (zh) 一种基于页块面三维的闪存地址映射方法
US20100057979A1 (en) Data transmission method for flash memory and flash memory storage system and controller using the same
CN109992530A (zh) 一种固态驱动器设备及基于该固态驱动器的数据读写方法
CN103631536B (zh) 一种利用ssd的无效数据优化raid5/6写性能的方法
CN102789427A (zh) 数据储存装置与其操作方法
CN107391391A (zh) 在固态硬盘的ftl实现数据拷贝的方法、系统及固态硬盘
CN104077235A (zh) 分割物理块的方法及存储器系统
TW201316170A (zh) 非揮發記憶體系統中未使用之邏輯位址之掛載時間解映射
CN103164343B (zh) 基于相变存储器的分页、ecc校验及多位预取方法及其结构
CN106557432B (zh) 缓冲存储器管理方法、存储器控制电路单元及存储装置
CN109947361A (zh) 存储器系统及其操作方法
CN101458662A (zh) 改进闪存存取效率的存储系统与方法
CN102306124A (zh) Nand Flash芯片硬件驱动层的实现方法
CN109976664A (zh) 固态存储设备的日志数据组织
CN103309619A (zh) 一种闪存数据存储方法
CN113778337A (zh) 一种基于闪存的固态硬盘及其数据管理方法
CN101833516A (zh) 改进闪存存取效率的存储系统与方法
CN106205707B (zh) 存储器装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: The southern city of Shenzhen province Guangdong 518057 Keyuan Road, Nanshan District high tech Zone students Pioneering Building No. 2208

Patentee after: SILICONGO MICROELECTRONICS CO., LTD.

Address before: The southern city of Shenzhen province Guangdong 518057 Keyuan Road, Nanshan District high tech Zone students Pioneering Building No. 2208

Patentee before: Shenzhen SiliconGo Semiconductor Co., Ltd.

CP03 Change of name, title or address

Address after: 518057 05-2, 06-08 unit, 6 floor, Changhong science and technology building, 18 Nanshan District science and technology south twelve Road, Shenzhen, Guangdong.

Patentee after: Shenzhen SiliconGo Semiconductor Co., Ltd.

Address before: 518057 international business building 2208, South Yuan Road, Nanshan District high tech Zone, Shenzhen, Guangdong.

Patentee before: SILICONGO MICROELECTRONICS CO., LTD.

CP03 Change of name, title or address