CN102522962A - 高速电路系统中的电源分配网络 - Google Patents

高速电路系统中的电源分配网络 Download PDF

Info

Publication number
CN102522962A
CN102522962A CN2011103588064A CN201110358806A CN102522962A CN 102522962 A CN102522962 A CN 102522962A CN 2011103588064 A CN2011103588064 A CN 2011103588064A CN 201110358806 A CN201110358806 A CN 201110358806A CN 102522962 A CN102522962 A CN 102522962A
Authority
CN
China
Prior art keywords
distribution network
power distribution
high speed
speed circuit
resonator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103588064A
Other languages
English (en)
Other versions
CN102522962B (zh
Inventor
朱浩然
毛军发
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN201110358806.4A priority Critical patent/CN102522962B/zh
Publication of CN102522962A publication Critical patent/CN102522962A/zh
Application granted granted Critical
Publication of CN102522962B publication Critical patent/CN102522962B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种高速电路系统中的电源分配网络，在埋置电容的一侧金属面上局部性的刻蚀互补开口环谐振器，另外一侧的金属面保持完整；同时在埋置电容的上下两侧各加上一层FR-4介质，使用SMA同轴接头将电路板连接到矢量网络分析仪来测试其端口间噪声抑制传输系数。本发明有效解决高速电路系统中同步开关噪声抑制频带不够宽，抑制程度不够深的问题，同时对电路的返回电流路径的破坏性较小，基于本发明的混合高速电路系统具有良好的电源完整性，便于标准印刷电路板工艺加工。

Description

高速电路系统中的电源分配网络
技术领域
本发明涉及一种高速电路系统中的电源分配网络，具体涉及一种用于混合高速数字电路和射频/模拟电路系统中，解决信号完整性和电源完整性问题，宽阻带抑制同步开关噪声的电源分配网络。
背景技术
随着电子系统向高速度、高功耗、高密度、低电压和大电流的趋势发展，未来的混合电路系统中，需要将高速数字处理器、存储器、射频(RF)/模拟电路、传感器、微机电系统(MEMS)、光电器件等多功能器件集成，这种微系统集成同时又要求具有通信和计算能力。系统级封装(SOP)技术则为封装-芯片协同设计提供了最有效的解决方案，成为微电子技术发展的趋势之一。
在SOP技术中，高速数字电路芯片和射频/模拟电路芯片常被设计在同一个集成电路系统。而在高速数字处理器中，由于数字开关不同步所产生的噪声，会通过电源分配网络(PDN)耦合到射频/模拟这些对噪声较敏感的电路上。引起严重的锁相环(PLL)抖动和RF振荡器的相位噪声，进而引发时序容限、噪声容限的减小和误码率的增加。一般，晶体管的同步开关行为需要吸取大量的瞬时电流，导致供电轨道电压的波动，而电压波动在PDN上传播又会形成分布式电源噪声，随后电源噪声通过PDN耦合到信号线上，会引起信号畸变，眼图闭合。另外，电源和地平面之间构成的谐振腔也很容易被高速数字信号的返回电流和同步开关噪声(SSN)激励而产生谐振，引发严重的电源平面噪声和边缘上的电磁辐射。
因此，目前高速电子系统设计与分析的重点正逐渐从信号完整性(SI)转移到电源完整性(PI)领域。PDN是高速电路系统中最庞大也最复杂的互连分布结构，系统上所有元器件都会直接或间接的连接PDN上，大约有40％的互连空间用于PDN布局。也就是说PDN的设计及其噪声管理影响了电路系统的所有方面。如何减小混合电子系统中的同步开关噪声成为当代高速数字设计的主要瓶颈之一。
为解决这一问题，减小电源和地平面之间的SSN，保证电路系统SI、PI和电磁完整性(EMI)，过去已提出一些PDN设计方案。诸如添加去耦电容器、电源/地平面分割、优化过孔的设计位置、设计过孔防护栏等等。这些噪声抑制的方法各异，但也存在一些不足。比如，添加去耦电容器的方法，寄生电感会增大电容器的高频阻抗，使得当工作频率大于GHz以上时噪声抑制措施失效。而电源/地平面分割的方法在抑制噪声的同时，会造成返回电流路径的不连续性，从而破坏了高速电路的信号完整性。另外，通过出现谐振现象来选择过孔的位置的方法，虽然可以避开谐振频率的谐振峰值，但平面谐振同时也具有频率相关性，使得该方法只能用于某些特定的谐振频率点，具有一定的局限性。
发明内容
为了克服上述现有技术存在的缺陷，本发明提供一种高速电路系统中的电源分配网络，在埋置电容的一侧金属面上局部性的刻蚀互补开口环谐振器，另外一侧的金属面保持完整，这样在抑制同步开关噪声的同时又较小的破坏返回电流路径的连续性，从而保证了高速电路的电源完整性和信号完整性。
为实现上述目的，本发明采用的具体方案如下：
本发明提供一种高速电路系统中的电源分配网络，包括电源平面分布拓扑结构、高介电常数介质基板(埋置电容)和互补开口环谐振器。所述互补开口环谐振器根据所述的电源平面分布拓扑结构刻蚀在高介电常数介质基板的金属面上，可以在很宽的频带范围内对电源与地平面之间的同步开关噪声进行抑制。
所述电源平面分布拓扑结构是一种局部抑制拓扑结构，在混合高速电路系统中，高速数字电路和射频/模拟电路分布在不同的区域，互补开口环谐振器分布在高速数字电路和射频/模拟电路所对应的区域，测试端口分别位于谐振器中心。相比较全局抑制拓扑结构，局部抑制拓扑结构在对同步开关噪声宽阻带抑制的同时，对电源平面的电流返回路径破坏较小，从而保证电路的信号完整性。
所述高介电常数介质基板即埋置电容为有耗介质材料，相对介电常数＝16，介质厚度＝14um，介质表面的金属厚度＝35um，损耗角正切＝0.0019。
所述介质衬底采用FR-4，是种有耗介质材料，相对介电常数＝4.4，介质厚度＝0.8mm，介质表面的金属厚度＝35mm，损耗角正切＝0.02。
所述互补开口环谐振器是种人工介质谐振器，它属于微波异性介质的一种，当电场轴向入射到谐振器表面时，在谐振器的谐振频率上会产生负的介电常数，形成一个陡峭的传输禁带。
本发明上述电源分配网络，当以-60dB为噪声抑制标准时，该电源分配网络能够在0.44GHz-15GHz频率范围内对同步开关噪声进行抑制。同时，为便于使用SMA同轴接头进行连接测量，在埋置电容的上下两侧各加上一层FR-4介质基板作为衬底，并在测试端口附近设计了一组通孔对来减小埋置电容的金属面和上层FR-4介质的金属面之间的辐射损耗，以有效的测量电源面和地面间的噪声耦合传输系数。本发明较小的破坏了返回电流路径的连续性，从而又保证了高速电路的信号完整性。
本发明的有益效果：有效解决高速混合电路系统中由于瞬态电流变化所引起的电压波动问题，能够明显的抑制电源分配网络中产生的同步开关噪声，保证混合电路中射频/模拟电路模块在宽频带范围内的正常工作；通过优化互补开口环谐振器的尺寸大小，可以控制噪声抑制的低频截止频率，增大噪声抑制频率带宽范围；通过在埋置电容的金属面上蚀刻互补开口环谐振器可以明显的加大噪声抑制深度；同时基于局部抑制拓扑结构，可以明显的减小对返回电流路径的破坏，相对于全局抑制拓扑结构而言，能够改善高速电路的信号完整性。
附图说明
图1为电源分配网络中电源面结构的俯视图；
图2为实际测量高速电路板中同步开关噪声的结构图；
图3为单个测试端口的侧视图；
图4为单个测试端口的俯视图；
图5为伴随着测试高速电路板的边长尺寸a变化，噪声抑制传输系数的变化曲线；
图6为伴随着互补开口环谐振器的内方形贴片的边长尺寸d变化，噪声抑制传输系数的变化曲线；
图7为伴随着互补开口环谐振器的开口环宽度尺寸g变化，噪声抑制传输系数的变化曲线；
图8为伴随着互补开口环谐振器的槽线宽度尺寸s变化，噪声抑制传输系数的变化曲线；
图9为伴随着互补开口环谐振器的共面波导线宽度尺寸w变化，噪声抑制传输系数的变化曲线；
图10为在埋置电容的金属面上蚀刻互补开口环谐振器与埋置电容的金属面完整时的噪声抑制传输系数的比较图；
图11为在埋置电容的金属面上蚀刻互补开口环谐振器与在FR-4介质的金属面上蚀刻互补开口环谐振器的噪声抑制传输系数的比较图；
图12为所发明结构的测试结果与仿真结果对比图。
具体实施方式
为了使本发明的技术手段、创作特征与达成目的易于明白理解，以下结合具体实施例进一步阐述本发明。
如图1所示，为本发明所涉及的电源分配网络的电源面结构的俯视图。互补开口环谐振器分布在埋置电容7一侧的金属面上，其中谐振器1代表高速数字电路所在位置，谐振器2代表射频/模拟电路所在位置。
如图2所示，为本发明所涉及的电源分配网络结构在实际测试中的示意图。其中两个测试端口分别通过矢量网络分析仪3与SMA同轴接头4连接在一起来测试端口间的噪声抑制传输系数。
如图3所示，为本发明所涉及的单个端口测试结构的侧视图。埋置电容7通常很薄，厚度约为14um，不便于使用SMA同轴接头4来连接，在埋置电容7的上下两侧分别加上一层0.8mm厚度的FR-4介质基板6和8作为衬底，然后再使用SMA同轴接头4连接电源平面的电源面和地面来进行测试。通孔对5用来连接埋置电容7的金属面和SMA同轴接头4一侧的FR-4介质的金属面。
如图4所示，为本发明所涉及的单个端口测试结构的俯视图。埋置电容7的金属面在测试结构的内侧，通过在测试端口附近设计通孔对9和SMA同轴接头4一侧FR-4介质的金属面连接在一起，可以无损耗的测量端口间的噪声抑制传输系数。
如图5所示，显示了噪声抑制传输系数随着测试高速电路板的边长尺寸a变化的曲线图，由于噪声抑制主要取决于互补开口环谐振器，随着电路板尺寸a变化，当谐振器的尺寸大小不变时，电源分配网络的噪声抑制特性基本保持不变。
如图6所示，显示了噪声抑制传输系数随着互补开口环谐振器的内方形贴片的边长尺寸d变化的曲线图，随着尺寸d变化，内方形贴片的对地电容变大，低频截止频率变小。
如图7-9所示，显示了噪声抑制传输系数随着互补开口环谐振器的开口环宽度尺寸g，槽线宽度尺寸s，共面波导线宽度尺寸w变化的曲线图，由于内方形贴片的对地电容很大，使得g，s，w尺寸的变化对低频截止频率的影响很小。
如图10所示，显示了分别在埋置电容上的金属面上蚀刻互补开口环谐振器与埋置电容的金属面完整时的噪声抑制传输系数的比较，由比较图可知，如果以噪声抑制深度为-60dB为参考值，采用本结构设计的电源分配网络能够在0.44GHz-15GHz频率带宽范围内对同步开关噪声进行抑制，达到宽频带高抑制度的噪声抑制效果。
如图11所示，显示了分别在埋置电容的金属面上蚀刻互补开口环谐振器与在FR-4介质金属面上蚀刻互补开口环谐振器的噪声抑制传输系数的比较，由比较图可知，采用埋置电容来设计电源分配网络，能够明显的对同步开关噪声进行抑制，达到宽频带高抑制度的噪声抑制效果。
如图12所示，显示了本发明所涉及的电源分配网络结构的测试结果与仿真结果对比图，由对比图可知，仿真结果和测试结果基本吻合，达到了预计的宽频带高抑制度的噪声抑制效果。
综上，本发明所设计的电源分配网络结构在以-60dB作为噪声抑制参考值时，能够在0.44GHz-15GHz的频率带宽范围内对同步开关噪声进行抑制，当改变互补开口环谐振器的内方形贴片的边长尺寸d时，噪声抑制传输系数的低频截止频率能够相应的发生变化，同时，本发明提出了一种端口测试结构，在测试端口附近设计一组通孔对将埋置电容一侧蚀刻互补开口环谐振器的金属面和SMA同轴接头一侧FR-4介质的金属面连接在一起，可以无损耗的测量电源面和地面之间的噪声抑制传输系数。可见，本发明可以在明显的对同步开关噪声进行抑制，达到宽频带高抑制度的噪声抑制效果，同时减小了对返回电流路径的破坏，保证了电源分配网络的电源完整性和信号完整性。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等同物界定。

Claims (9)

1.一种高速电路系统中的电源分配网络，其特征在于：包括电源平面分布拓扑结构、埋置电容和互补开口环谐振器，所述互补开口环谐振器根据所述的电源平面分布拓扑结构刻蚀在埋置电容的金属面上，对电源与地平面之间的同步开关噪声进行抑制。
2.根据权利要求1所述的高速电路系统中的电源分配网络，其特征在于：所述埋置电容为有耗介质材料，相对介电常数＝16，介质厚度＝14um，介质表面的金属厚度＝35um，损耗角正切＝0.0019。
3.根据权利要求1或2所述的高速电路系统中的电源分配网络，其特征在于：在所述埋置电容的上下两侧分别加上一层FR-4介质作为衬底。
4.根据权利要求3所述的高速电路系统中的电源分配网络，其特征在于：FR-4为有耗介质材料，相对介电常数＝4.4，介质厚度＝0.8mm，介质表面的金属厚度＝35um，损耗角正切＝0.02。
5.根据权利要求3所述的高速电路系统中的电源分配网络，其特征在于：在所述埋置电容的测试端口附近设有一组通孔对，通过该通孔将埋置电容的金属面与SMA接头一侧的FR-4介质的金属面连接在一起。
6.根据权利要求1所述的高速电路系统中的电源分配网络，其特征在于：所述互补开口环谐振器与SMA同轴接头插接，连接到矢量网络分析仪来测量噪声耦合传输系数。
7.根据权利要求1所述的高速电路系统中的电源分配网络，其特征在于：互补开口环谐振器是种人工介质谐振器，它属于微波异性介质的一种，当电场轴向入射到谐振器表面时，会产生负的介电常数，形成一个陡峭的传输禁带。
8.根据权利要求1所述的高速电路系统中的电源分配网络，其特征在于：所述电源平面分布拓扑结构是种局部抑制拓扑结构，在混合高速电路系统中，高速数字电路和射频/模拟电路分布在不同的区域，互补开口环谐振器分布在高速数字电路和射频/模拟电路所对应的区域，测试端口分别位于所述谐振器中心。
9.根据权利要求1所述的高速电路系统中的电源分配网络，其特征在于：所述电源分配网络，当以-60dB为噪声耦合抑制标准时，该电源分配网络能够在0.44GHz-15GHz频率范围内对同步开关噪声进行抑制。
CN201110358806.4A 2011-11-14 2011-11-14 高速电路系统中的电源分配网络 Expired - Fee Related CN102522962B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110358806.4A CN102522962B (zh) 2011-11-14 2011-11-14 高速电路系统中的电源分配网络

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110358806.4A CN102522962B (zh) 2011-11-14 2011-11-14 高速电路系统中的电源分配网络

Publications (2)

Publication Number Publication Date
CN102522962A true CN102522962A (zh) 2012-06-27
CN102522962B CN102522962B (zh) 2015-01-14

Family

ID=46293779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110358806.4A Expired - Fee Related CN102522962B (zh) 2011-11-14 2011-11-14 高速电路系统中的电源分配网络

Country Status (1)

Country Link
CN (1) CN102522962B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102957310A (zh) * 2012-10-26 2013-03-06 上海交通大学 基于局部电磁带隙结构的电源分配网络
CN103683904A (zh) * 2013-12-09 2014-03-26 上海交通大学 电磁带隙结构单元小型化的电源分配网络
CN105515564A (zh) * 2015-12-07 2016-04-20 中国电子科技集团公司第十研究所 螺旋谐振环超宽带同步开关噪声抑制电源分配网络

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101072017A (zh) * 2006-05-11 2007-11-14 精工爱普生株式会社 带通滤波器、包括其的电子装置以及制造其的方法
CN101667567A (zh) * 2009-07-06 2010-03-10 深圳先进技术研究院 电磁干扰隔离装置
CN102013537A (zh) * 2010-12-13 2011-04-13 中兴通讯股份有限公司 基于衬底集成波导开口谐振环的微波带通滤波器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101072017A (zh) * 2006-05-11 2007-11-14 精工爱普生株式会社 带通滤波器、包括其的电子装置以及制造其的方法
CN101667567A (zh) * 2009-07-06 2010-03-10 深圳先进技术研究院 电磁干扰隔离装置
CN102013537A (zh) * 2010-12-13 2011-04-13 中兴通讯股份有限公司 基于衬底集成波导开口谐振环的微波带通滤波器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M.M.BAIT-SUWAILAM: "Simultaneous switching noise mitigation in high-speed circuits using complementary split-ring resonators", 《ELECTRONICS LETTERS》, vol. 46, no. 8, 15 April 2010 (2010-04-15) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102957310A (zh) * 2012-10-26 2013-03-06 上海交通大学 基于局部电磁带隙结构的电源分配网络
CN102957310B (zh) * 2012-10-26 2015-08-19 上海交通大学 基于局部电磁带隙结构的电源分配网络
CN103683904A (zh) * 2013-12-09 2014-03-26 上海交通大学 电磁带隙结构单元小型化的电源分配网络
CN105515564A (zh) * 2015-12-07 2016-04-20 中国电子科技集团公司第十研究所 螺旋谐振环超宽带同步开关噪声抑制电源分配网络

Also Published As

Publication number Publication date
CN102522962B (zh) 2015-01-14

Similar Documents

Publication Publication Date Title
CN102957310B (zh) 基于局部电磁带隙结构的电源分配网络
US7459638B2 (en) Absorbing boundary for a multi-layer circuit board structure
CN103683904A (zh) 电磁带隙结构单元小型化的电源分配网络
Zhang et al. A power plane with wideband SSN suppression using a multi-via electromagnetic bandgap structure
CN102522962B (zh) 高速电路系统中的电源分配网络
Röhrl et al. Cost-effective SIW band-pass filters for millimeter wave applications a method to combine low tolerances and low prices on standard pcb substrates
Engin et al. Power transmission lines: A new interconnect design to eliminate simultaneous switching noise
Wu et al. Mitigation of noise coupling in multilayer high-speed PCB: State of the art modeling methodology and EBG technology
CN104201454A (zh) Ltcc小型化微波无源器件
De Paulis et al. Signal integrity analysis of single-ended and differential striplines in presence of EBG planar structures
US10652998B2 (en) Multilayer ceramic electronic package with modulated mesh topology
De Paulis et al. Standalone removable EBG-based common mode filter for high speed differential signaling
Li et al. G-shaped defected microstrip structure based method of reducing crosstalk of coupled microstrip lines
Kazerooni et al. Crosstalk and electromagnetic interference noise investigation for a coupled pair of microstrip lines with a break in ground structure
US20200100356A1 (en) Multilayer ceramic electronic package with modulated mesh topology and alternating rods
Di Febo et al. Impact of planar electromagnetic band-gap structures on IR-DROP and signal integrity in high speed printed circuit boards
Nisanci et al. Practical EBG application to multilayer PCB: Impact on signal integrity
Yu A Novel Microstrip‐to‐Microstrip Vertical Via Transition in X‐Band Multilayer Packages
Shi et al. Vertical cascaded planar EBG structure for SSN suppression
Ndip et al. Modeling and analysis of return-current paths for microstrip-to-microstrip via transitions
Tereshchenko et al. EBG structures on high permittivity substrate to reduce noise in power distribution networks
Zhang et al. Power noise suppression in multilayer printed circuit boards using electromagnetic bandgap in both power and ground planes
Raikar et al. Mitigation of Electromagnetic Interference in high speed circuits
Yuan et al. Evaluating 224G SI Performance of Vertical Interconnections on Package Substrate and PCB
Le Signal Integrity Optimization of RF/Microwave Transmission Lines in Multilayer PCBs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150114

Termination date: 20171114

CF01 Termination of patent right due to non-payment of annual fee