CN102522403A - 具有低寄生电容的金属氧化层金属电容 - Google Patents
具有低寄生电容的金属氧化层金属电容 Download PDFInfo
- Publication number
- CN102522403A CN102522403A CN2011104425539A CN201110442553A CN102522403A CN 102522403 A CN102522403 A CN 102522403A CN 2011104425539 A CN2011104425539 A CN 2011104425539A CN 201110442553 A CN201110442553 A CN 201110442553A CN 102522403 A CN102522403 A CN 102522403A
- Authority
- CN
- China
- Prior art keywords
- metal
- capacitance
- oxide layer
- lead
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了金属-氧化层-金属电容，包含有第一金属层，具有负电性；第二金属层，具有负电性；以及至少一第三金属层，设于该第一金属层及该第二金属层之间，该至少一第三金属层中每一第三金属层包含具有负电性的多条第一导线以及具有正电性的多条第二导线，并且该每一第三金属层的两侧分别为该多条第一导线其中的第一导线。本发明金属-氧化层-金属电容的正电极相对地或对其它点的寄生电容较已知技术大幅降低，其更适用于对寄生电容敏感的电路，如运算放大器的输入端。
Description
本申请是申请日为2009年9月11日、申请号为200910174357.0发明名称为“具有低寄生电容的金属氧化层金属电容”的发明专利申请的分案申请。
技术领域
本发明涉及一种金属-氧化层-金属电容，尤指一种正电极对其它点具有低寄生电容的金属-氧化层-金属电容。
背景技术
金属-氧化层-金属(Metal-Oxide-Metal，MOM)电容是常见的一种半导体电容，可提供高电容密度，广泛用于混合信号电路及射频电路中。相较于金属-绝缘层-金属(Metal-Insulator-Metal，MIM)电容，形成金属-氧化层-金属电容的工艺少一道光掩模，工艺较简易、经济。
请参考图1及图2，图1为已知叉合式(Interdigitated)金属-氧化层-金属电容10的奇数金属层11的平面图，图2为金属-氧化层-金属电容10的偶数金属层12的平面图。金属-氧化层-金属电容10以导线做为电极，导线的材料可为金属或多晶硅(Polystalline Silicon)。每一金属层的电极图案如手指状叉合，相邻导线具有相异电性，在附图中以+及-标示。在金属层11中，导线111、113、115连接于汇流线117，导线112、114、116连接于汇流线118；在金属层12中，导线122、124、126连接于汇流线128，导线121、123、125连接于汇流线127。相同电性的导线透过汇流线上的介层洞(Via)，如斜线区域所示，相互电性连接。
由图1及图2可知，每一导线与同层中相邻的导线的电性相异，并且与邻层中相邻的导线的电性相异，因此，金属-氧化层-金属电容10的纵剖面可表示如图3。在金属-氧化层-金属电容10中，正电性导线对地或对电路中其它点的寄生电容，与负电性导线对地或对电路中其它点的寄生电容的大小相同。请注意，在常见的电路如类比数字转换器、数字类比转换器、取样保持电路或滤波电路中，运算放大器的输入端对寄生电容相当敏感，寄生电容应该要尽可能的小，以避免影响运算放大器的工作性能。然而，对金属-氧化层-金属电容10而言，其中正电性导线对地或对其它点的寄生电容没有经过设计使其变小，因此不适用于运算放大器的输入端。
除了叉合式金属-氧化层-金属电容10之外，已知半导体工艺亦可形成其它形式的金属-氧化层-金属电容。请参考图4，图4为已知平行板式(Parallel Plate)金属-氧化层-金属电容40的纵剖面图。金属-氧化层-金属电容40由面积相同的金属层41～45与介电层交叠形成，介电层于图4中省略标示。每一金属层为平板电极，相异电性的平板电极交错排列。与叉合式金属-氧化层-金属电容10相似之处在于，在平行板式金属-氧化层-金属电容40中，正电性平板电极对地或对电路中其它点的寄生电容，与负电性平板电极对地或对其它点的寄生电容的大小相同，较不适用于运算放大器的输入端。
另外，以实际工艺而言，在蚀刻形成金属-氧化层-金属电容40中各个平板电极时，平板电极的边缘不若图4所示一般整齐，而是参差不齐。每一平板电极的边缘对其上层平板电极的边缘的寄生电容，与该平板电极的边缘对其下层平板电极的边缘的寄生电容不相同，不平整的电极边缘所造成的寄生电容降低了金属-氧化层-金属电容40的精确度。再者，当运算放大器的输入端使用金属-氧化层-金属电容40时，不平整的电极边缘所造成的寄生电容值的变异性，可能导致用来设计运算放大器的增益的电容匹配不良，使得运算放大器的增益偏离理想值。
发明内容
因此，本发明的主要目的即在于提供一种金属-氧化层-金属电容，其正电极相对于负电极具有较低的寄生电容。
本发明披露一种金属-氧化层-金属电容，包含有第一金属层，具有第一电性；第二金属层，具有该第一电性；以及至少一第三金属层，设于该第一金属层及该第二金属层之间，该至少一第三金属层中每一第三金属层包含具有该第一电性的多条第一导线以及具有第二电性的多条第二导线，并且该每一第三金属层的两侧分别为该多条第一导线其中的第一导线。
本发明另披露一种金属-氧化层-金属电容，包含有多个第一金属层，具有第一电性；以及至少一第二金属层，具有第二电性，该至少一第二金属层中每一第二金属层设于该多个第一金属层中两相邻的第一金属层之间，并且该每一第二金属层的面积小于相邻的该第一金属层的面积。
附图说明
图1为已知叉合式金属-氧化层-金属电容的奇数金属层的平面图。
图2为图1的叉合式金属-氧化层-金属电容的偶数金属层的平面图。
图3为图1的叉合式金属-氧化层-金属电容的纵剖面图。
图4为已知平行板式金属-氧化层-金属电容的纵剖面图。
图5为本发明实施例的叉合式金属-氧化层-金属电容的纵剖面图。
图6为图5的金属-氧化层-金属电容的奇数金属层的平面图。
图7为图5的金属-氧化层-金属电容的偶数金属层的平面图。
图8及图9为本发明实施例的叉合式金属-氧化层-金属电容的纵剖面图。
图10为本发明实施例平行板式金属-氧化层-金属电容的纵剖面图。
图11为图10的金属-氧化层-金属电容的平面透视图。
图12为本发明实施例平行板式金属-氧化层-金属电容的平面透视图。
其中，附图标记说明如下：
10、40、50、80、90、100、120 金属-氧化层-金属电容
11、12、41～45、51、52、L1～LN 金属层
111～118、121～128、511～529、531、533、导线
535
具体实施方式
请参考图5，图5为本发明实施例叉合式金属-氧化层-金属电容50的纵剖面图。金属-氧化层-金属电容50包含有金属层L1～LN，其中第1层(底层)及第N层(顶层)为平板电极，第2层至第(N-1)层中每一层是以导线做为电极，导线所带的电性以+及-标示。金属层之间为介电层，在附图中省略标示。以下附图所示各个金属层的导线数量仅为本发明的实施例，不局限本发明的范畴。金属-氧化层-金属电容50的底层及顶层为负电性的平板电极，而不是正、负电性交错排列的导线，并且于第2层至第(N-1)层的每一层中，位于两侧的导线皆为负电性，除两侧以外则是正电性导线与负电性导线交错排列。每一正电性导线与同一金属层中的负电性导线左右相邻，并且与相邻金属层中的负电性导线上下相邻。
请参考图6及图7，图6及图7分别为图5的金属-氧化层-金属电容50的第2层至第(N-1)层其中的奇数金属层51及偶数金属层52的平面图。在金属层51中，负电性导线511、513、515、517、519、521连接于汇流线523，正电性导线512、514、516连接于汇流线518。在金属层52中，负电性导线525、527、529、531、533连接于汇流线535，正电性导线520、522、524、526连接于汇流线528。所有金属层中的正电性导线通过汇流线上的介层洞，如斜线区域所示，相互电性连接；所有金属层中的负电性导线亦通过汇流线上的介层洞电性连接，并且与底层及顶层的负电性平板电极电性连接。此外，每一奇数金属层两侧的负电性导线上设有介层洞，用来电性连接相邻的奇数金属层的两侧。
由上可知，金属-氧化层-金属电容50以底层及顶层的负电性平板电极及其它金属层两侧的负电性导线，将内部的正电性导线包围，因此，正电性导线对地及对其它点的寄生电容，受到外围的负电性平板电极及导线的遮蔽而减少。如此一来，金属-氧化层-金属电容50较已知叉合式金属-氧化层-金属电容更适用于对寄生电容敏感的电路，如运算放大器的输入端。
请注意，金属-氧化层-金属电容50为本发明的实施例，本领域普通技术人员当可据以做不同的变化及修饰。请参考图8，图8为本发明实施例叉合式金属-氧化层-金属电容80的纵剖面图。金属-氧化层-金属电容80类似金属-氧化层-金属电容50，不同之处在于金属-氧化层-金属电容80的底层及顶层不是平板电极，而是负电性导线。金属-氧化层-金属电容80以底层、顶层及各金属层两侧的负电性导线，将内部的正电性导线包围，以减少正电性导线对地及对其它点的寄生电容，惟其对于寄生电容的减少效果不如金属-氧化层-金属电容50。本领域普通技术人员可根据金属-氧化层-金属电容80的纵剖面图，推知各金属层的平面图及工艺方法，在此不赘述。
请参考图9，图9为本发明实施例叉合式金属-氧化层-金属电容90的纵剖面图。金属-氧化层-金属电容90包含有金属层L1～LN，其中底层及顶层为平板电极，第2层至第(N-1)层中每一层以导线做为电极。金属-氧化层-金属电容90类似图5的金属-氧化层-金属电容50，不同之处在于第2层至第(N-1)层的每一层中，除了两侧必须是负电性导线，其余导线的电性交错排列不是以一条导线为单位，而是以两条导线为单位。金属-氧化层-金属电容90同样是以底层及顶层的负电性平板电极及其它金属层两侧的负电性导线，将内部的正电性导线包围，因此减少了正电性导线对地及对其它点的寄生电容，适用于运算放大器的输入端。
进一步来说，在本发明实施例的叉合式金属-氧化层-金属电容中，第2层至第(N-1)层中每一层除了两侧的负电性导线外，其余的负电性导线可视为多个群组的集合，所有的正电性导线亦可视为多个群组的集合。由图5及图9的实施例归纳得知，每一正电性导线群组包含有至少一正电性导线，每一负电性导线群组包含有至少一负电性导线。每一正电性导线群组与同一金属层中的负电性导线群组左右相邻，并且与相邻金属层中的负电性导线群组上下相邻。
请参考图10，图10为本发明实施例平行板式金属-氧化层-金属电容100的纵剖面图。金属-氧化层-金属电容100由金属层L1～LN与介电层交叠形成，介电层未标示于图10中。每一金属层为平板电极，相异电性的平板电极交错排列，奇数金属层L1、L3、L5、…、LN为负电性平板电极，偶数金属层L2、L4、L5、…、L(N-1)为正电性平板电极。每一正电性平板电极的面积，小于上下相邻的两负电性平板电极的面积。请参考第11图，图11为金属-氧化层-金属电容100的平面透视图，其中以实线标示者为奇数金属层；以虚线标示者为偶数金属层。如图11所示，每一正电性平板电极于同一侧拉出另一电极区域，通过介层洞(如斜线区域所示)与其它正电性平板电极相互电性连接；每一负电性平板电极亦于同一侧通过介层洞与其它负电性平板电极相互电性连接。
由图10及图11可知，平行板式金属-氧化层-金属电容100的底层及顶层皆为负电性平板电极，并且其中每一正电性平板电极的面积皆小于相邻的负电性平板电极的面积。如此一来，正电性平板电极对地及对其它点的寄生电容，受到外围的负电性平板电极的遮蔽而减少。相较于已知平行板式金属-氧化层-金属电容40，平行板式金属-氧化层-金属电容100更适用于对寄生电容敏感的电路，如运算放大器的输入端。
请注意，图10及图11所示的金属-氧化层-金属电容100为二点式电容，本发明中缩小正电性平板电极以降低寄生电容的概念，亦可用来形成三点式电容。请参考图12，图12为本发明实施例金属-氧化层-金属电容120的平面透视图。金属-氧化层-金属电容120为三点式电容，其中以实线标示者为奇数金属层，即负电性平板电极；以虚线标示者为偶数金属层，即正电性平板电极；斜线区域为介层洞。本领域普通技术人员可根据图10所示的概念，得到如图12的三点式电容设计，在此不详述。
综上所述，在本发明提出的叉合式金属-氧化层-金属电容及平行板式金属-氧化层-金属电容中，带正电性的电极对地或对其它点的寄生电容较已知技术大幅降低，因此本发明的金属-氧化层-金属电容更适合用于类比数字转换器、数字类比转换器或取样保持电路中的运算放大器电路中。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (5)
1.一种金属-氧化层-金属电容，包含有：
多个第一金属层，具有第一电性；以及
至少一第二金属层，具有第二电性，该至少一第二金属层中每一第二金属层设于该多个第一金属层中两相邻的第一金属层之间，并且该每一第二金属层的面积小于相邻的该第一金属层的面积。
2.如权利要求1所述的金属-氧化层-金属电容，其中该多个第一金属层为平板电极。
3.如权利要求1所述的金属-氧化层-金属电容，其中该至少一第二金属层为平板电极。
4.如权利要求1所述的金属-氧化层-金属电容，其中该多个第一金属层相互电性连接。
5.如权利要求1所述的金属-氧化层-金属电容，其中该至少一第二金属层相互电性连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104425539A CN102522403A (zh) | 2009-09-11 | 2009-09-11 | 具有低寄生电容的金属氧化层金属电容 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104425539A CN102522403A (zh) | 2009-09-11 | 2009-09-11 | 具有低寄生电容的金属氧化层金属电容 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101743570A Division CN102024806A (zh) | 2009-09-11 | 2009-09-11 | 具有低寄生电容的金属氧化层金属电容 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102522403A true CN102522403A (zh) | 2012-06-27 |
Family
ID=46293267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011104425539A Pending CN102522403A (zh) | 2009-09-11 | 2009-09-11 | 具有低寄生电容的金属氧化层金属电容 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102522403A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10249705B2 (en) | 2017-06-12 | 2019-04-02 | Ali Corporation | Capacitor array structure |
-
2009
- 2009-09-11 CN CN2011104425539A patent/CN102522403A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10249705B2 (en) | 2017-06-12 | 2019-04-02 | Ali Corporation | Capacitor array structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8394696B2 (en) | Semiconductor device with reduced capacitance tolerance value | |
| US7274085B1 (en) | Capacitor structure | |
| TW525220B (en) | Multilayer pillar array capacitor structure for deep sub-micron CMOS | |
| CN100463161C (zh) | 半导体器件 | |
| KR100815172B1 (ko) | 캐패시터 | |
| US20070102745A1 (en) | Capacitor structure | |
| EP0905792B1 (en) | Stacked-fringe integrated circuit capacitors | |
| US7859039B2 (en) | X-shaped semiconductor capacitor structure | |
| KR100640065B1 (ko) | 그라운드 실드층을 포함하는 ｍｉｍ 커패시터 | |
| US20110057293A1 (en) | Metal-oxide-metal capacitor having low parasitic capacitor | |
| CN102024806A (zh) | 具有低寄生电容的金属氧化层金属电容 | |
| US20070072361A1 (en) | Method of reducing current leakage in a metal insulator metal semiconductor capacitor and semiconductor capacitor thereof | |
| US20150123244A1 (en) | Differential moscap device | |
| US20080237792A1 (en) | Semiconductor capacitor structure and layout pattern thereof | |
| US9224685B1 (en) | Shielded metal-oxide-metal (MOM) capacitor structure | |
| CN102522403A (zh) | 具有低寄生电容的金属氧化层金属电容 | |
| US8154847B2 (en) | Capacitor structure | |
| US20090296313A1 (en) | Capacitor structure and metal layer layout thereof | |
| CN103700645A (zh) | Mom电容及其制作方法 | |
| US20060091443A1 (en) | Composite capacitor | |
| CN213519941U (zh) | 一种立体结构电容器 | |
| CN100446254C (zh) | 半导体电容 | |
| CN100454550C (zh) | 电容结构 | |
| KR20100042462A (ko) | 주변회로용 커패시터를 구비하는 반도체 메모리 소자 | |
| CN1979849A (zh) | 电容结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120627 |