CN102511188B - 一种降低芯片功耗的方法及设备 - Google Patents
一种降低芯片功耗的方法及设备 Download PDFInfo
- Publication number
- CN102511188B CN102511188B CN201180003004.XA CN201180003004A CN102511188B CN 102511188 B CN102511188 B CN 102511188B CN 201180003004 A CN201180003004 A CN 201180003004A CN 102511188 B CN102511188 B CN 102511188B
- Authority
- CN
- China
- Prior art keywords
- processing unit
- unit
- unit interval
- logic module
- described processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- C—CHEMISTRY; METALLURGY
- C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F3/00—Biological treatment of water, waste water, or sewage
- C02F3/006—Regulation methods for biological treatment
-
- C—CHEMISTRY; METALLURGY
- C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F3/00—Biological treatment of water, waste water, or sewage
- C02F3/02—Aerobic processes
- C02F3/08—Aerobic processes using moving contact bodies
- C02F3/085—Fluidized beds
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- C—CHEMISTRY; METALLURGY
- C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F2303/00—Specific treatment goals
- C02F2303/10—Energy recovery
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02W—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
- Y02W10/00—Technologies for wastewater treatment
- Y02W10/10—Biological treatment of water, waste water, or sewage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02W—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
- Y02W10/00—Technologies for wastewater treatment
- Y02W10/30—Wastewater or sewage treatment systems using renewable energies
Landscapes
- Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Theoretical Computer Science (AREA)
- Biodiversity & Conservation Biology (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microbiology (AREA)
- Hydrology & Water Resources (AREA)
- Environmental & Geological Engineering (AREA)
- Water Supply & Treatment (AREA)
- Molecular Biology (AREA)
- Health & Medical Sciences (AREA)
- Mobile Radio Communication Systems (AREA)
- Power Sources (AREA)
Abstract
本发明实施例提供了一种降低芯片功耗的方法,涉及通信领域,所述方法包括:在第一单位时间内接收第二单位时间内芯片所需处理的逻辑模块的配置参数,所述配置参数至少包括所述逻辑模块包括的数据块的个数和所述数据块的长度,所述第二单位时间为所述第一单位时间之后的单位时间;根据所述芯片包括的处理单元对应的逻辑模块的配置参数确定在所述第二单位时间内所述处理单元所需的电压;在所述第二单位时间向所述处理单元供给所述处理单元所需的电压。所述设备包括:接收模块、确定模块和供给模块。本发明能够避免芯片的功耗的浪费和性能的损失。
Description
技术领域
本发明涉及通信领域,特别涉及一种降低芯片功耗的方法及设备。
背景技术
在通信领域中,芯片性能影响通信的质量;芯片的性能受自身的温度的影响,芯片本身的温度一方面由环境温度决定,另一方面由芯片自身的功耗决定;目前常常采用降低芯片的功耗来降低芯片的温度,以达到提高芯片性能的目的。
目前DVFS(Dynamic Voltage and Frequency Scaling,动态电压和频率缩放)技术提供了一种降低芯片的功耗的方法,具体为:根据当前单位时间内芯片的负载预测当前单位时间最近的下一个单位时间内芯片所需要的性能,并计算出在下一个单位时间内芯片所需要的电压,并通知电源管理模块在下一个单位时间内调整供给芯片的电压,如此通过动态调整供给芯片的电压来降低芯片的功耗。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
根据当前单位时间内芯片的负载预测出的下一个单位时间内芯片所需要的性能存在较大的不准确性,如果预测的性能大于芯片实际所需性能,则造成芯片的功耗的浪费;如果预测的性能小于芯片实际所需性能,则会造成芯片的性能的损失。
发明内容
为了避免芯片功耗的浪费和性能的损失,本发明实施例提供了一种降低芯片功耗的方法及设备。本发明实施例提供的技术方案如下:
一种降低芯片功耗的方法,所述方法包括:
在第一单位时间内接收第二单位时间内芯片所需处理的逻辑模块的配置参数,所述配置参数至少包括所述逻辑模块包括的数据块的个数和所述数据块的长度,所述第二单位时间为所述第一单位时间之后的单位时间;
根据所述芯片包括的处理单元对应的逻辑模块的配置参数确定在所述第二单位时间内所述处理单元所需的电压;
在所述第二单位时间向所述处理单元供给所述处理单元所需的电压。
一种降低芯片功耗的设备,所述设备包括:
接收模块,用于在第一单位时间内接收第二单位时间内芯片所需处理的逻辑模块的配置参数,所述配置参数至少包括所述逻辑模块包括的数据块的个数和所述数据块的长度,所述第二单位时间为所述第一单位时间之后的单位时间;
确定模块,用于根据所述芯片包括的处理单元对应的逻辑模块的配置参数确定在所述第二单位时间内所述处理单元所需的电压;
供给模块,用于在所述第二单位时间内向所述处理单元供给所述处理单元所需的电压。
在本发明实施例中,在第一单位时间内接收第二单位时间内芯片所需处理的逻辑模块的配置参数,根据芯片包括的处理单元对应的逻辑模块的配置参数能够准确地确定出在第二单位时间内该处理单元所需的电压,在第二单位时间内向该处理单元供给该处理单元所需的电压。如此,能够避免芯片功耗的浪费和性能的损失。
附图说明
图1是本发明实施例1提供的一种降低芯片功耗的方法流程图;
图2是本发明实施例2提供的一种降低芯片功耗的方法流程图;
图3是本发明实施例2提供的第二协议处理层的结构示意图;
图4是本发明实施例3提供的第一种降低芯片功耗的设备示意图;
图5是本发明实施例3提供的第二种降低芯片功耗的设备示意图;
图6是本发明实施例3提供的第三种降低芯片功耗的设备示意图;
图7是本发明实施例3提供的第四种降低芯片功耗的设备示意图;
图8是本发明实施例3提供的第五种降低芯片功耗的设备示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
实施例1
如图1所示,本发明实施例提供了一种降低芯片功耗的方法,包括:
步骤101:在第一单位时间内接收第二单位时间内芯片所需处理的逻辑模块的配置参数,该配置参数至少包括该逻辑模块包括的数据块的个数和所述数据块的长度,第二单位时间为第一单位时间之后的单位时间;
步骤102:根据芯片包括的处理单元对应的逻辑模块的配置参数确定在第二单位时间内该处理单元所需的电压;
步骤103:在第二单位时间向该处理单元供给该处理单元所需的电压。
其中,上述步骤102可以包括:
(1):根据该处理单元对应的逻辑模块的配置参数获取在第二单位时间内该处理单元所需的频率;
(2):根据在第二单位时间内该处理单元所需的频率,获取在第二单位时间内该处理单元所需的电压。
进一步地,上述(1)可以包括:
(1-1):根据该处理单元对应的逻辑模块的配置参数计算出该处理单元对应的逻辑模块的处理量;
(1-2):根据该处理单元对应的逻辑模块的处理量和该处理单元的延时指标,计算出在第二单位时间内该处理单元所需的频率。
进一步地,上述(2)可以包括:
(2-1):根据在第二单位时间内该处理单元所需的频率,确定出该处理单元对应的频率范围;
(2-2):根据该处理单元对应的频率范围,从存储的频率范围与电压的对应关系中获取在第二单位时间内该处理单元所需的电压。
进一步地,在上述(1)后,还可以包括:
在第二单位时间内,将该处理单元的频率调整为该处理单元所需的频率。
在本发明实施例中,在第一单位时间内接收第二单位时间内芯片所需处理的逻辑模块的配置参数,根据芯片包括的处理单元对应的逻辑模块的配置参数能够准确地确定出在第二单位时间内该处理单元所需的电压,在第二单位时间内向该处理单元供给该处理单元所需的电压。如此,能够避免芯片功耗的浪费和性能的损失。
实施例2
本发明实施例提供了一种降低芯片功耗的方法。在本实施例中,第一协议层将第一协议层内的程序发送给第二协议层,第二协议层内的芯片接收该程序并对该程序进行处理,且第二协议层内的芯片可以通过本实施例提供的方法来降低自身的功耗,以提高自身的性能,参见图2,该方法包括:
步骤201:在第一单位时间内接收第二单位时间内芯片所需处理的逻辑模块的配置参数,且该配置参数至少包括该逻辑模块包括的数据块的个数和数据块的长度,第二单位时间为第一单位时间之后的单位时间;
其中,第一协议层内的任一个程序,假设为第一程序,按照第一程序内各程序段的功能可以将整个第一程序划分成一个或多个逻辑模块,逻辑模块包括一个或多个数据块;第一协议层内的其他任一个程序,假设为第二程序,第二程序的结构与第一程序相同,即第二程序包括的逻辑模块的个数和类型都分别与第一程序包括的逻辑模块的个数和类型相同,但第一程序和第二程序内相同类型的逻辑模块包括的数据块的个数和数据块的长度不一定相同。
其中,第二协议层内的任一个芯片内包括一个或多个处理单元,可以事先配置第二协议层内的芯片包括的处理单元对应程序中的一个或多个逻辑模块,第二协议层内的任一个芯片内包括的处理单元用于处理其对应逻辑模块包括的数据块。
其中,第一协议层在第一单位时间内发送第一单位时间内所需处理的逻辑模块包括的数据块给第二协议层,第二协议层内的芯片接收第一协议层发送的逻辑模块包括的数据块,将该逻辑模块包括的数据块映射到该逻辑模块对应的处理单元中并通过该处理单元对该逻辑模块包括的数据块进行处理;同时第一协议层还在第一单位时间内发送第二单位时间内所需处理的逻辑模块的配置参数给第二协议层,第二协议层内的芯片接收该逻辑模块的配置参数并根据该逻辑模块的配置参数准备资源,该资源用于在第二单位时间内处理第一协议层发送的该逻辑模块包括的数据块。
假设,第一协议层可以为数据链路层,第二协议层可以为物理层,第二协议层内的芯片对第一协议层内的程序进行基带处理;参见图3,第一协议层内的第一程序被划分的逻辑模块包括CRC(Cyclic Redundancy Check,循环冗余校验码)、分段、FEC(Forward ErrorCorrection,前向纠错)、速率匹配、加扰和调制;第二协议层包括第一芯片和第二芯片,第一芯片内的处理单元包括HAC(Home Access Center,主接入中心)、第一处理核和第二处理核,第二芯片内的处理单元包括第三处理核和第四处理核,可以事先设置第一处理核对应第一程序包括的逻辑模块为CRC和分段,HAC对应第一程序包括的逻辑模块为FEC,第二处理核对应第一程序包括的逻辑模块为速率匹配,第三处理核对应第一程序包括的逻辑模块为加扰,第四处理核对应第一程序包括的逻辑模块为调制,即第一处理核用于处理第一程序包括的CRC和分段两逻辑模块,HAC用于处理第一程序包括的逻辑模块为FEC,第二处理核用于处理第一程序包括的逻辑模块为速率匹配,第三处理核用于处理第一程序包括的逻辑模块为加扰,第四处理核用于处理第一程序包括的逻辑模块为调制。
假设,第一协议层需要第二协议层的芯片在第二单位时间内处理的逻辑模块包括CRC、分段、FEC、速率匹配、加扰和调制,则第一协议层在第一单位时间内发送第二单位时间内所需处理的逻辑模块CRC的配置参数、分段的配置参数、FEC的配置参数、速率匹配的配置参数、加扰的配置参数和调制的配置参数给第二协议层的芯片。
其中,需要说明的是:CRC的配置参数至少包括CRC包括的数据块的个数、数据块的长度和CRC位数;分段的配置参数至少包括分段包括的数据块的个数和数据块的长度;FEC的配置参数至少包括FEC包括的数据块的个数、数据块的长度和FEC编码方式;速率匹配的配置参数至少包括速度匹配包括的数据块的个数和数据块的长度;加扰的配置参数至少包括加扰包括的数据块的个数和数据块的长度;以及,调制的配置参数至少包括调制包括的数据块的个数和数据块的长度。
其中,在通信领域中,一个单位时间可以为一个或多个TTI(Transmission Time Interval,传输时间间隔)。第一单位时间可以为当前的单位时间,第二单位时间可以为第一单位时间之后的第一个单位时间、第二个单位时间或第三个单位时间等。
步骤202:针对第二单位时间内所需处理的任一个逻辑模块,根据该逻辑模块的配置参数计算出该逻辑模块的处理量;
具体地,根据该逻辑模块包括的数据块的个数和数据块的长度计算出该逻辑模块的处理量;对于其他的任一逻辑模块,按与该逻辑模块相同的计算方法计算该逻辑模块的处理量。
其中,可以将该逻辑模块包括的数据块的个数与数据块的长度做乘法运算得到该逻辑模块的处理量。
其中,需要说明的是:对于逻辑模块CRC,则需要根据逻辑模块CRC包括的数据块的个数、数据块的长度和CRC位数计算出逻辑模块CRC的处理量;对于逻辑模块FEC,则需要根据逻辑模块FEC包括的数据块的个数、数据块的长度和FEC编码方式计算出逻辑模块FEC的处理量。
例如,根据CRC的配置参数计算出CRC的处理量为C1,根据分段的配置参数计算出分段的处理量C2,根据FEC的配置参数计算出FEC的处理量C3,根据速率匹配的配置参数计算出速率匹配的处理量为C4,根据加扰的配置参数计算出加扰的处理量为C5,以及,根据调制的配置参数计算出调制的处理量为C6。
步骤203:针对芯片中包括的任一个处理单元,根据该处理单元的延时指标和该处理单元对应的逻辑模块的处理量,计算出在第二单位时间内该处理单元所需的频率;
具体地,获取该处理单元对应的延时指标,根据该处理单元的延时指标和该处理单元对应的逻辑模块的处理量按如下公式(1)计算出在第二单位时间内该处理单元所需的频率;
其中,在公式(1)中,F为处理单元在第二单位时间内所需的频率,C为处理单元对应的逻辑模块的处理量,T为处理单元的延时指标。
其中,对于第二协议层的芯片,可以事先设置芯片内的每个处理单元对应一个延时指标;当将数据输入到处理单元后,经过该处理单元对应的延时指标的时间后该处理单元输出该数据的处理结果。
在本实施例中,可以事先设置第一处理核对应的延时指标为T1、HAC对应的延时指标为T2、第二处理核对应的延时指标为T3、第三处理核对应的延时指标为T4以及第四处理核对应的延时指标为T5,其中,当将数据输入到第一处理核后,经过T1时间后第一处理核输出处理该数据的结果,HAC的延时指标T2、第二处理核的延时指标T3、第三处理核的延时指标T4以及第四处理核的延时指标T5的含义类似,不再一一说明。
例如,获取第一处理核的延时指标T1,根据第一处理核对应的逻辑模块CRC的处理量C1和分段的处理量C2以及第一处理核的延时指标T1,并按如下的公式(1-1)计算出在第二单位时间内第一处理核所需的频率F1;
获取HAC对应的延时指标T2,根据HAC对应的逻辑模块FEC的处理量C3和HAC的延时指标T2,并按如下的公式(1-2)计算出在第二单位时间内HAC所需的频率F2;
获取第二处理核对应的延时指标T3,根据第二处理核对应的逻辑模块速率匹配的处理量C4和第二处理核的延时指标T3,并按如下的公式(1-3)计算出在第二单位时间内第二处理核所需的频率F3;
获取第三处理核对应的延时指标T4,根据第三处理核对应的逻辑模块加扰的处理量C5和第三处理核的延时指标T4,并按如下的公式(1-4)计算出在第二单位时间内第三处理核所需的频率F4;
获取第四处理核对应的延时指标T5,根据第四处理核对应的逻辑模块调制的处理量C6和第四处理核的延时指标T5,并按如下的公式(1-5)计算出在第二单位时间内第四处理核所需的频率F5;
步骤204:根据在第二单位时间内该处理单元所需的频率,获取在第二单位时间内该处理单元所需的电压;
具体地,根据在第二单位时间内该处理单元所需的频率,确定出该处理单元对应的频率范围,根据该处理单元对应的频率范围,从已存储的频率范围与电压的对应关系中获取在第二单位时间内该处理单元所需要的电压。
其中,可以事先设置频率范围与电压的对应关系,例如,可以事先设置如表1所示的频率范围与电压的对应关系。
表1
频率范围 | 电压 |
401Mh-500Mh | 1V |
301Mh-400Mh | 0.9V |
0-300Mh | 0.8V |
例如,根据在第二单位时间内第一处理核所需的频率F1确定出第一处理核对应的频率范围为301Mh-400Mh,根据确定的频率范围301Mh-400Mh从如表1所示的频率范围与电压的对应关系中,获取在第二单位时间内第一处理核所需的电压为0.9V;根据在第二单位时间内HAC所需的频率F2确定HAC对应的频率范围为0-300Mh,根据确定的频率范围0-300Mh从如表1所示的频率范围与电压的对应关系中,获取在第二单位时间内HAC所需的电压为0.8V;根据在第二单位时间内第二处理核所需的频率F3确定出第二处理核对应的频率范围为0Mh-300Mh,根据确定的频率范围0Mh-300Mh从如表1所示的频率范围与电压的对应关系中,获取在第二单位时间内第二处理核所需的电压为0.8V;根据在第二单位时间内第三处理核所需的频率F4确定出第三处理核对应的频率范围为401Mh-500Mh,根据确定的频率范围401Mh-500Mh从如表1所示的频率范围与电压的对应关系中,获取在第二单位时间内第三处理核所需的电压为1V;以及,根据在第二单位时间内第四处理核所需的频率F5确定出第四处理核对应的频率范围为301Mh-400Mh,根据确定的频率范围301Mh-400Mh从如表1所示的频率范围与电压的对应关系中,获取在第二单位时间内第四处理核所需的电压为0.9V。
其中,在本实施例中,第一协议层在第一单位时间内发送第二单位时间内所需要处理的逻辑模块的配置参数给第二协议层,如此根据第二单位时间内所需要处理的逻辑模块的配置参数可以准确地计算出第二单位时间内所需处理的逻辑模块的处理量,从而能够准确地计算出在第二单位时间内每个逻辑模块对应的处理单元所需的频率,并根据在第二单位时间内该处理单元所需的频率,准确地获取到在第二单位时间内该处理单元所需的电压,如此能够避免造成芯片性能的损失和功耗的浪费。
步骤205:在第二单位时间内向该处理单元供给该处理单元所需的电压。
具体地,可以将在第二单位时间内该处理单元所需的电压通知给电源管理模块,使得电源管理模块在第二单位时间内向该处理单元供给该处理单元所需的电压,如此降低第二协议层内的芯片的功耗。
进一步地,还可以在第二单位时间内,将该处理单元的频率调整为该处理单元所需的频率。
其中,对于芯片包括的其他任一处理单元,执行上述步骤203-205的步骤得到该处理单元在第二单位时间内所需的电压,并在第二单位时间内向该处理单元供给该处理单元所需的电压。
其中,在第二单位时间内第一协议层发送所需要处理的逻辑模块包括的数据块给第二协议层,第二协议层将该逻辑模块包括的数据块映射到该逻辑模块对应的处理单元,然后该处理单元再对映射到自身的逻辑模块包括的数据块进行处理。
例如,根据在第二单位时间内第一处理核所需的电压为0.9V,在第二单位时间内向第一处理核供给0.9V的电压,根据在第二单位时间内HAC所需的电压为0.8V,在第二单位时间内向HAC供给0.8V的电压,根据在第二单位时间内第二处理核所需的电压为0.8V,在第二单位时间内向第二处理核供给0.8V的电压,根据在第二单位时间内第三处理核所需的电压为1V,在第二单位时间内向第三处理核供给1V的电压,根据在第二单位时间内第四处理核所需的电压为0.9V,在第二单位时间内向第四处理核供给0.9V的电压。
其中,在第二单位时间内,第一协议层发送逻辑模块CRC包括的数据块、分段包括的数据块、FEC包括的数据块、速率匹配包括的数据块、加扰包括的数据块和调制包括的数据块给第二协议层;第二协议层将CRC包括的数据块和分段包括的数据块映射到第一处理核,将FEC包括的数据块映射到HAC,将速率匹配包括的数据块映射到第二处理核、将加扰包括的数据块映射到第三处理核,以及,将调制包括的数据块映射第四处理核;然后第一处理核对CRC包括的数据块和分段包括的数据块进行基带处理,HAC对FEC包括的数据块进行基带处理,第二处理核对速率匹配包括的数据块进行基带处理,第三处理核对加扰包括的数据块进行基带处理,第四处理核对调制包括的数据块进行基带处理。
其中,第二协议层内的芯片内包括一个控制处理核(CTR Core,Control Core),且本实施例的方法执行的主体可以为该控制处理核;另外,本实施例提供的方法还可以应用于LTE(Long Term Evolution,长期演进)网络、CDMA(Code Division Multiple Access,码分多址)网络、WCDMA(Wideband Code Division Multiple Access,宽带码分多址)网络、WiMAX(Worldwide Interoperability for Microwave Access,全球微波互联接入)网络和/或GSM(GlobalSystem of Mobile communication,全球移动通讯系统)网络包含的上下行处理中。
在本发明实施例中,在第一单位时间内接收第二单位时间内芯片包括的处理单元所需要处理的逻辑模块的配置参数,根据每个逻辑模块的配置参数准确地计算出第二单位时间内第一协议层发送所需要处理的每个逻辑模块的处理量,根据该处理单元对应的逻辑模块的处理量和该处理单元的延时指标准确地计算出在第二单位时间内该处理单元所需的频率,并根据在第二单位时间内该处理单元所需的频率,准确地获取到在第二单位时间内该处理单元所需的电压,如此,能够避免造成芯片性能的损失和功耗的浪费。
实施例3
如图4所示,本发明实施例提供了一种降低芯片功耗的设备,包括:
接收模块301,用于在第一单位时间内接收第二单位时间内芯片所需处理的逻辑模块的配置参数,该配置参数至少包括该逻辑模块包括的数据块的个数和数据块的长度,第二单位时间为第一单位时间之后的单位时间;
确定模块302,用于根据芯片包括的处理单元对应的逻辑模块的配置参数确定在第二单位时间内该处理单元所需的电压;
供给模块303,用于在第二单位时间向该处理单元供给该处理单元所需的电压。
其中,第一单位时间可以为当前的单位时间,第二单位时间可以为第一单位时间之后的第一个单位时间、第二个单位时间或第三个单位时间等。另外,一个单位时间可以为一个或多个TTI(Transmission Time Interval,传输时间间隔)。
其中,在第一单位时间内,接收模块301可以接收第一协议层发送的第二协议层的芯片在第二单位时间内所需处理的逻辑模块的配置参数;第一协议层内的程序包括一个或多个逻辑模块,第二协议层内的芯片包括一个或多个处理单元,且芯片包括的处理单元对应第一协议层内的程序包括的逻辑模块;在第二单位时间内,第一协议层发送在第二单位时间内第二协议层的芯片所需处理的逻辑模块包括的数据块,且芯片包括的处理单元对其对应的逻辑模块包括的数据块进行处理。
其中,参见图5,确定模块302可以包括:
第一获取单元3021,用于根据该处理单元对应的逻辑模块的配置参数获取在第二单位时间内该处理单元所需的频率;
第二获取单元3022,用于根据在第二单位时间内该处理单元所需的频率,获取在第二单位时间内该处理单元所需的电压。
其中,参见图6,第一获取单元可以具体包括:
第一计算子单元a,用于根据该处理单元对应的逻辑模块的配置参数计算出该处理单元对应的逻辑模块的处理量;
第二计算子单元b,用于根据该处理单元对应的逻辑模块的处理量和该处理单元的延时指标,计算出在第二单位时间内该处理单元所需的频率。
其中,第一计算子单元a可以将该逻辑模块包括的数据块的个数与数据块的长度做乘法运算,得到该逻辑模块的处理量。
其中,第二计算子单元b可以根据该处理单元对应的逻辑模块的处理量C和该处理单元的延时指标T按如下公式(2)计算出在第二单位时间内该处理单元所需的频率;
其中,参见图7,第二获取单元包括:
确定子单元c,用于根据在第二单位时间内该处理单元所需的频率,确定出该处理单元对应的频率范围;
获取子单元d,用于根据该处理单元对应的频率范围,从已存储的频率范围与电压的对应关系中获取在第二单位时间内该处理单元所需的电压。
其中,在本实施例中,供给模块303可以将在第二单位时间内该处理单元所需的电压通知给电源管理模块,使得电源管理模块在第二单位时间内该处理单元供给该处理单元所需的电压。
进一步地,参见图8,该设备还可以包括:
调整模块304,用于在所述第二单位时间内,将处理单元的频率调整为处理单元所需的频率。
其中,本实施例提供的设备可以为基站、基站控制设备等通信设备内的用于基带处理的芯片,或者是包括基带处理的芯片的基站、基站控制设备等通信设备。
在本发明实施例中,在第一单位时间内接收第二单位时间内芯片所需处理的逻辑模块的配置参数,根据芯片包括的处理单元对应的逻辑模块的配置参数能够准确地确定出在第二单位时间内该处理单元所需的电压,在第二单位时间内向该处理单元供给该处理单元所需的电压。如此,能够避免芯片功耗的浪费和性能的损失。
需要说明的是:上述实施例提供的一种降低芯片功耗的设备在降低芯片的功耗时,仅以上述各功能模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能模块完成,即将设备的内部结构划分成不同的功能模块,以完成以上描述的全部或者部分功能。另外,上述实施例提供降低芯片功耗的设备与降低芯片功耗的方法实施例属于同一构思,其具体实现过程详见方法实施例,这里不再赘述。
本领域普通可以可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种降低芯片功耗的方法,其特征在于,所述方法包括:
在第一单位时间内接收第二单位时间内芯片所需处理的逻辑模块的配置参数,所述配置参数至少包括所述逻辑模块包括的数据块的个数和所述数据块的长度,所述第二单位时间为所述第一单位时间之后的单位时间;
根据所述芯片包括的处理单元对应的逻辑模块的配置参数确定在所述第二单位时间内所述处理单元所需的电压;
在所述第二单位时间向所述处理单元供给所述处理单元所需的电压。
2.如权利要求1所述的方法,其特征在于,根据所述芯片包括的处理单元对应的逻辑模块的配置参数确定在所述第二单位时间内所述处理单元所需的电压,包括:
根据所述处理单元对应的逻辑模块的配置参数获取在所述第二单位时间内所述处理单元所需的频率;
根据在所述第二单位时间内所述处理单元所需的频率,获取在所述第二单位时间内所述处理单元所需的电压。
3.如权利要求2所述的方法,其特征在于,根据所述芯片包括的处理单元对应的逻辑模块的配置参数确定在所述第二单位时间内所述处理单元所需的频率,包括:
根据所述处理单元对应的逻辑模块的配置参数计算出所述处理单元对应的逻辑模块的处理量;
根据所述处理单元对应的逻辑模块的处理量和所述处理单元的延时指标,计算出在所述第二单位时间内所述处理单元所需的频率。
4.如权利要求2或3所述的方法,其特征在于,根据在所述第二单位时间内所述处理单元所需的频率,获取在所述第二单位时间内所述处理单元所需的电压,包括:
根据在所述第二单位时间内所述处理单元所需的频率,确定出所述处理单元对应的频率范围;
根据所述处理单元对应的频率范围,从存储的频率范围与电压的对应关系中获取在所述第二单位时间内所述处理单元所需的电压。
5.如权利要求3所述的方法,其特征在于,所述计算出在所述第二单位时间内所述处理单元所需的频率之后,还包括:
在所述第二单位时间内,将所述处理单元的频率调整为所述处理单元所需的频率。
6.一种降低芯片功耗的设备,其特征在于,所述设备包括:
接收模块,用于在第一单位时间内接收第二单位时间内芯片所需处理的逻辑模块的配置参数,所述配置参数至少包括所述逻辑模块包括的数据块的个数和所述数据块的长度,所述第二单位时间为所述第一单位时间之后的单位时间;
确定模块,用于根据所述芯片包括的处理单元对应的逻辑模块的配置参数确定在所述第二单位时间内所述处理单元所需的电压;
供给模块,用于在所述第二单位时间内向所述处理单元供给所述处理单元所需的电压。
7.如权利要求6所述的设备,其特征在于,所述确定模块包括:
第一获取单元,用于根据所述处理单元对应的逻辑模块的配置参数获取在所述第二单位时间内所述处理单元所需的频率;
第二获取单元,用于根据在所述第二单位时间内所述处理单元所需的频率,获取在所述第二单位时间内所述处理单元所需的电压。
8.如权利要求7所述的设备,其特征在于,所述第一获取单元包括:
第一计算子单元,用于根据所述处理单元对应的逻辑模块的配置参数计算出所述处理单元对应的逻辑模块的处理量;
第二计算子单元,用于根据所述处理单元对应的逻辑模块的处理量和所述处理单元的延时指标,计算出在所述第二单位时间内所述处理单元所需的频率。
9.如权利要求7或8所述的设备,其特征在于,所述第二获取单元包括:
确定子单元,用于根据在所述第二单位时间内所述处理单元所需的频率,确定出所述处理单元对应的频率范围;
获取子单元,用于根据所述处理单元对应的频率范围,从存储的频率范围与电压的对应关系中获取在所述第二单位时间内所述处理单元所需的电压。
10.如权利要求8所述的设备,其特征在于,所述设备还包括:
调整模块,用于在所述第二单位时间内,将所述处理单元的频率调整为所述处理单元所需的频率。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2011/082151 WO2012163050A1 (zh) | 2011-11-14 | 2011-11-14 | 一种降低芯片功耗的方法及设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102511188A CN102511188A (zh) | 2012-06-20 |
CN102511188B true CN102511188B (zh) | 2014-06-04 |
Family
ID=46222802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180003004.XA Active CN102511188B (zh) | 2011-11-14 | 2011-11-14 | 一种降低芯片功耗的方法及设备 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102511188B (zh) |
WO (1) | WO2012163050A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106502361A (zh) * | 2016-10-19 | 2017-03-15 | 盛科网络(苏州)有限公司 | 芯片的功耗调节方法、装置及系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1945498A (zh) * | 2006-10-12 | 2007-04-11 | 浙江大学 | 面向嵌入式系统低功耗实时任务参数模型调度方法 |
CN1991687A (zh) * | 2005-12-29 | 2007-07-04 | 联想(北京)有限公司 | 节省处理器功耗的方法 |
CN101086679A (zh) * | 2006-06-06 | 2007-12-12 | 英特尔公司 | 预测计算平台存储器功率利用率 |
CN102103516A (zh) * | 2009-12-22 | 2011-06-22 | 英特尔公司 | 基于虚拟cpu的频率和电压调节 |
-
2011
- 2011-11-14 CN CN201180003004.XA patent/CN102511188B/zh active Active
- 2011-11-14 WO PCT/CN2011/082151 patent/WO2012163050A1/zh active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1991687A (zh) * | 2005-12-29 | 2007-07-04 | 联想(北京)有限公司 | 节省处理器功耗的方法 |
CN101086679A (zh) * | 2006-06-06 | 2007-12-12 | 英特尔公司 | 预测计算平台存储器功率利用率 |
CN1945498A (zh) * | 2006-10-12 | 2007-04-11 | 浙江大学 | 面向嵌入式系统低功耗实时任务参数模型调度方法 |
CN102103516A (zh) * | 2009-12-22 | 2011-06-22 | 英特尔公司 | 基于虚拟cpu的频率和电压调节 |
Also Published As
Publication number | Publication date |
---|---|
WO2012163050A1 (zh) | 2012-12-06 |
CN102511188A (zh) | 2012-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3468277A1 (en) | Method and apparatus for determining transport block size | |
CN101594215B (zh) | 控制信道单元数量确定方法及装置、控制信道管理方法 | |
CN110602769B (zh) | 数据处理方法、用户设备和网络侧设备 | |
CN113260023A (zh) | 分组寻呼的方法、终端设备和网络设备 | |
CN113630874A (zh) | 频域资源分配方法及设备 | |
AU2018443808A1 (en) | Wireless communication method and terminal device | |
CA3065411A1 (en) | Signal transmission method and terminal device | |
CN105634658A (zh) | 一种进行发送处理的方法、设备及系统 | |
Hu et al. | Multi-agent DRL-based resource allocation in downlink multi-cell OFDMA system | |
CN111787604B (zh) | 一种上行功率的控制方法、终端及存储介质 | |
CN102511188B (zh) | 一种降低芯片功耗的方法及设备 | |
CN103580776A (zh) | 数据传输方法和装置 | |
KR20210071036A (ko) | Pdcch 모니터링 방법, 장치, 전자 장치 및 컴퓨터 판독 가능 저장 매체 | |
CN105472714A (zh) | 一种移动云计算上行数据传输的能量优化方法 | |
CN103339991A (zh) | 多载频功放资源的控制方法以及装置 | |
CN111417134B (zh) | 一种干扰测量上报的方法和设备 | |
Shin et al. | Energy-efficient base-station topologies for green cellular networks | |
CN106686734B (zh) | 一种基于节点类型的数据与能量协作传输方法及系统 | |
US20210227618A1 (en) | Method and Device for Discontinuous Reception | |
CN103490847B (zh) | 一种控制信息的传输方法及装置 | |
CN114258120A (zh) | 上行信道功率控制方法、装置、相关设备及存储介质 | |
CN108400833B (zh) | 通信方法和通信设备 | |
CN101969688A (zh) | 载波处理方法、通信装置及通信系统 | |
CN114143859B (zh) | 网络节能方法、装置、计算设备及计算机存储介质 | |
CN112929885B (zh) | 资源分配方法和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |