CN102511039A - 将不可预取存储单元映射到存储器映射输入/输出空间中 - Google Patents

将不可预取存储单元映射到存储器映射输入/输出空间中 Download PDF

Info

Publication number
CN102511039A
CN102511039A CN2009801616215A CN200980161621A CN102511039A CN 102511039 A CN102511039 A CN 102511039A CN 2009801616215 A CN2009801616215 A CN 2009801616215A CN 200980161621 A CN200980161621 A CN 200980161621A CN 102511039 A CN102511039 A CN 102511039A
Authority
CN
China
Prior art keywords
equipment
main frame
bridge
storage unit
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801616215A
Other languages
English (en)
Other versions
CN102511039B (zh
Inventor
J.P.科万
K.H.凯辛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN102511039A publication Critical patent/CN102511039A/zh
Application granted granted Critical
Publication of CN102511039B publication Critical patent/CN102511039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Transfer Systems (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Storage Device Security (AREA)

Abstract

一种系统，该系统包括主机和设备。所述设备具有至少一个不可预取存储单元。所述主机和所述设备被配置成将所述至少一个不可预取存储单元映射到存储器映射输入/输出空间中，所述存储器映射输入/输出空间是经由大于32地址位寻址的。

Description

将不可预取存储单元映射到存储器映射输入/输出空间中
背景技术
通常，计算机系统包括多个与彼此进行通信以执行系统应用的集成电路。往往，计算机系统包括一个或多个主机控制器以及一个或多个电子子系统组件。为了执行系统功能，（一个或多个）主机控制器和子系统组件经由通信链路进行通信，所述通信链路诸如并行通信链路和串行通信链路。并行通信链路包括实现传统外设部件互连(PCI)的链路，其是PCI eXtended (PCI-X)和PCI Local Bus标准的一部分。串行通信链路包括实现PCI Express (PCIe)标准的链路。
传统的PCI是用于附连计算机中的硬件设备的总线。所述设备可以采取装配到母板上的集成电路或装配到插槽中的扩充卡的形式。典型的PCI卡包括：网卡、声卡、调制解调器、额外端口、电视调谐器卡、以及盘控制器。
PCI-X是总线和扩充卡标准，其增强了用于服务器所要求的更高带宽的PCI Local Bus标准。PCI-X通过使最大时钟速度从66MHz加倍到133MHz来修改传统PCI标准。与采用标准PCI的133MB/s相比，在采用PCI-X的处理器和外设之间交换的数据的理论最大量是1.06 GB/s。传统PCI和PCI-X已经在很大程度上被以不同的逻辑设计为特征的PCIe代替。
PCIe在用户、服务器以及工业应用中被用作母板级互连以链接母板安装的外设以及用作用于加入板（add-in board）的扩充卡接口。PCIe与早期总线之间的差异是基于点到点串行链路的拓扑结构，而不是共享的并行总线。PCIe是经由差分信号对传送数据的高速串行链路。围绕被称为通道（lane）的双向串行点到点连接建立PCIe链路。在该电平处，每个通道利用两个单向的低电压差分信令对、发送对和接收对，以达到每通道四条数据线的总数。任何两个PCIe设备之间的连接被称为链路，并且其是从一个或多个通道的集合建立的。所有的PCIe设备最低限度地支持单通道(x1)链路。PCIe设备可以可选地支持由x2、x4、x8、x12、x16、x32或更多通道组成的更宽的链路。
通常，PCIe设备使诸如寄存器和存储器单元之类的存储单元映射到PCIe存储空间中，所述PCIe存储空间也被称为存储器映射输入/输出（MMIO）空间。往往，MMIO空间包括可经由32位地址寻址的部分和可经由64位地址寻址的部分。对小于四千兆字节(GB)的存储空间进行寻址的可经由32位地址寻址的部分被称为LMMIO。对大于四GB的存储空间进行寻址的可经由64位地址寻址的部分被称为GMMIO。在桥接器和切换器中的映射资源被定义成将LMMIO空间与不可预取语义相关联，并且将GMMIO空间与可预取语义相关联。
PCIe设备正要求越来越大量的不可预取MMIO空间。在支持大量的PCIe设备的高度可缩放平台上，这会导致LMMIO空间的短缺，其限制了能够被支持的设备的数量。
由于这些和其它原因，存在对于本发明的需求。
附图说明
图1是图示了包括PCIe链路的系统的一个实施例的图。
图2是图示了下述系统的一个实施例的图，所述系统包括PCIe链路和耦合至切换器、桥接器、以及多个设备和多功能设备(MFD) 的主机。
图3是图示了用于将设备存储单元映射到PCIe存储空间中的方法的一个实施例的图。
具体实施方式
在以下详细描述中，对形成于此的一部分的附图进行参考，并且在附图中通过说明的方式示出了特定实施例，可以以该特定实施例来实现本发明。在这方面，参考正被描述的（一个或多个）图的方位来使用方向术语，诸如“顶部”、“底部”、“前面”、“后面”、“前端”、“尾部”等。因为本发明的实施例的部件能够被定位在多个不同的方位上，所以所述方向术语是用于说明的目的而决不是限制的。应当理解的是，在不偏离本发明的范围的情况下，可以利用其它实施例并且可以进行结构或逻辑上的改变。因此，以下详细描述不被从限制的意义上来理解，并且本发明的范围由随附权利要求来限定。
图1是图示了包括PCIe链路22的系统20的一个实施例的图。系统20包括主机24和输入/输出(I/O)设备26，所述输入/输出(I/O)设备26包括至少一个不可预取存储单元28。主机24和I/O设备26被配置成将所述至少一个不可预取存储单元28映射到经由大于32地址位寻址的存储空间中, 其在GMMIO空间中并且在历史上仅用于可预取存储单元。在一个实施例中，主机24包括一个或多个微处理器，所述微处理器执行软件、固件、和/或操作系统指令以提供这些系统功能。在一个实施例中，I/O设备26包括一个或多个微处理器，所述微处理器执行软件、固件、和/或操作系统指令以提供这些系统功能。
主机24经由PCIe链路22电耦合至I/O设备26。在一个实施例中，主机24经由PCIe链路22直接地电耦合至I/O设备26，即，没有任何中间的PCIe到PCIe切换器（在本文中被称为切换器），并且没有任何PCIe到PCI/PCI-X桥接器（在本文中被称为桥接器）。在一个实施例中，主机24经由PCIe链路22和一个或多个切换器电耦合至I/O设备26，其中主机24被耦合至切换器的一侧，而I/O设备26被耦合至该切换器的另一侧。在一个实施例中，主机24经由一个或多个桥接器电耦合至I/O设备26，其中主机24被耦合至桥接器的一侧，而I/O设备26被耦合至该桥接器的另一侧。
在PCIe协议中，与传统PCI协议相对比，所有的存储器读取请求包括报头中的明确的有效载荷字节计数值。因此，只要从请求者到完成者的整条路径在PCIe之上，PCIe存储器读取就将不预取数据。这个特征以及PCIe切换器的某些其它特征使得将不可预取存储单元映射到GMMIO空间中是安全的，而采用传统PCI协议和传统PCI桥接器这样做将不会是安全的。PCI-X协议在其存储器读取请求的某些而不是全部中包括明确的有效载荷字节计数，并且PCI-X桥接器缺乏这样的某些特征，该特征使得将不可预取存储单元映射到GMMIO空间中是安全的。
采用PCIe主机系统，为了安全地将至少一个不可预取存储单元28映射到GMMIO中，两个条件是足够的。用于映射的一个条件是主机24和I/O设备26不经由一个或多个中间的PCI或PCI-X桥接器耦合到彼此。用于映射的另一个条件是在桥接器下方的PCI或PCI-X 设备被禁止向被映射到PCIe I/O设备的GMMIO空间中的不可预取存储单元进行对等请求。
所述第一条件减少或消除了与桥接器（即，在该桥接器的至少一侧上实行PCI或PCI-X的桥接器）和在该桥接器下方的桥接器相关联的问题。经由第一条件减少或消除的问题包括：桥接器进行存储器写入的字节合并（这可能破坏GMMIO中的不可预取存储单元），在不具有明确的字节计数的PCI或PCI-X读取中进行预取，由于在PCI模式下放弃延迟的完成而导致引起无记载数据破坏（silent data corruption），以及相对于零长度存储器读取是不定的（ill-defined）桥接器行为。
第二条件减少或消除了与对等请求相关联的问题，诸如针对存储器读取的盲预取。
如果在系统20中不存在PCI或PCI-X设备，则这两个条件都会被满足。在一个实施例中，系统策略规定禁止I/O设备经由桥接器耦合至PCIe链路22。在一个实施例中，主机24确定在系统20中没有桥接器，因此主机24可以将至少一个不可预取存储单元28映射到GMMIO空间中。
还可以单独地满足这两个条件。其中，关于第一条件，主机24确定I/O设备26是否被经由一个或多个中间的桥接器耦合至主机24。如果主机24被经由一个或多个中间的桥接器耦合至I/O设备26，则主机24不将至少一个不可预取存储单元映射到GMMIO空间中，即，禁止所述至少一个不可预取存储单元到GMMIO中的映射。如果主机24被直接耦合至I/O设备26或者如果主机24被经由一个或多个切换器耦合至I/O设备26，则满足了第一条件。关于第二条件，在一个实施例中，系统策略规定禁止在桥接器下方的I/O设备进行对等请求。
系统20可以将一个或多个不可预取存储单元映射到经由大于32地址位寻址的存储空间（即，GMMIO空间）中。将不可预取存储单元映射到GMMIO中减轻了LMMIO上的负荷并且增加了能够被附连到PCIe系统的设备的数量。
图2是图示了包括在102处的PCIe链路的系统100的一个实施例的图。系统100包括主机104，所述主机104被耦合至切换器106、桥接器108、以及多个设备和多功能设备（MFD）。如先前所描述的，切换器106指的是PCIe到PCIe切换器，而桥接器108指的是PCIe到PCI/PCI-X桥接器。同样地，在一个方面，主机104类似于主机24并且设备和MFD中的每一个都类似于I/O设备26。
主机104包括根联合体110（root complex），所述根联合体110在主机104与切换器106之间、在主机104与桥接器108之间、以及在主机104和在112处的MFD X之间进行对接。根联合体110包括在114处的根端口A、在116处的根端口B、以及在118处的根端口C。根联合体110经由在114处的根端口A和在102a处的PCIe链路电耦合至切换器106，根联合体110经由在116处的根端口B和在102b处的PCIe链路电耦合至在112处的MFD X，并且根联合体110经由在118处的根端口C和在102c处的PCIe链路电耦合至桥接器108。
系统100包括在120处的设备V、在122处的MFD W、在124处的设备Y、以及在126处的MFD Z。主机104经由切换器106耦合至在120处的设备V和在122处的MFD W。其中，切换器106的一侧经由PCIe链路102a电耦合至在114处的根端口A，而切换器106的另一侧经由链路128电耦合至在120处的设备V并且经由链路130电耦合至在122处的MFD W。主机104经由桥接器108耦合至在124处的设备Y和在126处的MFD Z。其中，桥接器108的一侧经由PCIe链路102c电耦合至在118处的根端口C，而桥接器108的另一侧经由总线132电耦合至在124处的设备Y并且经由总线132电耦合至在126处的MFD Z。
在120处的设备V、在122处的MFD W、在112处的MFD X、在124处的设备Y、以及在126处的MFD Z中的每个都包括基地址寄存器、可预取存储单元、以及不可预取存储单元。在120处的设备V包括基地址寄存器136、可预取存储单元138、以及不可预取存储单元140。在122处的MFD W包括基地址寄存器142、可预取存储单元144、以及不可预取存储单元146。在112处的MFD X包括基地址寄存器148、可预取存储单元150、以及不可预取存储单元152。在124处的设备Y包括基地址寄存器154、可预取存储单元156、以及不可预取存储单元158。在126处的MFD Z包括基地址寄存器160、可预取存储单元162、以及不可预取存储单元164。
主机104和根联合体110将可预取存储单元138、144、150、156和162以及不可预取存储单元140、146、152、158和164映射到被称为MMIO空间的PCIe存储空间中。该MMIO空间包括：可经由32位地址寻址的部分，其寻址小于四千兆字节(GB)的存储空间并且被称为LMMIO空间；以及可经由64位地址寻址的部分，其寻址大于四GB的存储空间并且被称为GMMIO空间。
主机104和根联合体110将可预取存储单元138、144、150、156和162映射到GMMIO 中，并且将不可预取存储单元140、146和152映射到LMMIO 或GMMIO中。主机104和根联合体110将不可预取存储单元158和164映射到LMMIO中。
为了安全地将不可预取存储单元映射到GMMIO中，先前所描述的两个条件是足够的。首先，主机104和具有待映射到GMMIO中的（一个或多个）不可预取存储单元的MFD或设备不能够经由诸如桥接器108之类的一个或多个中间桥接器耦合到彼此。其次，禁止诸如在桥接器108下方的在124处的设备Y以及在126处的MFD Z之类的在桥接器下方的设备和MFD向GMMIO空间中的不可预取存储单元进行对等请求。
第一条件减少或消除了与桥接器（即，在一侧上实行PCI或PCI-X的桥接器）和在桥接器下方的桥接器相关联的潜在问题。减少或消除的潜在问题包括：桥接器进行存储器写入的字节合并（这可能破坏GMMIO中的不可预取存储单元），在不具有明确的字节计数的PCI或PCI-X读取中进行预取，由于在PCI模式下放弃延迟的完成而导致引起无记载数据破坏，以及相对于零长度存储器读取是不定的桥接器行为。第二条件减少或消除了与对等请求相关联的潜在问题，诸如针对存储器读取的盲预取。如果满足这两个条件，则主机104和根联合体110可以安全地将不可预取存储单元映射到作为GMMIO空间的经由大于32地址位寻址的存储空间中。
在一个实施例中，主机104和根联合体110包括一个或多个微处理器，所述微处理器执行软件、固件、和/或操作系统指令以提供这些系统功能。在一个实施例中，包括在120处的设备V、在122处的MFD W、在112处的MFD X、在124处的设备Y、以及在126处的MFD Z的设备和MFD中的一个或多个包括一个或多个微处理器，所述微处理器执行软件、固件、和/或操作系统指令以提供这些系统功能。
在一个实施例中，为了满足两个条件，禁止设备和MFD经由诸如桥接器108之类的桥接器耦合至PCIe链路102。在一个实施例中，为了满足两个条件，禁止诸如桥接器108之类的桥接器耦合至PCIe链路102。在一个实施例中，为了满足两个条件，主机104确定诸如桥接器108之类的桥接器是否在系统100中,并且如果没有桥接器在系统100中,则主机104能够安全地将一个或多个不可预取存储单元映射到GMMIO中。
为了满足第一条件，主机104确定诸如在120处的设备V、在122处的MFD W、在112处的MFD X、在124处的设备Y、以及在126处的MFD Z之类的设备或MFD是否经由一个或多个中间桥接器耦合至主机104。如果主机104经由一个或多个中间桥接器耦合至正被讨论的MFD或设备，则主机104不将来自该设备或MFD的不可预取存储单元映射到GMMIO中，即，禁止来自该设备或MFD的不可预取存储单元到GMMIO中的映射。如果主机104被直接地耦合至设备或MFD，或者如果主机104经由一个或多个切换器耦合至设备或MFD，则满足了第一条件。
在系统100中，主机104确定在120处的设备V和在122处的MFD W经由切换器106耦合至主机104，并且在112处的MFD X被直接地耦合至主机104，即，没有中间切换器或桥接器。同样地，主机104确定在124处的设备Y和在126处的MFD Z中的每一个经由中间桥接器108耦合至主机104。因此，关于在120处的设备V、在122处的MFD W、以及在112处的MFD X，满足第一条件并且不可预取存储单元140、146和152到GMMIO中的映射取决于第二条件被满足。关于在124处的设备Y和在126处的MFD Z，不满足第一条件并且主机104不将不可预取存储单元158和164映射到GMMIO中。
关于第二条件，在系统100中系统策略规定禁止诸如在桥接器108下方的在124处的设备Y和在126处的MFD Z之类的在桥接器下方的设备或MFD进行对等请求。因此，满足第二条件并且主机104能够将不可预取存储单元140、146和152映射到GMMIO中。
为了将可预取存储单元和不可预取存储单元映射到LMMIO和GMMIO中，主机104对基地址寄存器136、142、148、154和160进行编程。用于映射LMMIO的基地址寄存器在长度方面是32位的，而用于映射GMMIO的基地址寄存器在长度方面是64位的。为了将不可预取存储单元140、146和152映射到GMMIO中，主机104提供被编程到64位基地址寄存器中的64位地址。
图3是图示了用于将设备存储单元映射到系统100中的PCIe存储空间中的方法200的一个实施例的图。在202处，主机104检测PCIe链路102a、102b以及102c上的设备、切换器、以及桥接器。主机104检测在120处的设备V、在122处的MFD W、在112处的MFD X、在124处的设备Y、以及在126处的MFD Z。同样地，主机104检测切换器106和桥接器108。
在204处，主机104收集关于待映射到PCIe存储空间中的不可预取和可预取存储单元的信息。在120处的设备V向主机104提供可预取存储单元138和不可预取存储单元140。在122处的MFD W向主机104提供可预取存储单元144和不可预取存储单元146。在112处的MFD X向主机104提供可预取存储单元150和不可预取存储单元152。在124处的设备Y向主机104提供可预取存储单元156和不可预取存储单元158，而在126处的MFD Z向主机104提供可预取存储单元162和不可预取存储单元164。
在206处，主机104确定是否包括在120处的设备V、在122处的MFD W、在112处的MFD X、在124处的设备Y，以及在126处的MFD Z的设备中的每一个经由诸如桥接器108之类的中间桥接器耦合至主机104。这是将针对将不可预取存储单元映射到GMMIO中而满足的一个条件。在系统100中，主机104确定在124处的设备Y和在126处的MFD Z中的每个经由中间桥接器108耦合至主机104。结果，主机104不将不可预取存储单元158和164映射到GMMIO。主机104还确定在120处的设备V、在122处的MFD W、以及在112处的MFD X不经由中间桥接器耦合至主机104。
在208处，系统100禁止来自在124处的设备Y和在126处的MFD Z的对等请求。在系统100中系统策略规定禁止诸如在桥接器108下方的在124处的设备Y和在126处的MFD Z之类的在桥接器下方的设备或MFD进行对等请求。因此，满足第二条件并且主机104能够将不可预取存储单元140、146和152映射到GMMIO中。
在210处，主机104将不可预取存储单元158和164映射到LMMIO中并且将不可预取存储单元140、146和152映射到LMMIO或GMMIO 中。在212处，主机104将可预取存储单元138、144、150、156和162映射到GMMIO中。在214处，系统100继续其它的系统功能。
系统20和系统100能够将一个或多个不可预取存储单元映射到经由大于32地址位寻址的存储空间（即，GMMIO空间）中。将不可预取存储单元映射到GMMIO中减轻了LMMIO空间上的负荷并且增加了能够被映射到PCIe存储空间的设备的数量。
虽然本文中已经说明并且描述了特定实施例，但是本领域的普通技术人员将了解的是，在不偏离本发明的范围的情况下，各种替代和/或等同实施方式可以取代所示出的和所描述的特定实施例。本申请旨在涵盖本文中所讨论的特定实施例的任何修改或变化。因此，意图是本发明仅由权利要求及其等同物来限制。

Claims (15)

1.一种系统，包括：
主机；以及
设备，其具有至少一个不可预取存储单元，其中所述主机和所述设备被配置成将所述至少一个不可预取存储单元映射到存储器映射输入/输出空间中，所述存储器映射输入/输出空间是经由大于32地址位寻址的。
2.根据权利要求1所述的系统，其中，所述主机和所述设备被配置成确定所述设备是否被经由中间桥接器耦合至所述主机。
3.根据权利要求1所述的系统，其中，所述主机被耦合至外设部件互连快速链路并且所述设备被耦合至所述外设部件互连快速链路。
4.根据权利要求3所述的系统，其中，桥接器被耦合至所述外设部件互连快速链路，并且所述主机和所述设备被配置成在将所述至少一个不可预取存储单元映射到所述存储器映射输入/输出空间中之前确定所述设备是否在所述桥接器的下方。
5.根据权利要求1所述的系统，其中，所述主机和所述设备被配置成经由基地址寄存器将所述至少一个不可预取存储单元映射到外设部件互连快速存储器映射输入/输出空间中。
6.根据权利要求5所述的系统，其中，所述基地址寄存器是64位基地址寄存器。
7.根据权利要求1所述的系统，其中，系统策略规定在桥接器下方的设备被禁止进行对等请求。
8.一种系统，包括：
外设部件互连快速链路；
设备，其被耦合至所述外设部件互连快速链路并且包括基地址寄存器，所述基地址寄存器将所述设备中的不可预取存储单元映射到外设部件互连快速存储空间；以及
主机，其被耦合至所述外设部件互连快速链路，其中，所述设备和所述主机被配置成将所述不可预取存储单元中的至少一个映射到所述外设部件互连快速存储空间中的大于四千兆字节的存储器映射输入/输出空间。
9.根据权利要求8所述的系统，其中，所述设备和所述主机被配置成确定所述设备在没有中间桥接器的情况下被耦合至所述主机。
10.根据权利要求8所述的系统，其中，系统策略规定设备被禁止经由桥接器耦合至所述外设部件互连快速链路。
11.根据权利要求8所述的系统，其中，系统策略规定在桥接器下方的设备被禁止进行对等请求。
12.一种方法，包括：
将设备的至少一个不可预取存储单元映射到外设部件互连快速存储空间中，所述外设部件互连快速存储空间大于四千兆字节的存储器映射输入/输出空间。
13.根据权利要求12所述的方法，包括：
确定主机是否被经由中间桥接器耦合至所述设备。
14.根据权利要求12所述的方法，包括：
在将所述至少一个不可预取存储单元映射到所述外设部件互连快速存储空间中之前，确定所述设备是否被经由耦合至所述外设部件互连快速链路的桥接器耦合至外设部件互连快速链路。
15.根据权利要求12所述的方法，包括：
禁止在桥接器下方的设备进行对等请求。
CN200980161621.5A 2009-09-25 2009-09-25 将不可预取存储单元映射到存储器映射输入/输出空间中 Active CN102511039B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2009/058433 WO2011037576A1 (en) 2009-09-25 2009-09-25 Mapping non-prefetchable storage locations into memory mapped input/output space

Publications (2)

Publication Number Publication Date
CN102511039A true CN102511039A (zh) 2012-06-20
CN102511039B CN102511039B (zh) 2014-11-05

Family

ID=43796114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980161621.5A Active CN102511039B (zh) 2009-09-25 2009-09-25 将不可预取存储单元映射到存储器映射输入/输出空间中

Country Status (4)

Country Link
US (1) US9229859B2 (zh)
EP (1) EP2480977B1 (zh)
CN (1) CN102511039B (zh)
WO (1) WO2011037576A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104636270A (zh) * 2013-11-14 2015-05-20 Arm有限公司 数据处理装置中的自适应预取

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8677176B2 (en) 2010-12-03 2014-03-18 International Business Machines Corporation Cable redundancy and failover for multi-lane PCI express IO interconnections
US8984174B2 (en) * 2011-12-06 2015-03-17 Qualcomm Incorporated Method and a portable computing device (PCD) for exposing a peripheral component interface express (PCIE) coupled device to an operating system operable on the PCD
US8645594B2 (en) * 2012-06-29 2014-02-04 Intel Corporation Driver-assisted base address register mapping
US9135200B2 (en) 2013-06-28 2015-09-15 Futurewei Technologies, Inc. System and method for extended peripheral component interconnect express fabrics
US9600286B2 (en) 2014-06-30 2017-03-21 International Business Machines Corporation Latent modification instruction for transactional execution
US9336047B2 (en) 2014-06-30 2016-05-10 International Business Machines Corporation Prefetching of discontiguous storage locations in anticipation of transactional execution
US9348643B2 (en) 2014-06-30 2016-05-24 International Business Machines Corporation Prefetching of discontiguous storage locations as part of transactional execution
US9710271B2 (en) 2014-06-30 2017-07-18 International Business Machines Corporation Collecting transactional execution characteristics during transactional execution
US9448939B2 (en) 2014-06-30 2016-09-20 International Business Machines Corporation Collecting memory operand access characteristics during transactional execution
US9763518B2 (en) 2014-08-29 2017-09-19 Cisco Technology, Inc. Systems and methods for damping a storage system
US9853873B2 (en) 2015-01-10 2017-12-26 Cisco Technology, Inc. Diagnosis and throughput measurement of fibre channel ports in a storage area network environment
US9900250B2 (en) 2015-03-26 2018-02-20 Cisco Technology, Inc. Scalable handling of BGP route information in VXLAN with EVPN control plane
US10222986B2 (en) 2015-05-15 2019-03-05 Cisco Technology, Inc. Tenant-level sharding of disks with tenant-specific storage modules to enable policies per tenant in a distributed storage system
US11588783B2 (en) 2015-06-10 2023-02-21 Cisco Technology, Inc. Techniques for implementing IPV6-based distributed storage space
US10778765B2 (en) 2015-07-15 2020-09-15 Cisco Technology, Inc. Bid/ask protocol in scale-out NVMe storage
US9892075B2 (en) 2015-12-10 2018-02-13 Cisco Technology, Inc. Policy driven storage in a microserver computing environment
US10140172B2 (en) 2016-05-18 2018-11-27 Cisco Technology, Inc. Network-aware storage repairs
US20170351639A1 (en) 2016-06-06 2017-12-07 Cisco Technology, Inc. Remote memory access using memory mapped addressing among multiple compute nodes
US10664169B2 (en) 2016-06-24 2020-05-26 Cisco Technology, Inc. Performance of object storage system by reconfiguring storage devices based on latency that includes identifying a number of fragments that has a particular storage device as its primary storage device and another number of fragments that has said particular storage device as its replica storage device
US11563695B2 (en) 2016-08-29 2023-01-24 Cisco Technology, Inc. Queue protection using a shared global memory reserve
US10545914B2 (en) 2017-01-17 2020-01-28 Cisco Technology, Inc. Distributed object storage
US10243823B1 (en) 2017-02-24 2019-03-26 Cisco Technology, Inc. Techniques for using frame deep loopback capabilities for extended link diagnostics in fibre channel storage area networks
US10713203B2 (en) 2017-02-28 2020-07-14 Cisco Technology, Inc. Dynamic partition of PCIe disk arrays based on software configuration / policy distribution
US10254991B2 (en) 2017-03-06 2019-04-09 Cisco Technology, Inc. Storage area network based extended I/O metrics computation for deep insight into application performance
US10303534B2 (en) 2017-07-20 2019-05-28 Cisco Technology, Inc. System and method for self-healing of application centric infrastructure fabric memory
US10404596B2 (en) 2017-10-03 2019-09-03 Cisco Technology, Inc. Dynamic route profile storage in a hardware trie routing table
US10942666B2 (en) 2017-10-13 2021-03-09 Cisco Technology, Inc. Using network device replication in distributed storage clusters
US10552332B2 (en) 2018-05-10 2020-02-04 Alibaba Group Holding Limited Rapid side-channel access to storage devices
CN112363959B (zh) * 2021-01-14 2021-06-15 北京欣博电子科技有限公司 一种数据寻址方法、存储装置、芯片和数据存储系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020073258A1 (en) * 1998-09-03 2002-06-13 Compaq Computer Corporation High speed peripheral interconnect apparatus, method and system
US20070147359A1 (en) * 2005-12-22 2007-06-28 Intel Corporation Method and apparatus for configuring at least one port in a switch to be an upstream port or a downstream port
CN101165667A (zh) * 2006-10-17 2008-04-23 国际商业机器公司 用于在数据处理系统中管理地址转换的方法和装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5860142A (en) 1996-12-27 1999-01-12 Compaq Computer Corporation Method and apparatus for mapping the memory system of a computer for maximizing memory usage
US6301631B1 (en) * 1999-01-28 2001-10-09 Vlsi Technology, Inc. Memory mapping method for eliminating dual address cycles in a peripheral component interconnect environment
US6968415B2 (en) * 2002-03-29 2005-11-22 International Business Machines Corporation Opaque memory region for I/O adapter transparent bridge
US7558724B2 (en) * 2005-04-19 2009-07-07 Hewlett-Packard Development Company, L.P. Operation region describing a virtual device
US7478178B2 (en) * 2005-04-22 2009-01-13 Sun Microsystems, Inc. Virtualization for device sharing
US7949794B2 (en) * 2006-11-02 2011-05-24 Intel Corporation PCI express enhancements and extensions
US8332593B2 (en) * 2008-12-24 2012-12-11 Nuon, Inc. Memory space management and mapping for memory area network
US20100211714A1 (en) * 2009-02-13 2010-08-19 Unisys Corporation Method, system, and apparatus for transferring data between system memory and input/output busses

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020073258A1 (en) * 1998-09-03 2002-06-13 Compaq Computer Corporation High speed peripheral interconnect apparatus, method and system
US20070147359A1 (en) * 2005-12-22 2007-06-28 Intel Corporation Method and apparatus for configuring at least one port in a switch to be an upstream port or a downstream port
CN101165667A (zh) * 2006-10-17 2008-04-23 国际商业机器公司 用于在数据处理系统中管理地址转换的方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM: "《Method of Eliminating Limiting Requirements for IO & MMIO Windows of a PCI-to-PCI Bridge on a Root Port of a PCIe Root Complex》", 11 July 2006, IP.COM INC. *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104636270A (zh) * 2013-11-14 2015-05-20 Arm有限公司 数据处理装置中的自适应预取
CN104636270B (zh) * 2013-11-14 2021-03-05 Arm 有限公司 数据处理装置和数据处理方法

Also Published As

Publication number Publication date
CN102511039B (zh) 2014-11-05
US9229859B2 (en) 2016-01-05
EP2480977B1 (en) 2014-11-05
EP2480977A1 (en) 2012-08-01
EP2480977A4 (en) 2013-05-08
WO2011037576A1 (en) 2011-03-31
US20120030401A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
CN102511039B (zh) 将不可预取存储单元映射到存储器映射输入/输出空间中
US9189441B2 (en) Dual casting PCIE inbound writes to memory and peer devices
KR101294687B1 (ko) 이종 듀얼 인-라인 메모리 모듈과의 인터페이스를 위한 장치, 시스템 및 방법
JP5108261B2 (ja) 情報処理装置およびデータ通信装置
US9753880B1 (en) Method and switch for transferring transactions between switch domains
US8812758B2 (en) Mechanism to flexibly support multiple device numbers on point-to-point interconnect upstream ports
JP4928732B2 (ja) データ転送システム及び電子機器
US7424566B2 (en) Method, system, and apparatus for dynamic buffer space allocation
CN100424668C (zh) Pci-e总线自动配置系统
US10853289B2 (en) System, apparatus and method for hardware-based bi-directional communication via reliable high performance half-duplex link
GB2485701A (en) Using a central interface and a core specific shim to connect a computer bus to a core using an on chip protocol
CN204028898U (zh) 一种硬盘、兼容多种固态硬盘任意混插的服务器
CN103677216A (zh) 主机与外围装置之间的接口
CN104123262A (zh) 在PCIExpress上启用基于ID的流的方法和装置
CN106569969A (zh) 一种服务器
JP4564855B2 (ja) データ転送システム及び電子機器
US6801970B2 (en) Priority transaction support on the PCI-X bus
JP2503183B2 (ja) バス・アダプタ・システム
Sharma et al. An introduction to the compute express link (cxl) interconnect
KR101865261B1 (ko) 입력 출력 데이터 정렬
EP1998265A1 (en) Method for designing LSI (Large Scale Integration) system and design support device for LSI system
US6883057B2 (en) Method and apparatus embedding PCI-to-PCI bridge functions in PCI devices using PCI configuration header type 0
Budruk An Introduction to PCI Express
US20080301350A1 (en) Method for Reassigning Root Complex Resources in a Multi-Root PCI-Express System
CN213276462U (zh) 双路服务器主板及双路服务器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170105

Address after: American Texas

Patentee after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP

Address before: texas

Patentee before: Hewlett-Packard Development Company, L.P.