CN102508812B - 一种基于spi总线的双处理器通信方法 - Google Patents

Abstract

本发明涉及一种基于SPI总线的双处理器通信方法。本方法用于双处理器间使用SPI总线进行高速双向通信。本方法是：在SPI总线物理层四线制的基础上，增加了一条HandShaking线，构成五线制SPI总线，使之能够进行双向通信；在数据链路层上包括采用“0比特插入法”，使用CS信号和HandShaking信号和反馈消息组合完成对五线制SPI总线的同步机制；使用反馈信息中的“接收缓冲区剩余容量”对五线制SPI总线的流量控制；采用CRC校验和反馈信息中的确认字符“0x7F”,完成对该发明中的五线制SPI总线的错误处理。该方法具有扩展简单、应用方便，且与其他总线兼容的特点，同时可以获得极高的通信速率，满足双处理器间高速通信的要求，可广泛应用于所有多处理器的系统设计中。

Description

一种基于SPI总线的双处理器通信方法

技术领域

本发明涉及一种基于SPI总线的双处理器通信方法，实现双处理器间使用SPI总线进行高速双向通信。

背景技术

系统级处理器间通信的方式有很多种，RS-232、I2C等串行通信总线都已经成为较为普遍的选择之一，但是针对高速处理而言，RS-232和I2C等串行通信总线速率都比较低，RS-232串行通信的通信速率一般在115.2kHz以下，I2C的通信速率最高达到100kHz。相对而言，SPI作为一种高速的、全双工、同步的通信总线，其通信速率基本上可以按照通信双方处理器的处理速度来设定，可以满足高速处理器对于通信的要求。

SPI总线系统是一种同步串行外设接口总线。它采用的是主从工作方式，在这种模式下通常有一个主设备和一个或多个从设备。主机控制数据传输，从机配合主机完成传输任务。硬件资源上，它通常采用的是四线制进行双向通信，三线制实现单向传输，在通信过程中，主机首先通过片选信号线CS选中从机，然后主机将已装入8位移位寄存器中的数据在8个时钟信号的驱动下，通过MOSI管脚送到从机的移位寄存器中，于此同时，从机中数据也通过MISO管脚移送到主机中。在整个通信过程中信号线只能由主设备控制，从机对通信过程没有控制作用。这种通信方式的缺点包括：

1、缺少组帧机制，对于数据帧结构没有作任何规定；

2、通信过程中没有指定的数据流，缺少应答机制和确认是否收到数据；

3、无任何校验，缺少控制传输差错的机制；

4、缺少对数据流的控制，发送方和接收方缺乏匹配机制；

5、缺少对数据链路的维护机制，无建立、维持、释放的管理等。

从OSI七层模型的角度而言，SPI通信本身仅仅规定了通信的物理层协议，而缺少数据链路层的协议。

发明内容

本发明的目的在于针对已有技术存在的上述缺陷，提供一种基于SPI总线的双处理器通信方法，物理层能够支持双处理器双向高速通信的要求，数据链路层能够满足双向高速的透明传输——即满足数据链路层的链路建立、链路维持以及数据有效等要求。

为达到上述目的，本发明的构思如下：

针对背景中的这些缺陷，针对双处理器通信，作了如下一些处理：

1、针对缺少组帧机制，建立一组有效的用于帧结构；

2、针对缺少应答机制等，基于SPI主从通信方式，采用基于单线握手信号的方式使其支持双向通信；

3、针对无校验的情况，建立基于CRC校验方式的可靠通信；

4、针对缺少数据流控制的情况，采用缓冲区控制的方式，实现SPI流量控制；

5、针对缺少链路维护机制，建立基于握手信号和帧支持相结合的数据链路维护机制。

根据上述构思，本发明采用下述技术方案：

一种基于SPI总线的双处理器通信方法，其特征是：

1、在物理层上，针对双处理器SPI通信，增加接有上拉电阻的握手信号线。

2、在无数据链路层的SPI上，建立用于双处理器通信的完整数据链路层。

上述用于双处理器通信的SPI总线协议方法的具体步骤为：

a.         扩展SPI物理层。在SPI的四线制基础上增加一条接有上拉电阻握手信号线——HandShaking。

b.        建立基于SPI总线双向通信的帧格式。

c.         基于SPI总线已经规定的CS信号线和我们新建立的HandShaking握手信号线，建立基于SPI总线双向通信的同步机制。

d.        在发送帧和接收帧格式的基础上，建立流量控制机制。

e.         基于CRC校验和确认帧校验，建立错误处理机制。

上述的SPI物理层扩展的方法为：

如图1所示，在SPI已有的四线制通信的基础上，建立五线制用于双向通信SPI总线。在SPI的四线制基础上增加一条接有上拉电阻握手信号线——HandShaking，这是一条单向(从机到主机)的信号线。而主机到从机已经有了一条CS信号，所以不需要考虑这一方向上的信号。HandShaking信号的作用主要是告知主机，从机有数据需要发送。

上述基于SPI总线双向通信帧格式的方法为：

在本发明所涉及的第a项五线制SPI总线基础上，采用了“0比特插入法”，并将(0x7f)作为一个流量控制的标志。作为主从通信方式，我们设计的帧格式主要包括发送方帧格式和接收方帧格式两种。

1、发送方帧格式

由于SPI本身可以8位或16位传输，并且具有CS选通信号，作为其发送开始与发送结束的标志，所以类似于HDLC的起始(结束)标志符(0x7f)可以省略，为了能够满足发送方的业务需求，增加了地址、控制和CRC校验段。其帧结构如附图2所示。

发送帧格式中的地址是指目的地址。

发送帧格式中的控制信息包括了功能ID和长度信息，在采用8位传输的情况下，功能ID为4bits,而长度信息为4bits;在采用16位传输的情况下，功能ID和长度信息均为8bits。

发送帧格式中的长度信息是指信息段的长度。

2、接收方帧格式

作为接收方而言，为了能够有效控制数据流，考虑到SPI接收方的特点，针对LINUX等操作系统的处理机制，接收方的同步反馈信息为奇数子节时，为接收处理器的缓冲区剩余容量，偶数子节为该处理器前一接收子节是否处理器完标志——确认字符(0x7E)，如附图4所示。

上述基于SPI总线双向通信的同步机制设计如下：

基于SPI主从模式，本发明建立的总线同步机制分为主机发起通信的同步机制和从机发起通信的同步机制。

1、主机发起通信的同步机制

由主机发起的数据传送与普通的SPI传送并没有区别，也就是说，本发明的方式完全兼容传统的SPI通信。如附图4所示。

2、从机发起通信的同步机制

本发明中从机发起的通信由HandShaking信号向主机申请开始发送，主机在接收到HandShaking信号后，开始SPI发送。由于绝大多数MCU的中断处理以下降沿处理为主，所以，采用了外部上拉，由从机MCU置0的方式。在主机响应中断后，HandShaking信号由从机的发送结束中断取消。如附图5所示。

上述基于SPI总线双向通信的总线流量控制机制设计如下：

如附图6所示，发送方发送过程中，每两个Bytes就有一个接收缓冲区剩余容量(设该值用                                                

)单元，当接收方回应的接收缓冲区容量小于2(

)时，则发送方应停止发送.若当前正在发送过程中，则中断当前帧，对于主机起始发送来说，即将CS信号拉高；对于从机起始发送来说，即将HandShaking信号拉高。发送方等待随机长时间后，重新尝试发起发送。

上述基于SPI总线双向通信的错误处理的方法如下：

在本发明中，主要有以下两种错误：一是接收方CRC校验错误，二是确认字符错误。

1、CRC校验错误

本发明中的CRC校验采用16bitCRC校验码，其生成多项式采用CCITT V4.1建议的：

。当出现CRC校验错误是，接收方将接收缓冲区剩余容量()置为0，即中止原发送方的继续发送，然后接收方发起发送，将控制段中的控制ID置为错误标识符0xf,即控制段为0xf0.发送的数据帧如下：

2、确认字符错误

第二种错误是确认字符错误，即发送方没有在偶字节接收到确认字符0X7E，则发送方中断本次发送，即将CS信号(主机端)或者HandShaking信号(从机端)拉高。然后，在随机时间间隔后重新发起发送。

本发明与现有技术相比较，具有如下显而易见的突出实质性特点和显著优点：

本发明基于现有的SPI总线，采用五线制的方法对SPI总线进行扩展，在扩展后，建立数据链路层中的帧格式、同步机制、错误处理机制和流量控制机制。该方法具有扩展简单、应用方便，且与其他总线兼容，便于被大家接受的的特点。在能够保持SPI总线主从模式的基础上，用于双处理器之间的通信。同时由于SPI总线的通信速率仅与通信双方的处理器速率及处理器支持的SPI通信速率有关，所以可以获得极高的通信速率，满足双处理器间高速通信的要求。本发明可应用于基于多处理器的嵌入式系统设计，该方法与处理器类型并无直接联系，只要求该处理器带有SPI接口或可以模拟SPI接口即可实现。可广泛应用于所有多处理器的系统设计中。

附图说明

图1是基于SPI总线的双处理器通信方法的物理层结构框图。

图2是基于SPI总线的双处理器通信方法的信息帧结构框图。

图3是基于SPI总线的双处理器通信方法的反馈字节结构图。

图4是基于SPI总线的双处理器通信方法中主机发起的SPI通信流程框图。

图5是基于SPI总线的双处理器通信方法中从机发起的SPI通信流程框图。

图6是基于SPI总线的双处理器通信方法中的发送及确认过程。

图7是基于SPI总线的双处理器通信方法中用于S12和ARM9之间进行通信的实例中的系统结构框图。

图8是图7中基于SPI总线的双处理器通信方法中ARM发起通信的主机处理流程框图。

图9是图7中基于SPI总线的双处理器通信方法中ARM发起通信的从机处理流程框图。

图10是图7中基于SPI总线的双处理器通信方法中ARM发起通信的通信测试情况图。

图11是图7中基于SPI总线的双处理器通信方法中S12发起通信的主机处理流程框图。

图12是图7中基于SPI总线的双处理器通信方法中S12发起通信的从机处理流程框图。

图13是图7中基于SPI总线的双处理器通信方法中S12发起通信的通信测试情况图。

具体实施方式

本发明的优选实施例结合附图详述如下：

实施例一：参见图1，本基于SPI总线的双处理器通信方法，其特征在于具体操作步骤为：

a．扩展SPI物理层。在SPI的四线制基础上增加一条接有上拉电阻握手信号线——HandShaking；

b．建立基于SPI总线双向通信的帧格式；

c．基于SPI总线已经规定的CS信号线和我们新建立的HandShaking握手信号线，建立基于SPI总线双向通信的同步机制；

d．在发送帧和接收帧格式的基础上，建立流量控制机制；

e．基于CRC校验和确认帧校验，建立错误处理机制。

实施例二：

参见图1～图6，本实施例与实施例一基本相同，特别之处如下：

所述步骤a的扩展SPI物理层的方法为：

在SPI四线制通信的基础上，建立五线制用于双向通信SPI总线，即在SPI的四线制基础上增加一条接有上拉电阻握手信号线——HandShaking，这是一条从机到主机单向的信号线，HandShaking信号的作用主要是告知主机，从机有数据需要发送。

所述步骤b建立基于SPI总线双向通信帧格式的方法为：

在所述五线制SPI总线基础上，采用“0比特插入法”，并将(0x7f)作为一个流量控制的标志；作为主从通信方式，帧格式主要包括发送方帧格式和接收方帧格式两种：

①、发送方帧格式

由于SPI本身可以8位或16位传输，并且具有CS选通信号，作为其发送开始与发送结束的标志，所以类似于HDLC的起始和结束标志符(0x7f)可以省略，为了能够满足发送方的业务需求，增加了地址、控制和CRC校验段；

发送方帧格式中的地址是指目的地址；

发送方帧格式中的控制信息包括了功能ID和长度信息，在采用8位传输的情况下，功能ID为4bits,而长度信息为4bits;在采用16位传输的情况下，功能ID和长度信息均为8bits；

发送方帧格式中的长度信息是指信息段的长度。

②、接收方帧格式

作为接收方而言，为了能够有效控制数据流，考虑到SPI接收方的特点，针对LINUX操作系统的处理机制，接收方的同步反馈信息为奇数子节时，为接收处理器的缓冲区剩余容量，偶数子节为该处理器前一接收子节是否处理器完标志——确认字符(0x7E)。

所述步骤c建立基于SPI总线双向通信的同步机制的方法如下：

基于SPI主从模式，明建立的总线同步机制分为主机发起通信的同步机制和从机发起通信的同步机制：

①、主机发起通信的同步机制

由主机发起的数据传送与普通的SPI传送并没有区别，也就是说，完全兼容传统的SPI通信；

②、从机发起通信的同步机制

从机发起的通信由HandShaking信号向主机申请开始发送，主机在接收到HandShaking信号后，开始SPI发送；由于绝大多数MCU的中断处理以下降沿处理为主，所以，采用了外部上拉，由从机MCU置0的方式。在主机响应中断后，HandShaking信号由从机的发送结束中断取消。

所述步骤d建立流量控制机制的方法如下：

发送方发送过程中，每两个Bytes就有一个接收缓冲区剩余容量单元(设该值为

)，当接收方回应的接收缓冲区容量小于2()时，则发送方应停止发送.若当前正在发送过程中，则中断当前帧，对于主机起始发送来说，即将CS信号拉高；对于从机起始发送来说，即将HankShaking信号拉高；发送方等待随机长时间后，重新尝试发起发送。

所述步骤e建立错误处理机制的方法如下：

在本基于SPI总线双向通信主要有以下两种错误：一是接收方CRC校验错误，二是确认字符错误：

①、CRC校验错误

CRC校验采用16bitCRC校验码，其生成多项式采用CCITT V4.1建议的：

；当出现CRC校验错误是，接收方将接收缓冲区剩余容量()置为0，即中止原发送方的继续发送，然后接收方发起发送，将控制段中的控制ID置为错误标识符0xf,即控制段为0xf0.发送的数据帧如下：

②、确认字符错误

确认字符错误是发送方没有在偶字节接收到确认字符0X7E，则发送方中断本次发送，即将主机端CS信号或者从机端HandShaking信号拉高；然后，在随机时间间隔后重新发起发送。

实施例三：

图7所示是一个车身网络控制设备的系统架构图，系统中有两个处理器ARM9和S12，其中ARM9为主机，S12为从机。

ARM9模块和S12处理器之间采用了本专利所述的通信方法作为通信接口。由S12处理器负责KWP2000总线、CAN总线和LIN总线的通信，由ARM9模块负责触摸屏的显示和触摸操作。本应用中采用的功能ID包括：

表1 车身总线网络控制器通信ID

功能ID号	功能描述
		0x00	ARM发送的从处理器控制操作
0x01	ARM发送的CAN总线数据信息
		0x02	ARM发送的LIN总线数据信息
0x03	ARM发送的KWP2000总线数据信息
		0x10	S12发送的从机状态信息
0x11	S12发送的CAN总线数据信息
		0x12	S12发送的LIN总线数据信息
0x13	S12发送的KWP2000诊断总线数据信息
		0Xf0	接受方发送的错误帧标志

针对上述应用，首先，采用本专利所设计的五线制硬件电路设计设计硬件电路，即附图7中的通信总线使用附图1所示的硬件电路连接。

应用中采用附图2所示的帧结构进行发送方信息组帧，按照所需要应用，上述表1中的功能ID号被应用于附图2中的功能ID号。

设置ARM9的地址为0x00,S12处理器的地址为0x01，地址值被用于附图2中的地址一览。

附图2中的信息段消息，由系统运行时的情况动态更新。

附图2中的长度段消息，由信息段消息长度决定。

附图2中的CRC校验码由本专利中的CRC校验码计算方法获得。

应用中接受方反馈消息的格式如附图3所示。接收缓冲区剩余容量按照本专利规定方法计算。

针对上述应用中，通信起始方的不同，其通信进程如下：

1、主机发起通信

当主机向从机发送消息时，其物理层通信方式如附图4所示，与SPI通信方式完全一致。

主机与从机之间的消息发送与反馈消息的过程，如附图6所示。

主机数据链路层处理流程如附图8所示，主机在进行数据组帧后，按照SPI总线发送方式，逐字节发送消息，而同时，接收从从机反馈回的反馈消息帧。按照发送的奇偶字节不同，从机反馈回的消息如附图3所示，分别是“接收缓冲区剩余容量”和确认字符“0x7f”。根据反馈回的消息，判断发送是否成功，若发送成功，则继续发送直至结束。若发送失败或者出错，则中止发送，等待任意一段时间后，再重新启动发送。

而从机数据链路层处理方式如附图9所示。从机在接收到主机发送的消息后，根据接收到的奇偶字节向主机反馈附图3中的消息帧。其中“接收缓冲区剩余容量”根据从机当前缓冲区的剩余字节数设置。

主机发起通信的测试情况如附图10所示，发送的ID是0x00,发送的数据段是0xFC,0X7C,经过0比特插入后，变成0xFa,0x3E,0x00,为了保证反馈字节能够满足偶数，又加入了一个0x00,然后是CRC校验码0x51,0xb8,经过组帧后，主机开始按照本专利所述的方法进行发送，在发送过程中，不断接收到S12反馈回的接收状态信息，包括接收缓冲区剩余大小和接收确认标示0x7f。

2、从机发起通信

当从机向主机发送消息时，其物理层通信方式如附图5所示，从机发起的通信由HandShaking信号向主机申请开始发送，主机在接收到HandShaking信号后，开始SPI发送。在主机响应中断后，HandShaking信号由从机的发送结束中断取消。

从机与主机之间的消息发送与反馈消息的过程，如附图6所示。

而主机数据链路层处理方式如附图11所示。主机在接收到从机发送的消息后，根据接收到的奇偶字节向从机反馈附图3中的消息帧。其中“接收缓冲区剩余容量”根据主机当前缓冲区的剩余字节数设置。

从机数据链路层处理流程如附图12所示，从机在进行数据组帧后，按照SPI总线发送方式，逐字节发送消息，而同时，接收从主机反馈回的反馈消息帧。按照发送的奇偶字节不同，主机反馈回的消息如附图3所示，分别是“接收缓冲区剩余容量”和确认字符“0x7f”。根据反馈回的消息，判断发送是否成功，若发送成功，则继续发送直至结束。若发送失败或者出错，则中止发送，等待任意一段时间后，再重新启动发送。

从机发起通信的测试情况如附图13所示，主机在接收到从机发过来的数据后，向从机发回反馈消息。

Claims (4)

1.一种基于SPI总线的双处理器通信方法，其特征在于具体操作步骤为：

a．扩展SPI物理层；在SPI的四线制基础上增加一条接有上拉电阻握手信号线——HandShaking，建立五线制用于双向通信SPI总线；

b．建立基于SPI总线双向通信的帧格式，具体步骤为：在所述五线制SPI总线基础上，采用“0比特插入法”，并将0x7f作为一个流量控制的标志；作为主从通信方式，帧格式包括发送方帧格式和接收方帧格式两种：

①、发送方帧格式

由于SPI本身以8位或16位传输，并且具有CS选通信号，作为其发送开始与发送结束的标志，所以类似于HDLC的起始和结束标志符0x7f省略，为了能够满足发送方的业务需求，增加了地址、控制和CRC校验段；

发送方帧格式中的地址是指目的地址；

发送方帧格式中的控制信息包括了功能ID和长度信息，在采用8位传输的情况下，功能ID为4bits,而长度信息为4bits;在采用16位传输的情况下，功能ID和长度信息均为8bits；

发送方帧格式中的长度信息是指信息段的长度；

②、接收方帧格式

作为接收方而言，为了能够有效控制数据流，考虑到SPI接收方的特点，针对LINUX操作系统的处理机制，接收方的同步反馈信息为奇数子节时，为接收处理器的缓冲区剩余容量，偶数子节为该处理器前一接收子节是否处理完标志——确认字符0x7E；

c．基于SPI总线已经规定的CS信号线和建立的HandShaking握手信号线，建立基于SPI总线双向通信的同步机制；

d．在发送帧和接收帧格式的基础上，建立流量控制机制；

e．基于CRC校验和确认帧校验，建立错误处理机制。

2.根据权利要求1所述的基于SPI总线的双处理器通信方法，其特征在于所述步骤c建立基于SPI总线双向通信的同步机制的方法如下：

基于SPI主从模式，建立的总线同步机制分为主机发起通信的同步机制和从机发起通信的同步机制：

①、主机发起通信的同步机制

由主机发起的数据传送与普通的SPI传送并没有区别，也就是说，完全兼容传统的SPI通信；

②、从机发起通信的同步机制

从机发起的通信由HandShaking信号向主机申请开始发送，主机在接收到HandShaking信号后，开始SPI发送；由于绝大多数MCU的中断处理以下降沿处理为主，所以，采用了外部上拉，由从机MCU置0的方式；在主机响应中断后，HandShaking信号由从机的发送结束中断取消。

3.根据权利要求1所述的基于SPI总线的双处理器通信方法，其特征在于所述步骤d建立流量控制机制的方法如下：

发送方发送过程中，每两个Bytes就有一个接收缓冲区剩余容量单元，设剩余容量值为 ，当接收方回应的接收缓冲区容量小于2，即时，则发送方应停止发送，若当前正在发送过程中，则中断当前帧，对于主机起始发送来说，即将CS信号拉高；对于从机起始发送来说，即将HankShaking信号拉高；发送方等待随机长时间后，重新尝试发起发送。

4.根据权利要求1所述的基于SPI总线的双处理器通信方法，其特征在于所述步骤e建立错误处理机制的方法如下：

在本基于SPI总线双向通信有以下两种错误：一是接收方CRC校验错误，二是确认字符错误：

①、CRC校验错误

CRC校验采用16bitCRC校验码，其生成多项式采用CCITT V4.1建议的：

；当出现CRC校验错误是，接收方将接收缓冲区剩余容量

置为0，即中止原发送方的继续发送，然后接收方发起发送，将控制段中的控制ID置为错误标识符0xf,即控制段为0xf0，发送的数据帧如下：Address：0xF0；

②、确认字符错误

确认字符错误是发送方没有在偶字节接收到确认字符0x7E，则发送方中断本次发送，即将主机端CS信号或者从机端HandShaking信号拉高；然后，在随机时间间隔后重新发起发送。

Images